CN1620719A - 制造具有超薄顶层的层状超点阵材料的方法 - Google Patents
制造具有超薄顶层的层状超点阵材料的方法 Download PDFInfo
- Publication number
- CN1620719A CN1620719A CN02806150.0A CN02806150A CN1620719A CN 1620719 A CN1620719 A CN 1620719A CN 02806150 A CN02806150 A CN 02806150A CN 1620719 A CN1620719 A CN 1620719A
- Authority
- CN
- China
- Prior art keywords
- layered superlattice
- ferroelectric
- thin film
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
在集成电路存储元件的制造中,锶铋钽酸盐或锶铋钽铌酸盐薄膜层(50)沉积在衬底(28、49)上面,并在沉积超薄铋钽酸盐层(51)之前对锶铋钽酸盐层(50)进行仔细控制的UV烘烤处理。第二电极(52)形成于超薄铋钽酸盐层(51)的顶部。
Description
技术领域
本发明涉及一种利用薄膜层状超点阵材料制造集成电路的方法,尤其是涉及一种用于改进该薄膜的微观结构的处理方法。
背景技术
目前还希望将层状超点阵材料薄膜用于高密度铁电随机存储器(FeRAM)。不过,在层状超点阵材料薄膜中有一些问题,例如与Pb(Zr,Ti)O3(PZT)薄膜相比剩余极化强度(Pr)较低,结晶温度和表面粗糙度较高。特别是,层状超点阵材料薄膜的粗糙性(换句话说层状超点阵材料薄膜的很高多孔性)导致在使层状超点阵材料薄膜形成图形的处理过程中产生一定损害,从而导致铁电存储器的可靠性较差。
已知在化学溶液沉积(CSD)处理中,层状超点阵材料的电特性以及该材料的结晶性(包括表面形态、晶向等)受到烘烤处理的影响。在象涂层那样的湿薄膜的烘烤(干燥)处理中(该烘烤处理通常在热板上进行),在湿薄膜中的金属有机物可以部分或完全分解。在现有技术中,通过调节这些处理参数来改善表面粗糙度总是以损害极化性为代价,而极化性是铁电的关键特性。因此,需要对集成电路的良好微观结构或很高极化性进行选择。
还已知紫外线辐射能够有效辅助形成薄膜的化学反应。例如,见Kamei的日本专利申请No.61183921;日本专利公开No.60-128264(NEC公司);授予Tashiro等的美国专利No.4811684;授予Eguchi等的美国专利No.4683147;日本专利公开No.62-22420;以及A.Yamada,Y.Jia,M.Konagai和K.Takahashi的“photochemical VaporDeposition of Si/Si1-xGex Strained Layer Superlattices at 250℃”Japanese Journal of Applied Physics,Vol.27,No.11,1988年11月,pp.L2174-L2176。不过,尽管已经发现UV能促进前体的分解和提高某些结晶因子,但是也发现降低了极化性。因此,在集成电路的制造过程中,需要提高UV辐射的曝光和优点,同时抑制对层状超点阵材料的极化强度特性的不利影响。
发明简介
本发明通过将超薄非铁电电介质材料层沉积在层状超点阵材料顶部而克服了在集成电路制造中的多孔表面形态和晶向问题。优选是,该非铁电电介质超薄膜是金属材料,其中,金属从组成层状超点阵材料的金属中选择。优选是,层状超点阵材料是锶铋钽酸盐、锶或铋钽铌酸盐,非铁电高电介质材料是铋钽酸盐。优选是,超薄层的厚度为从5纳米(nm)到70nm,再优选是厚度为5nm到35nm。添加超薄电介质层使得致密材料能在随后的处理过程中防止降解。
本发明通过在层状超点阵材料的烘烤处理过程中涉及精确剂量的紫外线(UV)辐射,并与在层状超点阵材料上沉积超薄非铁电电介质层组合,从而克服了在集成电路制造中的多孔表面形态和晶向问题。在烘烤过程中通过UV源产生的UV光子能量使金属有机化合物分解。在金属有机物层状超点阵材料溶液中的化学键根据化学键的不同有各种特定结合能量。考虑到这些结合能量,UV辐射源波长、UV辐射功率密度和UV辐射时间选择为能制成更平滑的层状超点阵材料微结构。在烘烤处理过程中使用UV与非铁电材料的超薄顶层组合导致形成致密材料,该致密材料能在随后的处理过程中防止降解,也有良好的极化性、较低的泄漏电流、较高的击穿电压以及在1010次3.0伏双极应力循环下无疲劳。
如上所述,非铁电材料超薄层优选是包括大量金属,这些金属是层状超点阵材料薄膜中的元素。优选是,非铁电电介质通过使用金属有机沉积(MOD)溶液进行沉积。在优选实施例中,第一单层层状超点阵材料薄膜优选是通过MOD方法进行沉积,从而在电容器的底部电极上产生层状超点阵材料涂层。该涂层在第一烘烤过程中受到精确剂量的UV辐射,随后进行普通的第二烘烤。重复这些步骤,直到层状超点阵材料薄膜达到设计厚度。也可选择,在700℃下在氧中对烘烤后的层状超点阵材料薄膜进行炉退火;然后,超薄铋钽酸盐层通过MOD溶液沉积在衬底上,并进行烘烤,优选是在第一和第二烘烤步骤中,随后进行炉退火。
本发明提供了一种制造集成电路的方法,该方法包括:提供衬底和第一前体,该第一前体包含有效量的金属部分,用于通过加热该前体而形成层状超点阵材料薄膜;将该第一前体涂覆在衬底上,以便形成第一涂层;处理该第一涂层,以便形成层状超点阵材料薄膜;以及完成集成电路的制造,以便在该集成电路中包括至少一部分层状超点阵材料薄膜;该方法的特征在于:提供第二前体,该第二前体包含有效量的金属部分,用于通过加热该第二前体而形成非铁电材料;将该第二前体涂覆在衬底上,以便形成第二涂层;其中,处理第一涂层包括向第一涂层施加紫外线辐射;以及处理第二涂层;从而在衬底上形成层状超点阵材料薄膜和在层状超点阵材料上形成非铁电材料超薄膜;该完成处理包括完成集成电路的制造,以便在集成电路的层状超点阵材料上包括至少一部分非铁电材料超薄膜。优选是,处理第一涂层的步骤包括:第一烘烤步骤,该第一烘烤步骤包括在不超过300℃的温度下烘烤该第一涂层,持续时间不超过60分钟,同时使涂覆的衬底受到功率密度在0.1mW/cm2和10mW/cm2之间的紫外线辐射源的辐射,持续时间在1分钟到5分钟之间。优选是,处理第一涂层的步骤包括第二烘烤步骤。优选是,第二烘烤步骤包括在不超过300℃的温度下烘烤,持续时间不超过60分钟。优选是,处理第一涂层的步骤包括快速热退火。优选是,快速热退火在不超过800℃的温度下进行,持续时间不超过600秒。优选是,快速热退火在690℃和710℃之间的温度下进行,持续时间在30秒和300秒之间。优选是,处理第二涂层的步骤包括快速热退火。优选是,第二前体包括MOD前体。优选是,层状超点阵材料包括锶铋钽酸盐或锶铋钽铌酸盐,非铁电材料包括铋钽酸盐。优选是,紫外线辐射源的功率密度为0.73mW/cm2。优选是,紫外线辐射源的波长在200nm至300nm之间。优选是,紫外线辐射源的波长为254nm。优选是,超薄膜的厚度小于40nm,最优选是在5nm和20nm之间。
另一方面,本发明提供了一种铁电存储元件,它包括:衬底:形成于该衬底上的铁电层状超点阵材料薄膜,该层状超点阵材料包括第一金属和不同于该第一金属的第二金属;形成于铁电层状超点阵材料上的非铁电电介质材料超薄膜,该非铁电材料包括第一和第二金属;以及形成于该超薄膜上的电极。优选是,层状超点阵材料包括锶铋钽酸盐或锶铋钽铌酸盐,超薄膜包括铋钽酸盐。优选是,该超薄膜的厚度小于40nm,最优选是在5nm和20nm之间。
在形成层状超点阵材料中使用UV与采用层状超点阵材料的至少两个元素的超薄电介质顶层相结合提供了能够耐随后的集成处理的致密无孔材料以及具有良好电子特性的铁电材料。通过下面的说明并结合附图,可以清楚本发明的其它特征、目的和优点。
附图说明
图1表示了本发明的集成电路的剖视图;
图2表示了晶片的俯视图,在该晶片上放大表示了通过本发明方法制造的薄膜电容器;
图3是图2的电容器穿过线4-4的剖视图;
图4是表示SrBi2Ta2O9薄膜层试样的极化强度(单位为微库仑每平方厘米)与施加的场(单位为千伏每平方厘米)之间的关系的曲线图,在SrBi2Ta2O9薄膜层的烘烤过程中,该SrBi2Ta2O9薄膜层受到严格的UV辐射,且它有铋钽酸盐的超薄顶层;
图5是根据本发明用于制造集成电路的方法的流程图;
图6是表示如图3所示利用SrBi2Ta2O9作为铁电材料和利用铋钽酸盐作为超薄顶层的铁电电容器的2Pr+和2Pr-与转换循环数的关系的曲线图;以及
图7是表示如图3所示利用SrBi2Ta2O9作为铁电材料和利用铋钽酸盐作为超薄顶层的铁电电容器的极化强度与正负转换循环数的关系的PUND曲线图。
具体实施方式
1.综述
图1表示了集成电路40的一部分的剖视图,该集成电路40部分表示了可以采用本发明的集成电路。集成电路部分40是单晶体管、单铁电电容器的存储器的一个存储单元。集成电路部分40包括形成于衬底30上的晶体管42和电容器44。优选是,衬底30包括半导体,例如硅、砷化镓、硅锗或其它半导体,并可以包括其它衬底材料,例如红宝石、玻璃或氧化镁。在优选实施例中,衬底30为硅半导体晶片。场氧化区域(field oxide region)78形成于半导体衬底30的表面上。半导体衬底30包括形成于掺杂沟道(doped channel)区域43周围的高掺杂源极(doped sorce)区域54和高掺杂漏极(doped drain)区域56。优选是,掺杂源极区域54、漏极区域56和沟道区域43为n型掺杂区域。包括高介电常数绝缘体薄膜的栅绝缘体(gate insulator)60位于半导体衬底30上,并在沟道区域43上面。栅绝缘体60的厚度在从1纳米(nm)到50nm的范围内,优选是从5nm到20nm。源极区域54、漏极区域56、沟道区域43、栅绝缘体60和栅电极58一起形成MOSFET42。
优选是由硼掺杂磷-硅酸盐玻璃(BPSG)制成的第一层间电介质(ILD)层76布置在半导体衬底30和场氧化区域78上。ILD76的图形为形成分别通向源极区域54和漏极区域56的通道70、64。插头68、62是电导体,通常包括多晶硅或钨。本发明的电子传导缓冲/扩散阻挡层46布置在与插头62电接触的ILD76上。扩散阻挡层例如由IrO2制成,通常厚度为1nm至30nm,优选是从1nm到5nm。
如图1所示,底部电极层48布置在扩散阻挡层46上,优选是该底部电极包含未氧化贵重金属,例如铂、钯、银和金。金属例如铝、铝合金、铝硅合金、铝镍合金、镍合金、铜合金和铝铜合金也可以用于电介质或铁电存储器的电极。在优选实施例中,第一电极48由铂制成,厚度为200nm。优选是,它还包括至少一个粘结剂层(未示出),例如钛,以便提高该电极与相邻底层或上层电路的粘接。根据本发明包括铁电高介电常数绝缘体薄膜的层状超点阵材料层50布置在底部电极层48上。层状超点阵材料层50的厚度在5nm到500nm范围内,优选是从30nm到100nm内。在该层状超点阵材料50的顶部形成包括大量金属的非铁电电介质材料51,这些金属是层状超点阵材料50中的元素。优选是由铂制成且厚度为200nm的顶部电极层52形成于层状超点阵材料层50上。第一电极层48、层状超点阵材料层50、超薄膜51和顶部电极层52一起形成存储电容器44。扩散阻挡层46防止金属原子和氧从层状超点阵材料层50和底部电极48扩散到半导体衬底30中。优选是由未掺杂硅酸盐玻璃(NSG)制成的第二层间电介质层(ILD)80布置成覆盖ILD76、缓冲/扩散层46和电介质存储电容器44。PSG膜或BPSG膜或其它合适钝化材料也可用于层80中。根据本发明,ILD76和ILD80也可以层状超点阵材料制成。ILD80形成一定图形,以便形成通向插头68的通道72。金属线路膜布置成覆盖ILD80和充满通道72,任何形成一定图形,从而形成源极线路74和顶部电极线路66。线路74、66优选是包括Al-Si-Cu标准互连金属,厚度为大约200nm至300nm。
应当知道,在集成电路领域中,术语“衬底”通常有多种意思。通常,它用于指硅、砷化镓或其它晶片,例如图1的30,集成电路在它上面制造。有时,该术语用于指集成电路的不完全(incomplete)部分,特定层形成于该部分上。例如,在这个意义上,图1中上面形成电容器44的衬底28是通过层46的不完全集成电路。另外,术语“衬底”也用于指上面形成材料的中间层。在这个意义上,层46是上面形成电容器44的中间衬底。在本说明书中,术语“衬底”广泛用于指上面形成其它层的任意层。当例如图1中的层状超点阵材料层50是当前介绍的层时,那么衬底49通常是指第一电极48以及在该第一电极48下面的所有不完全集成电路的层。
这里的方位术语例如“向上”、“向下”、“上面”、“顶部”、“上侧”、“低于”、“顶部”和“底侧”的意思是相对于半导体衬底30。也就是,如果第二元件在第一元件“上面”,意思是它离衬底更远;如果它是在另一个元件的“下面”,那么意思是它比该另一元件更靠近半导体衬底30。向上方向为负的材料梯度的意思是横向部分在远离半导体衬底30时材料更少。术语例如“上面”和“下面”自身并不表示一层与底层直接接触。
半导体衬底30的长度尺寸确定了一平面,该平面认为是“水平”平面,垂直于该平面的方向认为是“垂直”方向。术语“横向”是指薄膜的扁平平面方向,也就是平行于水平方向的方向。
这里所用的术语“薄膜”的意思与在集成电路领域中所用的相同。通常,它意味着膜的厚度小于一微米。在然后情况下,这里所述的薄膜的厚度小于0.5微米。优选是,铁电薄膜50为100nm至300nm厚,更优选是为100nm至200nm厚。集成电路领域的薄膜不应当与微电容领域的层状电容器混淆,该层状电容器由完全不同的方法形成,这与集成电路领域不一致。
这里所用的术语“超薄膜”的意思是膜的厚度小于70nm,优选是50nm或更薄。最优选是,根据本发明,超薄膜的厚度为35nm或更薄。
应当知道,集成电路部分40仅仅是实例。如本领域所知,铁电集成电路存储器通常复杂得多,不过,未示出这些复杂情况并不会使本发明不能覆盖本领域已知的各种情况。本发明可以用于任何铁电存储器,包括使用铁电电容器的其它设计和使用铁电场效应晶体管(FET)。
参考图2,图中表示了包含多个电容器102、106、150等的晶片120。图2是晶片120的俯视图,根据本发明制成的薄膜电容器102、106、150等放大表示在该晶片120上。图3是图2的一部分沿线3-3切开电容器150的剖视图。集成电路电容器150优选是形成于衬底90上,该衬底90可以为硅、砷化镓、红宝石或其它半导体,或者绝缘体,例如玻璃或氧化镁(MgO),或者其它材料,在所述优选实施例中,它是直径为大约15-20厘米的P-型硅晶片。优选是,它为单晶。大约500nm的氧化硅层92通过普通方法生长于硅晶片90上面,钛粘接层96再沉积在二氧化硅层92上面。钛粘接层96的功能是作为粘接金属,防止铂部件从氧化层上剥离。钽、铱和氧化铱也可用作粘接材料。钛或其它粘接材料通常溅射成厚度为10nm到20nm范围,然后通过在粘接层96上面溅射100nm至200nm的铂而形成第一电极48。这两层96和48优选是通过普通离子溅射技术形成,例如DC磁控管溅射或射频溅射。然后,该不完全装置在氧炉中退火,优选是在650℃下进行30分钟。在氧中退火首先用于使钛层96中的钛稳定。该不完全装置形成衬底49,层状超点阵材料50形成于该衬底49上。
层状超点阵材料层50优选是由有介电和/或铁电特征的材料形成。层状超点阵材料层50如下面详细所述制成,优选是厚度小于大约400nm,更优选是小于200nm。层50可以为钙钛矿,例如钡锶钛酸盐或锶钛酸盐。更优选是,层50是层状超点阵材料,最优选是锶铋钽酸盐或锶铋钽铌酸盐。
全部类型的层状超点阵材料可以由下面的平均经验公式来概括:
(1)A1w1 +a1A2w2 +a2…Ajwj +ajS1x1 +s1S2x2 +s2…Skxk +skB1y1 +b1B2y2 +b2…B1y1 +b1Qz -2应当知道,公式(1)指形成超点阵部分的化学当量平衡表。公式(1)并不表示晶胞结构,也不是试图指定各层的成分。在公式(1)中,A1、A2…Aj优选是表示在钙铁矿状八面体结构中的A位置元素,它包括例如锶、钙、钡、铋、铅等元素和它们的混合物以及类似离子半径的其它金属。S1、S2…Sk表示超点阵产生元素,它们优选是只包括铋,但是也可以包括三阶材料,例如钇、钪、镧、锑、铬和铊。B1、B2…B1优选是表示在钙铁矿状八面体结构中的B位置元素,它可以是例如元素钛、钽、铪、钨、铌、钒、锆以及其它元素。Q表示阴离子,它优选是氧,但是也可以是其它元素,例如氟、氯以及这些元素的杂合物,例如氟氧化物、氯氧化物等。公式(1)的上标表示各元素的化合价。下标表示在经验公式混合物中特定元素的原子数。对于晶胞,下标表示元素在晶胞中的平均原子数。下标可以是整数或分数。也就是,公式(1)包括晶胞可以在整个材料中变化的情况,例如,在Sr.75Ba.25Bi2Ta2O9中,平均75%的A位置原子为Sr,25%的A位置原子为Ba。当在化合物中只有一个A位置元素时,它由“A1”元素表示,w2…Wj都等于零。当在化合物中只有一个B位置元素时,它由“B1”元素表示,y2…y1都等于零,超点阵产生元素也是这样。实际情况是有一个或两个B位置元素,尽管公式(1)写成更通用形式,因为本发明将包括A位置元素、B位置元素以及超点阵产生元素可以为多个元素的情况下。Z值由以下等式获得:
(2)(a1w1+a2w2…+ajwj)+(s1x1+s2x2…+skxk)+(b1y1+b2y2…+bjyj)=2z
层状超点阵材料并不是包括任何可适应公式(1)的材料,而是只有在结晶过程中自身能够自动形成一层明显结晶层的成分。该自动结晶通常借助于对成分混合物进行热处理或退火。提高温度有助于将超点阵形成部分整理成有利于热动力的结构,例如钙钛矿状八面体。
这里所用的术语“层状超点阵材料”也包括掺杂的层状超点阵材料。也就是,任何包含于公式(1)中的材料都可以通过多种材料进行掺杂,例如硅、锗、铀、锆、锡、铬、镝或铪。
公式(1)至少包括所有三个Smolenskii型铁电层状超点阵材料,即它们有相应的经验公式:
(3)Am-1S2BmO3m+3;
(4)Am+1BmO3m+1;以及
(5)AmBmO3m+2
其中,A是在钙钛矿状超点阵中的A位置金属;B是在钙钛矿状超点阵中的B位置金属;S是三阶超点阵产生金属,例如铋或铊;而m是足以平衡整个公式电荷的数。当m是分数时,该总体平均经验公式提供了多个不同或混合的钙钛矿状层。公式(5)最优选。层状超点阵材料在美国专利No.5519234中进行了更详细的介绍,该专利No.5519234的公开日为1996年5月21日,授予CarlosA.Pazde Araujo等,该专利文献整个被本文参引。也包含在总体术语“层状超点阵材料”的混合层状超点阵材料在美国专利No.5955754中详细说明,该专利No.5955754的公开日是1999年9月21日,授予Azuma等,该专利文献也被本文参引。
层状超点阵材料层50通过MOD处理而覆盖在衬底上。MOD处理包括作为前体的羧酸盐或烷氧基羧酸盐,也可以包括醇盐。通常,在MOD处理中,第一金属、乙醇和羧酸进行反应,以便形成金属烷氧基羧酸盐,然后,该金属烷氧基羧酸盐再与第二金属的醇盐和/或羧酸盐反应,以便形成前体。上述MOD处理在美国专利No.5514822中公开,该专利No.5514822的公开日为1996年5月7日,授予McMillan等,该专利文献整个被本文参引。在本发明的另一方面,第一层状超点阵材料层50通过Sol-Gel处理而覆盖在衬底上。如本领域公知,Sol-Gel处理总是只包括醇盐前体。
回到图3,第二层51优选是通过MOD处理而沉积在第一层状超点阵材料层50的顶部。层51是非铁电电介质材料,有大量金属元素,这些金属元素与层状超点阵材料50中的金属元素相同。例如,当层状超点阵材料50是锶铋钽酸盐或锶铋钽铌酸盐时,层51优选是铋钽酸盐。层51将如下所述进行烘烤和退火。然后,再通过普通离子溅射技术而将优选是由厚度为1000到2000的铂形成的第二电极52形成于层51的顶部。
2.制造方法的详细说明
图5表示了用于制造如图1-3所示的集成电路的本发明示例方法。步骤210优选是包括提供衬底,该衬底包括晶片90、SiO2层92、钛粘接剂层96和第一电极48。这些部件对本发明并不重要,本领域技术人员应当知道,步骤210通常还包括将任意衬底制成到可以施加层状超点阵材料层50时的状态。层92、96以及电极48也通过普通方法施加,例如对SiO2的热氧化和对金属层的溅射。优选是,层96在氧环境下在650℃的炉中进行热氧化30分钟。优选是,第一电极通过DC溅射而在氧化层96的顶部沉积至厚度为200nm。更优选是,步骤210还包括在温度高于或等于在后面所述的任意随后步骤中对该衬底进行处理的温度的情况下对包括电极48的金属化衬底进行预烘烤。优选是,该预烘烤在氧气中进行,优选是在进行步骤212之前在温度为500℃至1000℃的扩散炉中进行。该预烘烤步骤从衬底表面除去水和有机物杂质。更重要的是,预烘烤通过它的退火作用而减小了铂层48的内部应力,并减小了局部氧化和粘接层96金属的相互扩散。
层92、96和48之间的相互作用减小了潜在的、层96和48剥离的问题。而且,当粘接层96是过渡金属时,局部氧化使得金属的化学性能稳定。因此,通过铂层48透入到层状超点阵材料层50薄膜中的活动原子的数目减小,层状超点阵材料层50薄膜的结晶更平滑,即没有由于扩散的离子而引起的缺陷。当衬底不氧化时,硅或其它晶片优选是在低温下进行脱水。
步骤212包括制备液体前体溶液,该液体前体溶液能够形成作为铁电材料的层状超点阵材料层50。优选是,该前体溶液的成分反应了考虑制造过程中的蒸发和升华损失后在化学当量晶体公式中的多氧烷基化(polyoxyalkylated)金属的摩尔浓度比例。而且,反应产物优选是稀释到这样的摩尔浓度,即每升溶液产生0.01至0.5摩尔的合适层状超点阵材料化合物。更优选是,反应产物的浓度为0.10摩尔浓度。步骤212的层状超点阵材料通过MOD处理施加在步骤210中的衬底上。优选是,通过使衬底以大约1000RPM至大约3000RPM的速度旋转最优选是为2500RPM,同时在室温下使前体流到衬底上并持续20秒至60秒,优选是持续30秒,从而涂覆该溶液。不过,这些参数可以根据前体的粘性和膜的合适厚度而变化。该MOD技术用于使均匀的、前体溶液的液体薄膜覆盖衬底的表面。
然后在空气或干氮气中烘烤层50,优选是在120℃至500℃的温度下,并持续一定时间。在该第一烘烤过程中,向层50施加UV辐射。然后在更高温度下进行随后的烘烤步骤。然后,层50再在675℃至700℃的温度下进行快速热退火,优选是最大时间为40秒。当所形成的表面不是合适厚度时,可以再重复进行沉积、烘烤和快速热退火的步骤,直到获得合适厚度。
步骤214包括使由步骤212得到的液体前体膜干燥。前体溶液的液体薄膜通过在空气中在大约120℃至大约500℃的温度下(最优选为160℃)进行烘烤而干燥,持续时间足以从液体薄膜中除去基本全部可挥发有机物材料并生成固体层状超点阵材料薄膜50,例如为30秒至30分钟,最优选是1分钟。多步骤干燥方法用于防止薄膜由于与过快温度升高相对应的过大容积收缩而产生裂纹和气泡。步骤214涉及本发明的关键元素,即层状超点阵材料层50在有紫外线辐射的情况下下进行烘烤。特别是,层状超点阵材料层50在有一定紫外线(UV)辐射的情况下进行,该紫外线辐射足以帮助在烘烤前体溶液的金属有机物粘接剂或其它有机化合物时的烘烤处理。在金属有机物锶铋钽酸盐或锶铋钽铌酸盐前体溶液中的化学键根据各化学键有各种特定结合能量。因此,在总体考虑这些结合能量之后,使用的UV辐射必须认真选择。在选择用于层状超点阵材料层50的最有效UV辐射中涉及的参数是UV波长、UV功率密度和UV辐射时间和处理顺序。这些参数在层状超点阵材料层50的烘烤处理过程中进行优化,以便生成平滑表面形态,同时不会牺牲层状超点阵材料50的剩余极化强度性能。重要的是,UV预计量(也就是在该处理中使用的总UV能量)将进行如下仔细控制。
UV辐射源的UV波长在200nm至300nm之间,UV辐射时间从1分钟到5分钟,功率密度从0.1mW/cm2到10mW/cm2。更优选是,UV辐射源的UV波长为260nm,UV辐射时间为4分钟,UV功率密度为1mW/cm2。
在步骤216中,利用第二烘烤处理,因此通过在空气中在250℃至500℃温度下(最优选是260℃)烘烤薄膜一定时间,例如30秒至30分钟(最优选是4分钟),从而使该薄膜干燥。也可选择,在该烘烤中使用UV,不过如果这样,在第一烘烤中使用的UV应当减少,以便仍然在UV预计值内。干燥步骤214和216在空气或氮气中进行,优选是在大约40%或更低湿度下。步骤218是干燥的层状超点阵材料的快速热退火。例如,对于锶铋钽酸盐,在步骤214和216的两个干燥阶段后,可以在100℃/秒的速度和最大温度为725℃的情况下进行快速热退火30秒。更优选是,快速热退火的温度为675℃和700℃之间,并在氧环境中持续30秒。来自卤素灯、红外线灯或紫外线灯的辐射提供了快速热退火烘烤步骤的热源。优选是,快速热退火步骤218在20%至100%的氧的氧环境中进行,并在500℃至850℃之间的温度下,同时速度为1℃/秒至200℃/秒之间,保持时间为5秒至300秒。实际上,在快速热退火处理过程中,所有的残余有机物都烧掉和/或蒸发掉。同时,快速热退火的快速温度升高促进了成核作用,即层50产生大量很小的晶粒。这些晶粒作为晶核,通过该晶核将进一步结晶。在烘烤处理中存在氧对形成这些晶粒很重要。重复步骤212、214、216和218,直到层状超点阵材料获得合适厚度。
步骤220是可选择地在衬底上进行的炉退火。在步骤220中,炉结晶退火在形成图形的集成电路上进行,以便在由步骤212、214、216和218形成的层状超点阵材料50的干燥层中形成晶粒。该可选择的退火优选是在从大约700℃至大约850℃的温度下在氧中进行80分钟。
步骤222包括制备第二液体前体溶液,该第二液体前体溶液能够形成非铁电材料51的超薄层。液体前体溶液优选是在有机溶剂中包括各种polyoxyalkylated金属部分。而且,反应产物稀释到使每升溶液有0.01至0.5摩尔所希望的非铁电材料的摩尔浓度。最优选是,反应产物的浓度为0.05摩尔浓度。步骤222的非铁电材料通过MOD处理而施加在步骤210的衬底上。优选是,通过使衬底以大约1000RPM至大约3000RPM的速度(最优选是3000RPM)旋转,同时使前体在室温下流到衬底上,并持续大约20至60秒(优选是30秒),从而施加该溶液。不过,这些参数可以根据前体的粘性以及所希望的超薄膜厚度而变化。该MOD方法用于将均匀的液体前体溶液薄膜涂覆在衬底表面上。
步骤224包括使由步骤222形成的液体前体膜干燥。前体溶液的液体超薄膜通过在空气中在大约150℃至大约500℃的温度下(最优选为160℃)进行烘烤而干燥,持续一定时间,例如为30秒至30分钟,最优选是1分钟。所需时间必须足以从前体化合物中除去基本全部可挥发有机物组分。多步骤干燥方法用于防止薄膜由于与过快温度升高相对应的过大容积收缩而产生裂纹和气泡。
在步骤216中,利用第二烘烤处理,因此通过在空气中在250℃至大约500℃温度下(最优选是260℃)烘烤超薄膜一定时间,例如30秒至30分钟(最优选是4分钟),从而使该超薄膜干燥。干燥步骤224和226在空气或氮气中进行,优选是在大约40%或更低湿度下。步骤228是干燥的层状超点阵材料的快速热退火。步骤228的处理条件与步骤218相同。
步骤230是可选择的炉退火,该炉退火在衬底上进行,以便在由步骤222、224、226和228形成的非铁电材料干燥超薄层51中形成晶粒。该可选择的退火优选是在从大约700℃至大约850℃的温度下在氧中进行80分钟。
步骤232包括通过任意普通方法溅射第二电极52,例如DC磁控管溅射或射频溅射。步骤234包括普通溅射装置,用于形成所需集成电路的类似电路部件。特别是,如本领域技术人员已知,步骤234优选是包括施加正或负光阻抗蚀剂,随后通过模板进行辐射。在步骤238中,在衬底上进行蚀刻和光阻抗蚀剂的灰化处理,以便除去光阻抗蚀剂涂层。优选是,步骤234和236包括使层状超点阵材料50、超薄膜层51和第一电极48形成图形。在步骤240中,恢复退火在氧中在700℃下进行30分钟时间。在步骤250中,完成集成电路以包括在集成电路的电子部件中由超薄非铁电膜51覆盖的铁电层状超点阵材料50,例如电容器44。
3.制造方法和相关性能的实例
下面给出根据本发明用于图2和3所示晶片120的制造方法的实例。
实例1
通过MOD沉积锶铋钽酸盐以及利用UV辐射对铋钽酸盐顶层进行烘烤
在晶片49上制造包括锶铋钽酸盐(Sr0.9Bi2.2Ta2O9)的层状超点阵材料层50。使用在美国获得的、日本Kojundo公司制成的KJC-MOD锶铋钽酸盐前体。该前体溶液的摩尔浓度为大约0.1摩尔每升。包括单晶硅层90、5000厚的二氧化硅层92、200厚的钛层96和2000厚的铂层48的衬底49在800℃下在扩散炉中进行预烘烤30分钟,同时氧的流量为6升/分钟。前体溶液通过MOD沉积在衬底49上。衬底49在2500RPM下旋转30秒。然后,涂覆的衬底再置于热板上,并在160℃下在空气中烘烤1分钟,同时暴露在UV辐射源下。UV辐射源严格控制和调节,以便发射254nm的UV光。而且,该UV辐射源的功率密度控制为0.73mW/cm2。在该烘烤处理过程中,UV辐射时间为4分钟。然后,衬底和涂层在260℃下在空气中烘烤4分钟。该衬底和烘烤的涂层再在260℃下在空气中烘烤4分钟。该衬底和烘烤的磁体再传送给快速热退火装置,然后在700℃下以100℃/秒的速度在氧中进行快速热退火,并保持30秒时间。从沉积到快速热退火的步骤再重复两次。
涂覆的衬底传送给沉积室,然后,具有公式为Bi1.1Ta1.0O4的铋钽酸盐超薄层通过MOD方法沉积在层50的顶部。超薄前体溶液的摩尔浓度为大约0.05摩尔每升。衬底49在3000RPM下旋转30秒。然后,试样传送给热板,并在160℃下在空气中对衬底进行1分钟的烘烤处理。随后在260℃下在空气中进行4分钟的第二烘烤。然后,该涂覆的衬底再传送给快速热退火装置,然后在700℃下在氧中以100℃/秒的速度进行快速热退火,保持时间为30秒。然后,涂覆的衬底传送给快速炉,并在700℃温度下在氧环境中进行炉退火60分钟。
然后,涂覆的衬底传送给沉积室,并溅射第二电极52,施加抗蚀剂,随后进行标准光模板处理,并进行离子磨蚀刻。在形成图形的步骤后再进行灰化处理。晶片120再传送给快速炉,并在700℃温度下在氧环境中进行炉退火60分钟。最后,进行标准恢复退火。锶铋钽酸盐层的最终厚度为2000A。与现有技术的制造方法相比,本发明的该方面能制成更光滑表面形态的层状超点阵材料。最终,如下面介绍的、图4、6和7的曲线图所示,电子性能很好。
图4表示了在实例1中具有铋钽酸盐超薄层的Sr0.9Bi2.2Ta2O9试样的初始磁滞曲线。图4的磁滞曲线表示了在y轴上的极化强度(单位为微库仑每平方厘米μC/cm2)VS对于±1伏、±3伏和±5伏电压循环的施加场(单位为千伏cm2)。磁滞测量在无补偿Sawyer-Tower电路上进行。众所周知,表示良好铁电性能的磁滞曲线将为沿极化强度方向相对宽和高,而表示细和成线性。实例1中所制成的、包括控制使用UV和在锶铋钽酸盐铁电层上的铋钽酸盐顶层的装置的磁滞曲线表示了极好的铁电性能。
图6是Pr+、Pr-和2Pr VS由实例1的方法制造的铁电电容器的转换循环次数。曲线表示了在y轴上的极化强度(单位为为微库仑每平方厘米μC/em2)VS在x轴上的转换循环次数。极化电荷2Pr是通过使电容器例如150从沿一个方向(所述为垂直向上的方向)完全极化的状态转变成沿相反方向(为垂直向下的方向)完全极化的状态而产生的电荷。这里,“完全极化”的意思是当铁电材料完全极化且除去场时的状态。根据例如图4中所示的磁滞曲线,它是在当磁滞曲线与正极化轴(y轴)相交时的点Pr+和当磁滞曲线与负极化轴(y轴)相交时的点Pr-之间的区别。当没有其它说明时,Pr+、Pr-和2Pr的值是在最高压力下从磁滞测量值中获得。循环定义为电容器例如150通过一个方脉冲进行的转换。极化强度2Pr近似为剩余极化强度Pr的两倍。极化性不仅很高,而且非常平,直到109才显示稍微疲劳(fatigue)。实际上,对于任何铁电材料,最平的曲线表示最佳疲劳结果。
图7是沿y轴的极化强度(单位为微库仑每平方厘米μC/cm2)VS沿x轴的转换循环的次数的PUND曲线图。PUND曲线通过这样以普通方式产生,即首先以负方向的脉冲起动试样,然后对一串四个电压脉冲测量极化强度,这四个电压脉冲给定的测量脉冲为:正(P)脉冲、第二正脉冲或向上(U)脉冲、负(N)脉冲、以及另一负脉冲或向下(D)脉冲。所有脉冲有相同的绝对幅值。起始的负脉冲保证材料以负极化强度开始。因此第一正脉冲(P)使材料转变成正极化强度。因为试样已经正极化,第二脉冲或“U”脉冲测量沿正向在剩余极化强度和饱和极化强度之间的变化。同样,“N”脉冲测量负转变电流,“D”脉冲测量沿负向在剩余极化强度和饱和极化强度之间的变化。各P、U、N和D曲线都非常平,表示随循环次数的变化很小,表明该材料在存储器的使用寿命内有非常稳定的铁电性能。
本发明的方法提供了表面形态明显比现有技术更致密和更平滑的铁电材料,从而当形成集成电路的电容器图形时出现的问题更少。而且,铁电材料的极化性并没有由于制造处理而降低。根据试样,电介质击穿电压(VBD)在14伏和15伏之间。这对应于击穿电场为1.2MV/cm。
实例2
通过MOD沉积锶铋钽铌酸盐以及利用UV辐射对铋钽酸盐顶层进行烘烤
电容器150通过与实例1相同的方法形成,除了层状超点阵材料是锶铋钽铌酸盐(Sr0.9Bi2.2(Tay,Nb1-y)O9)。使用在美国获得的、日本Kojundo公司制成的KJC-MOD锶铋钽铌酸盐前体。本试样的表面形态甚至比实例1更致密和更平滑,同时有很高的极化强度和良好的其它电特性,尽管它们比实例1稍微倾斜。
实例3
通过Sol-Gel沉积锶铋钽酸盐以及利用UV辐射对铋钽酸盐顶层进行烘烤
电容器150通过与实例1相同的方法形成,除了通过Sol-Gel处理在衬底49上沉积前体溶液。Sol-Gel处理总是只包括醇盐前体。该前体是日本Tokyo Oka制成的、在美国市场上获得的锶铋钽酸盐的醇盐前体。结果与实例1类似,尽管并不是所有的参数都同样好。
实例4
通过Sol-Gel沉积锶铋钽铌酸盐以及利用UV辐射对铋钽酸盐顶层进行烘烤
电容器150通过与实例1相同的方法形成,除了通过Sol-Gel处理在衬底49上沉积前体溶液。Sol-Gel处理总是只包括醇盐前体。该前体是日本Tokyo Oka制成的、在美国市场上获得的锶铋钽铌酸盐的醇盐前体。结果与实例2类似,尽管并不是所有的参数都同样好。
实例5
通过MOD沉积的锶铋钽酸盐以及铋钽酸盐顶层
通过与实例1相同的方法形成一系列电容器150,除了在该方法中没有使用UV。铋钽酸盐MOD前体使用各种摩尔浓度:即摩尔浓度为.03M、.04M、.05M、.06M和.07M。对于由0.03M前体制成的铋钽酸盐超薄膜,锶铋钽酸盐铁电的极化性2Pr为超过15μC/cm2,且泄漏电流、击穿电压和疲劳也很好,尽管比不上采用UV处理的方法。极化性对摩尔浓度增加而倾斜下降到在0.07M的摩尔浓度时的11μC/cm2。0.05M前体的极化性基本与实例1的方法的极化性相同,但是电性能比不上它,尽管仍然在很好范围内。
实例6
通过MOD沉积的锶铋钽铌酸盐以及铋钽酸盐顶层
电容器150通过与实例5相同的方法形成,除了使用KJC-MOD的锶铋钽铌酸盐前体。所形成的铁电层的致密性和平滑性稍微优于实例5,其它电性能也很好,尽管与实例5的试样结果相比稍微倾斜。
通过在第一烘烤步骤中在层状超点阵材料薄膜上采用基于MOD溶液的超薄层状非铁电材料顶层,确实提高了表面形态,同时不会降低电特性。
具有铋钽酸盐层的层状超点阵材料薄膜的电特性非常依赖于铋钽酸盐层的厚度,因为它的非铁电性。需要非常精确地控制铋钽酸盐膜的厚度。在使铋钽酸盐顶层的厚度优化后,可以获得与没有铋钽酸盐顶层相同的2Pr性质以及几乎平坦的膜表面。不过,绝缘击穿电压显著提高了超过10伏。
在上述实例中也改变了各种层状超点阵材料的锶/铋比。比较锶/铋比为0.0/2.2和0.9/2.3的膜,更富含铋基的膜与铋钽酸盐顶层组合将有利于提高表面形态。
在烘烤处理过程中的UV辐射(UV波长为大约254nm,UV功率密度为0.73mW/cm2)成功使得层状超点阵材料的表面粗糙度提高。特别是,在160℃的首先烘烤处理之后的UV辐射将对表面形态的提高有很大作用;不过,当使用太大量的UV时将使2Pr降低。该现象由它的C轴定向引起。直到UV辐射为大约83毫焦每平方厘米(mJ/cm2)才看到表面形态提高。在100mJ/cm2辐射之后,2Pr开始明显下降。因此,UV辐射的总能量必须精确控制,太少UV辐射导致表面粗糙度没有变化,太多UV辐射导致2Pr明显降低。UV能量必须强到能够断开任何金属有机物或其它有机物的键,但是又不能强到能够导致C轴定向。对于提高表面形态和减小2Pr降低,只向第一层施加UV辐射是最佳方法。
通过上述和其它实例,已经确定UV的预计量应当在以下参数范围内:波长应当为200nm至300nm,优选是大约254nm;施加UV的时间应当在1分钟和5分钟之间,优选是大约4分钟;功率密度应当从0.1mW/cm2到10mW/cm2,优选是大约0.73mW/cm2。
通过采用上述“UV辐射处理”和上述“铋钽酸盐顶层处理”的组合,可以制成最可靠的薄锶铋钽酸盐基膜。
尽管已经通过本发明的优选实施例介绍了本发明,但是应当知道,在不脱离本发明的精神或基本特征的情况下,可以以其它特定形式实施。例如,尽管本发明通过硅衬底进行介绍,但是也可以采用其它衬底,例如砷化镓、锗、硅锗和其它衬底。也可以使用其它铁电存储器结构。而且,这里证明了组合在烘烤过程中进行UV辐射以及使超薄非铁电顶层有与层状超点阵材料表面共有的多个元素时的优点和可加工性,还可以使用其它层状材料。因此,本实施例只是作为说明,而不是进行限制。本发明的范围将由附加的发明保护范围表示。
Claims (22)
1.一种制造集成电路(40)的方法,所述方法包括:提供衬底(28、49)和第一前体,该第一前体包含有效量的金属部分,用于通过加热所述前体而形成层状超点阵材料薄膜(50);将所述第一前体涂覆在所述衬底上,以便形成第一涂层;处理所述第一涂层,以便形成所述层状超点阵材料的所述薄膜;以及完成所述集成电路的制造,以便在所述集成电路中包括至少一部分所述层状超点阵材料薄膜:所述方法的特征在于:
提供第二前体,该第二前体包含有效量的金属部分,用于通过加热所述第二前体而形成非铁电材料(51);
将所述第二前体涂覆在所述衬底上,以便形成第二涂层;以及
所述处理所述第一涂层包括向所述第一涂层施加紫外线辐射;以及
处理所述第二涂层;从而在所述衬底上形成所述层状超点阵材料的所述薄膜和在所述层状超点阵材料上形成所述非铁电材料超薄膜;
所述完成处理包括完成所述集成电路的制造,以便在所述集成电路的所述层状超点阵材料上包括至少一部分所述非铁电材料超薄膜。
2.根据权利要求1所述的方法,其特征在于:处理所述第一涂层的所述步骤包括:第一烘烤步骤,该第一烘烤步骤包括在不超过300℃的温度下烘烤所述第一涂层,持续时间不超过60分钟,同时使所述涂覆的衬底受到功率密度在0.1mW/cm2和10mW/cm2之间的紫外线辐射源的辐射,持续时间在1分钟到5分钟之间。
3.根据权利要求2所述的方法,其特征在于:所述第一烘烤步骤在空气中进行。
4.根据权利要求2所述的方法,其特征在于:处理所述第一涂层的所述步骤包括第二烘烤步骤。
5.根据权利要求4所述的方法,其特征在于:所述第二烘烤步骤包括在不超过300℃的温度下烘烤,持续时间不超过60分钟。
6.根据权利要求1所述的方法,其特征在于:处理所述第一涂层的所述步骤包括快速热退火。
7.根据权利要求1所述的方法,其特征在于:处理所述第二涂层的所述步骤包括快速热退火。
8.根据权利要求6或7所述的方法,其特征在于:所述快速热退火在不超过800℃的温度下进行,持续时间不超过600秒。
9.根据权利要求8所述的方法,其特征在于:所述快速热退火在690℃和710℃之间的温度下进行,持续时间在30秒和300秒之间。
10.根据权利要求6或7所述的方法,其特征在于:所述快速热退火在氧中进行。
11.根据权利要求1所述的方法,其特征在于:所述第二前体包括MOD前体。
12.根据权利要求1所述的方法,其特征在于:所述层状超点阵材料包括锶铋钽酸盐或锶铋钽铌酸盐。
13.根据权利要求12所述的方法,其特征在于:所述非铁电材料包括铋钽酸盐。
14.根据权利要求1所述的方法,其特征在于:所述紫外线辐射源的功率密度为0.73mW/cm2。
15.根据权利要求1所述的方法,其特征在于:所述紫外线辐射源的波长在200nm至300nm之间。
16.根据权利要求1所述的方法,其特征在于:所述紫外线辐射源的波长为254nm。
17.根据权利要求1或13所述的方法,其特征在于:所述超薄膜的厚度小于40nm。
18.根据权利要求17所述的方法,其特征在于:所述超薄膜的厚度在5nm和20nm之间。
19.一种铁电存储元件,包括:
衬底(28、29);
形成于所述衬底上的铁电层状超点阵材料薄膜(50),所述层状超点阵材料包括第一金属和不同于所述第一金属的第二金属;
形成于所述铁电层状超点阵材料上的非铁电电介质材料超薄膜(51),所述非铁电材料包括所述第一和第二金属;以及
形成于所述超薄膜上的电极。
20.根据权利要求19所述的铁电存储元件,其特征在于:所述层状超点阵材料包括锶铋钽酸盐或锶铋钽铌酸盐,所述超薄膜包括铋钽酸盐。
21.根据权利要求19或20所述的铁电存储元件,其特征在于:所述超薄膜的厚度小于40nm。
22.根据权利要求19或20所述的铁电存储元件,其特征在于:所述超薄膜的厚度在5nm和20nm之间。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US27446501P | 2001-03-09 | 2001-03-09 | |
| US60/274,465 | 2001-03-09 | ||
| US28512301P | 2001-04-20 | 2001-04-20 | |
| US60/285,123 | 2001-04-20 | ||
| USPCT/US01/45392 | 2001-10-30 | ||
| PCT/US2001/045392 WO2002073669A2 (en) | 2000-10-31 | 2001-10-30 | Method of making layered superlattice material with improved microstructure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1620719A true CN1620719A (zh) | 2005-05-25 |
| CN100355042C CN100355042C (zh) | 2007-12-12 |
Family
ID=34798472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028061500A Expired - Fee Related CN100355042C (zh) | 2001-03-09 | 2002-03-07 | 铁电存储元件及制造具有超薄顶层的层状超晶格材料的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100355042C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436532B (zh) * | 2008-12-19 | 2010-06-30 | 华中科技大学 | 铁电存储器用铁电薄膜的紫外光辅助制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232974A (ja) * | 1989-03-07 | 1990-09-14 | Seiko Epson Corp | 半導体装置 |
| US5423285A (en) * | 1991-02-25 | 1995-06-13 | Olympus Optical Co., Ltd. | Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications |
| US5648114A (en) * | 1991-12-13 | 1997-07-15 | Symetrix Corporation | Chemical vapor deposition process for fabricating layered superlattice materials |
| US5955754A (en) * | 1992-10-23 | 1999-09-21 | Symetrix Corporation | Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same |
-
2002
- 2002-03-07 CN CNB028061500A patent/CN100355042C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436532B (zh) * | 2008-12-19 | 2010-06-30 | 华中科技大学 | 铁电存储器用铁电薄膜的紫外光辅助制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100355042C (zh) | 2007-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1174473C (zh) | 层状超晶格材料和abo3型金属氧化物材料的制备方法 | |
| US7001778B2 (en) | Method of making layered superlattice material with improved microstructure | |
| CN1237618C (zh) | 具有铁电薄膜的铁电存储器及其制造方法 | |
| US7064374B2 (en) | Barrier layers for protecting metal oxides from hydrogen degradation | |
| CN1154164C (zh) | 长久保持记忆力的低印记铁电材料及其液体前体和制作方法 | |
| CN1139979C (zh) | 对氢暴露具有低敏感度的铁电集成电路及其制造方法 | |
| CN1618123A (zh) | 用于集成电路应用的镧系分层超晶格材料 | |
| US6815223B2 (en) | Low thermal budget fabrication of ferroelectric memory using RTP | |
| JP3803583B2 (ja) | 超格子材料を製造する高速ランプアニール法 | |
| CN1358326A (zh) | 高介电常数的金属氧化物薄膜 | |
| CN1302456A (zh) | 具有成分分级的铁电材料的铁电场效应晶体管及其制造方法 | |
| JPH06305713A (ja) | ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液 | |
| JP2003510839A (ja) | バリア層を有する集積回路およびその製造方法 | |
| CN1130765C (zh) | 具有自对准的氢阻挡层的集成电路及其制做方法 | |
| CN1236987A (zh) | 制造铁电集成电路的方法 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| US6890768B2 (en) | Method of making layered superlattice material with ultra-thin top layer | |
| US6582972B1 (en) | Low temperature oxidizing method of making a layered superlattice material | |
| JP4488661B2 (ja) | 強誘電体キャパシタの製造方法 | |
| US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
| JP4268804B2 (ja) | 超薄膜の上層を有する積層超格子材料の製造方法 | |
| CN100355042C (zh) | 铁电存储元件及制造具有超薄顶层的层状超晶格材料的方法 | |
| CN100388420C (zh) | 具有改进微型结构的层状超晶格材料的制造方法 | |
| HK1076540B (zh) | 具有改進微型結構的層狀超晶格材料的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071212 |