CN1611045A - 数字传输系统中的误差校正方法与装置 - Google Patents

Abstract

一种接收机包括一个判决电路。该电路计算输入信号的值并将该值作为临时值保持。判决系统计算误差值，放大该误差值，并将该放大的误差值作为校正值保持。假如该放大的误差值在容限范围中并且输入信号处于从正到负状态的变化中或从负到正状态的变化中，然后所述判决系统就用所述校正值来替代所述临时值。

Description

数字传输系统中的误差校正方法与装置

技术领域

本发明一般涉及高速数据传输。更为具体地，本发明涉及在传输系统中校正抖动谱，该传输系统在宽范围的抖动频率上要求严格的抖动容限。比如点到点专用的1.544Mbit/s数字电路(T1)系统的输入信号，其由于网络中几个T1链路级联而可能有较大抖动。

背景技术

近年来，网络应用已经非常普遍，尤其响应于大阵列计算环境中使用的网络应用和网络多样性的爆炸式增长。因此，在相关技术中已取得许多进展来提高这些网络系统的性能。例如，用于T1网络信道服务单元(CSUs)的完全集成收发机和综合业务数字网络(ISDN)的主速率接口应用在本领域中是熟知的而且现在已经商用。这些器件，比如Intel LXT360 T1/E1收发机，在比如T1网络系统中时钟恢复(timing recovery)等网络应用上有用。可是，存在一些障碍来阻止此种系统提供更好的抖动容限，而抖动容限是通信网络和其他网络应用中所期望的性能。该障碍可能包括很大的幅度抖动，宽变化的数据密度，大量电缆衰减和不好的均衡性。

抖动是用来描述通信系统中噪声或者输入数据周期中的不确定性的通用术语。在理想系统中，数据比特在时间增量时刻(timeincrements)到达，该时间增量时刻为数据比特重复(bit repetition)时间的整数倍。可是，在实际系统中，数据脉冲在偏离这些整数倍时间的时刻到达。该偏差可能导致数据传输中的误差，特别是当数据以高速传输时。该偏差或者变化可能在数据的幅度、频率或者相位中。抖动可能由于以下的原因而产生，其中包括符号间干扰、发射机与接收机时钟间的频率差、噪声、以及接收机和发射机时钟生成电路的非理想性。

在数字通信系统中，抖动是很重要的问题。首先，抖动造成在非最佳采样点上采样接收信号，这造成了接收机的信噪比降低并因此限制了信息速率。其次，在传统系统中，每个接收机一般从输入数据信号中提取其接收采样时钟。而抖动使得这项任务非常困难。第三，在长距离传输系统中，其链路上有多个再生器，抖动会积累。也就是说，每个接收器从输入数据比特流中提取时钟，再次定时数据，并且使用恢复时钟来再次发送数据。因而每个后续接收机会见到程度渐大的输入抖动。

当输入信号包含大的高频抖动成分时，接收机锁相环(RPLL)往往失去准确跟踪输入信号相位运动的能力。当此种RPLL失调变得大于一定数目的符号周期时，就会产生符号误差。此种相位失调可以认为是来自输入信号的相位的恢复时钟相位的相位误差。时钟容限(timing margin)被规定为不引起符号误差时出现的最大相位误差。

图1示出了有关数据判定时刻容限的方案。

图1是长随机数据序列中两个码元周期的可能信号轨迹的叠加，称为眼图。在图1中所示的时钟容限是从时间T1到时间T3，其中T2是最佳判决时刻。如果相位误差导致数据判决发生在时间T1之前或时间T3之后，那么数据判决可能发生错误。在此种情形下，由于符号间干扰，接收机开始产生误差。通常，此种情形发生在相位误差超过40％的符号周期时，即在图1中时间T1的左边和T3的右边。

因而，需要一个能进行误差校正的方法和装置，其允许即使在相位误差超过40％符号周期时也可以进行符号误差的校正。还需要一种能简便实现的误差校正的方法和装置来减小由于模式抖动带来的误码率。

附图说明

图1示出了一个时域眼图，该眼图具有现有技术熟知的长随机数据序列中的两个符号周期的信号轨迹；

图2示出了根据本发明的一个实施例，当相位误差超过40％时的一个时域眼图；

图3示出了根据本发明的一个实施例的接收机的方框图；

图4示出了根据本发明的一个实施例的一个判决子系统的总方框图；

图5示出了根据本发明的一个实施例的一个判决子系统的具体方框图；和

图6示出了根据本发明的一个实施例的一个判决操作的流程图。

发明详述

图2示出了根据本发明的一个实施例的当相位误差超过40％时的一个时域眼图。点102是当数据从-1到1变化(transition)时符号误差出现的点；点204是当数据从1到-1变化时符号误差出现的点；点102和204都能够识别其相位偏离T2大约符号周期的40％(在本例中为中心相位的左边)的位置。例如，当数据判决时刻应该在T2(t＝1.0)并因此被编码为a+1却被取代在T1(t＝0.6)判决时，由于在T1时其幅度低于0.5而将数据编码为a0，由此产生误差事件。点204与点102处信号的相位相同但极性相反。

在图2中能看到本发明能克服的误差事件的另一个例子。当数据从1到-1变化时，点306是符号误差产生的地方；而当数据从-1到1变化时，点408是符号误差产生的地方；点306和408都能够识别在中心相位右边的其相位偏离T2大约符号周期的40％的位置。当数据判决时刻应该在T2(t＝0)并因此将数据编码为a+1却被取代在T3(t＝1.4)采样，并由此将数据编码为值0时，就产生了误差事件。点408与点306处信号的相位相同但极性相反。

在上述四个例子以及大多数误差出现的例子中，所述采样值具有大约等于0.5的幅度值。通常，当相位误差很小时，所述采样值就接近于1，0或-1。因此，采样值0.5示出一种容限情况，并意味着可能出现相位误差。本发明利用这些信息作为用于指示相位误差已经出现的第一指不符。

本发明还能够确认数据变化已经发生。本发明能够从相邻时刻的数值中采样，并且对采样值进行估计，以检验在符号周期内正在发生的数据值变化。在图2中，假设所述相邻的采样相位之间的间隔为所述符号周期的一半，如采样S1 10和S2 12所示。S1 10和S2 12与点102相关，其中假设数据从a-1到a+1变化。如果S1 10和S2 12值接近于相反，例如在本例中为-1或1，那么就可以确认数据从a-1到a+1变化。通常，本发明利用这样的事实，即当判决相位(其中进行数据判决)换为两个相邻的采样相位中的一个或另一个时(比如，T2换为T1或T3)，大多数由于出现采样相位误差而产生的错误判决就发生。此种情形就是用于指示相位误差已经发生的第二指示符。因此，当这两种情况都满足时，也就是说发现数据值是容限并且在符号周期之内发生变化，那么数据值就被校正了。

图3示出了根据本发明一个实施例的接收机20的方框图。接收机20接收输入数据流并从输入数据流中提取数据和相位信息。输入数据流被输入到带限低通滤波器(LPF)21，其输出被输入到放大器22，在放大器22上使用自动增益控制(AGC)将该输出放大。通过使用模/数(A/D)变换器24来采样放大器22的输出。

然后将数字信号输入到均衡器(EQL)25。均衡器25输出的数字信号被输入进鉴相器26，在鉴相器26中提取相位信息。均衡器25的采样数字输出信号还被输入进判决系统30，在判决系统30中确定均衡的采样信号的数值。鉴相器26产生的相位信息通过环形滤波器27滤波并且馈送到振荡器28来控制振荡器相位和频率。振荡器28产生的时钟信号用作A/D变换器24的输入信号采样时钟。

图4示出了根据本发明一个实施例的判决系统30。判决子系统30包括一个初始判决电路32，一个误差估值模块34，一个误差校验模块36，一个变化检测模块38，以及一个误差校正模块40。均衡器25输出的采样数字信号被输入进判决电路32，在判决电路32中确定采样数字输出的数值。如果误差校正模块40没有激活来改变数值，那么判决电路的输出值就是判决子系统30输出的值。

判决电路32输出的数据数值被输入到误差估值模块34。误差估值模块34从输入到判决电路32的数据值中减去从判决电路32输出的数据值。然后，将误差估值模块34的输出放大到1或者-1以代表被校正的误差值，如果误差发生并且误差校正模块40被激活，那么就使用该被校正的误差值。比如，如果误差估值模块输出是.3，那么输出被放大到1。如果误差估值模块输出是-.2，那么输出结果被放大到-1。

误差估值器的输出被输入进误差校验模块36，误差校验模块36判决信号值是否在指定范围内。误差校验模块的输出被输入进误差校正模块40。如果发觉信号值在指定范围内，那么误差校验模块的输出示出为高电平信号。

从均衡器25输出的采样数字输出被输入进变化检测模块38。数字输出的相邻采样被变化检测模块38使用。比如，相邻相位采样是在判决时刻采样之前和之后半个符号周期采样，如图2中点S110和S212所示。变化检测模块38能够通过估值相邻相位采样是否接近于正常值如-1和1的相反值来判定是否发生一个完全数据变化(从值a-1到值a+1或从值a+1到值a-1)。变化检测模块38的输出还被输入误差校正模块40。如果变化检测模块38判定在符号周期内发生一个数值变化，那么变化检测模块38的输出就会示出为高。

例如，如果变化检测模块38以及误差校验模块36的输出都为高，那么误差校正器40就会发送指令来选择校正值而非临时值(tentativevalue)。

本发明的另一实施例如图5所示，均衡器25的采样数字输出被输入进判决电路32，判决电路32确定其数值。在本实施例中，判决电路32确定该输出值是否是-1，0或1。判决电路32的输出被看作为数据的临时值，此值只在误差校正模块40未被激活时使用。

均衡器25的采样数字输出与判决电路的输出值一起输入到误差估值模块34。误差估值模块34用判决电路输出的值减去均衡器25的输出值，计算出误差信号。误差估值模块的输出值通过符号布尔(SGN)电路50发送，符号布尔(SGN)电路50将所有负值放大到-1并且将所有正值放大到+1。例如，来自误差估值模块34的值a-2被SGN电路50放大到-1。该数值是校正误差值。

误差估值模块的输出值还被输入进误差校验模块36(见图4)，以决定数值是否在指定范围之内，该指定范围中熟知可能存在误差。在一个由输入数据-1，0，+1组成的数据流中，值0.5或-0.5不能指示其值是否是-1，0或1，因而这些值(+0.5和-0.5)被认为是容限值。在本发明的一个实施例中，误差校验模块36由一个绝对值(ABS)电路51和一个比较器53组成。

将误差校验模块的输出值输入到ABS电路51，其使误差校验模块输出值在所有条件下都变为绝对值。ABS电路51的输出值被输入到比较器53，在比较器53中输入值与参考值进行比较，在本例中参考值是0.4。在本例子中，由于比较器53寻找从误差估值器34输出的约等于0.5的值，所以将ABS电路51的输出值与值0.4进行比较。如果ABS电路51的输出值大于0.4，那么比较器53的输出值示出为高。将比较器53的输出标记为SIGNAL_A。如果SIGNAL_A为高，那么数值就被判定处在容限范围。将SIGN_A输进误差校正模块40。

变化检侧模块38确认是否已经发生数值变化。在本发明的一个实施例中，变化检测模块38包括一个加法器电路60，一个绝对值(ABS)电路61，和一个比较器63。从均衡器25中取走输入信号中的两个试验采样，其中在图2中T1之前半个信号周期取走第一采样，比如S110；和在T1之后半个符号周期取走第二采样，比如S212。

采样S110和S212的数值被输入进加法器电路60，加法器电路60从T1之后取走的数值中减去T1之前取走的数值。加法器电路60的输出被输入进ABS电路61，ABS电路61将结果在任何情况下都变成绝对值。将ABS电路61的输出输进比较器63，并与参考值比较，在例子中参考值是1.5。由于这将指示采样SI 10和S2 12的数据值接近于正常值如1，-1，所以比较器63使用值1.5。比较器63生成一个输出，该输出被标记为SIGNAL_B。如果ABS电路61输出大于1.5，那么SIGNAL_B就为高；如果输出小于1.5，那么SIGNAL_B就为低。如果两个相邻相位采样接近于正常值如+1或-1，那么就可以确认在符号周期内的数据变化。并且，SIGNAL_B被输出为高。将SIGNAL_B输入进误差校正模块40。

如果SIGNAL_A和SIGNAL_B都示出为高，那么校正模块40发送指令来选择校正值，该校正值从误差估值模块34中输出(见图4)。因而，从误差校正模块40输入的数据取代临时值，临时值是由判决电路32初始提供。

图6示出了一个根据本发明的一个实施例的判决操作的流程图。判决电路32计算输入信号的值，并将该值保持为临时值70。误差估值模块34计算误差值，放大该误差值并将该放大的误差值保持为校正值72。误差校验模块36判定该放大的误差值是否处于容限范围内74。变化检测模块38确定输入信号是否处于符号周期中的从正到负的变化，或者从负到正的变化76。如果放大的误差值在容限范围内，并且输入信号处于变化中，那么误差校正模块40取代临时值而使用校正值78。当在采样信号处理中，组合使用模/数变换器和数字信号处理器(DSP)来实现收发机时，本发明尤其重要。数字信号处理器(DSP)方法可以本质上将现有长距离模拟TI收发机实现提高到四进制或八进制结构，避免硅晶片中信道间的串扰。

本发明提供了一种高速数据传输系统中用于误差校正的方法和系统，在高速数据传输系统中抖动或相位误差能造成符号间的串扰。一个接收机包括一个判决系统。该判决系统确定采样输入信号的临时值。该判决系统计算出误差值，将其放大并且把它作为误差校正值。判决系统确定该误差值是否在容限范围，并且确定采样输入信号是否在一个符号周期内处于变换中。如果这些情形同时出现，那么判决系统就丢弃临时值，而选择校正值。

从上面有关本发明的具体实施例的描述中，可以理解的是可以在不离开其精神的情形下进行许多的修改。附加权利要求书往往要覆盖此种修改，使其在本发明的实际范围和精神中。因此，现在公开的实施例被认为是在各方面的示例，并不受限于此。本发明的范围由附属的权利要求书来指示，而不是上述说明书。并且在权利要求书的对等体的含义和范围中的所有改变，往往都是受欢迎的。

Claims (21)

1、一种高速数据传输系统中误差校正的方法，包括：

确定在判决时间帧(timeframe)上的输入信号的值且将该值保持为临时值；

估值误差值，放大该误差值且将所述放大的误差值保持为校正值；

判定所述放大的误差值是否在规定的容限范围内；

确定所述输入信号在信号周期内是否涉及(involve)从正到负状态的变化或从负到正状态的变化；以及

假如所述误差值在所述规定容限范围并且所述信号也涉及变化，就将所述临时值校正为所述校正值。

2、如权利要求1所述的高速数据传输系统中误差校正的方法，其中在所述判决时间帧之前或之后计算所述输入信号的所述两个相邻值，以确定所述输入信号是否涉及一个变化中。

3、如权利要求2所述的高速数据传输系统中误差校正的方法，其中在所述判决时间帧之前或之后半个符号周期计算所述两个相邻值。

4、如权利要求3所述的高速数据传输系统中误差校正的方法，其中所述两个相邻值涉及一个从小于-0.75到大于+0.75的变化或从大于+0.75到小于-0.75的变化。

5、如权利要求3所述的高速数据传输系统中误差校正的方法，其中所述两个相邻值涉及从-1到+1或从+1到-1的变化。

6、一种高速数据传输中的判决系统，包括：

一个数据判决电路，用于确定判决时刻的输入信号值并将该值保持为临时值；

一个误差估值模块，用来确定误差值，放大该误差值并将所述放大的误差值保持为校正值；

一个误差校验模块，用来确定所述放大的误差值是否在容限范围内；

一个变化检测模块，用来确定所述输入信号是否处于在符号周期中的从正到负状态或从负到正状态的变化中；以及

一个误差校正模块，用来确定所述临时值是否被所述校正值取代。

7、如权利要求6所述的判决系统，其中所述误差校验模块包括一个用来使所述误差值成为正值的绝对值电路和一个用来将所述误差值和参考值进行比较的比较器。

8、如权利要求6所述的判决系统，其中在所述判决时刻之前和之后的所述输入信号的相邻采样值被使用来确定所述输入信号是否处于变化中。

9、如权利要求8所述的判决系统，其中在所述判决时刻之前或之后的半个符号周期计算所述相邻采样值。

10、如权利要求8所述的判决系统，其中所述变化检测模块包括一个用于加法所述相邻采样值的加法器，一个用于使相加后的所述相邻采样值为正的绝对值电路以及一个将相加后的所述采样值和一个参考值进行比较的比较器。

11、一种在高速数据传输中使用来输出数据值的接收机，包括：

一个模/数变换器，用来接收输入信号并输出一个采样数字信号和一个相位信息；

一个判决系统，用于接收所述采样数字信号并从接收机输出一个值，其中判决系统：

接收所述采样数字信号，在判决时刻计算数值，并分配临时值；

计算误差值，放大该误差值和将该放大的误差值保持为校正值；

确定所述误差值是否在容限范围中；

确定所述输入信号在一个符号周期内是否处于从正到负状态或是从负到正状态的变化中；以及

假如所述误差值在容限范围中并且假如所述输入信号处于一个符号周期中的变化中，将所述校正值作为所述数值输出；

一个鉴相器，用来接收所述数值和所述相位信息以及输出检测后的相位信息；

一个环形滤波器，用于接收所述检测后的相位信息，并且输出滤波后的相位信息；以及

一个振荡器，用于接收所述滤波后的相位信息，并且将时钟信号作为模/数变换器的采样时钟输出。

12、如权利要求11所述的接收机，其中在所述判决时刻之前和之后的所述输入信号的相邻采样值被用来确定所述采样数字信号是否处于变化中。

13、如权利要求12所述的接收机，其中在所述判决时刻之前和之后半个符号周期计算所述相邻采样值。

14、如权利要求11所述的接收机，其中所述判决系统包括：

一个数据判决电路，用来接收所述采样数字信号，在判决时刻计算数值和分配所述临时值；

一个误差估值器模块，用来计算误差值，放大所述误差值并且将所述放大的误差值作为所述校正值保持；

一个误差校验模块，用来确定所述误差值是否在容限范围中；

一个变化检测模块，用来确定所述采样数字信号是否处于在符号周期中的从正到负状态的变化中或从负到正状态的变化中；以及

一个误差校正模块，用来假如所述误差值在容限范围中并且所述采样数字信号涉及变化，将所述校正值作为所述数值输出。

15、如权利要求14所述的接收机，其中误差校验模块包括一个用来使所述误差值为正的绝对值电路；以及一个用来将所述误差值与参考值进行比较的比较器。

16、如权利要求14所述的接收机，其中所述变化检测模块包括一个用来加法所述相邻采样值的加法器，一个用来使所述相加的相邻采样值为正的绝对值电路；以及一个用来将所述相加的相邻值与参考值进行比较的比较器。

17、如权利要求11所述的系统接收机，其中从T1数据传输系统中接收所述输入信号。

18、如权利要求17所述的系统接收机，其中所述T1数据传输系统包括多个级联T1链路。

19、一种判决电路，包括：

一个可机读的存储媒质；以及

可机读的程序代码，其存储在所述可机读的存储媒质中，

所述可机读的程序代码具有指令来

在判决时刻来计算输入信号的值并将所述数值作为临时值保持；

计算误差值，放大所述误差值，并将所述放大的误差值作为校正值来保持，

确定所述误差值是否在容限范围中；

确定所述输入信号是否处于一个符号周期内的从正到负状态的变化或从负到正状态的变化中，以及

判决所述临时值是否应该被所述校正值取代。

20、如权利要求19所述的判决电路，其中在所述判决时刻之前和之后的所述输入信号的相邻采样值被使用来确定所述输入信号是否处于变化中。

21、如权利要求20所述的判决电路，其中在所述判决时刻之前和之后的半个周期计算所述输入信号的相邻采样值。

Images