[go: up one dir, main page]

CN1685525A - 具有高介电常数顶部电介质的电介质存储器存储单元及其方法 - Google Patents

具有高介电常数顶部电介质的电介质存储器存储单元及其方法 Download PDF

Info

Publication number
CN1685525A
CN1685525A CNA038206153A CN03820615A CN1685525A CN 1685525 A CN1685525 A CN 1685525A CN A038206153 A CNA038206153 A CN A038206153A CN 03820615 A CN03820615 A CN 03820615A CN 1685525 A CN1685525 A CN 1685525A
Authority
CN
China
Prior art keywords
dielectric
dielectric layer
layer
charge storage
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038206153A
Other languages
English (en)
Other versions
CN100466292C (zh
Inventor
弗兰克·K·贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1685525A publication Critical patent/CN1685525A/zh
Application granted granted Critical
Publication of CN100466292C publication Critical patent/CN100466292C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

非易失性存储(NVM)单元22将存储电介质(16)用作存储元件，它具有位于栅极(30)与存储电介质(16)之间的顶部电介质(18，24)和位于半导体衬底与存储电介质之间的底部电介质(14)。该顶部电介质包括较厚的高k电介质层(18)和界面层(24)。该界面层(24)非常薄，而它具有比氧化硅高的k。底部电介质层(14)最好是氧化硅，因为其界面特性和隧道特性。因此，单元(22)具有因为良好钝化、高k顶部电介质(18，24)以及氧化硅的底部电介质(14)获得的好处。

Description

具有高介电常数顶部电介质 的电介质存储器存储单元及其方法
技术领域
本发明涉及非易失性存储器，本发明更特别地涉及将电介质层用于存储电荷的存储单元。
背景技术
非易失性存储器(NVM)的一个困难就是足够快速的擦除时间。擦除时间通常需要小于1秒钟。与使用传统浮栅的NVM相比，将电介质层(dielectric layer)用作存储电荷的结构的NVM具有显著的成本效益，该电介质层通常是氮化硅。对于具有氮化硅存储层的NVM，在衬底与氮化硅层之间具有底部电介质(dielectric)。该电介质通常是氧化硅，因为它能够以最小的破坏作用承受隧道(tunneling)效应而且其界面质量良好。困难是对于擦除性能，该层最好较薄，而为了避免从存储电荷的氮化硅层泄漏电荷，该层最好较厚。因此，在擦除时间与泄漏之间取折衷。结果可能是不存在既具有足够快速的擦除时间，又具有足够低的泄漏的满意点。
一种解决方案是采用热空孔注入(hot hole injection(HHI))以中和氮化物层上的电子。这样允许较厚的氧化物，而仍可以较快速中和氮化硅层内的陷获电荷。一个问题是，在相对局部的区域内产生热空孔，而且可以使它限制在可以中和陷获电荷的区域内，因此，不中和位于该限制区域之外的陷获电荷。这样使得擦除不完全，而且可能在编程状态与擦除状态之间不能提供足够的差别。另一个问题是，与隧道效应相比，热空孔注入对氮化硅与衬底之间的氧化物更具破坏性。这种破坏导致耐久性更低。
因此，需要一种具有改善的擦除特性的电介质层类型的NVM单元，该NVM单元用作存储元件。
附图说明
利用例子说明本发明，而且本发明并不局限于附图，附图中同样的参考编号表示同样的单元，而且其中：
图1-6是根据本发明优选实施例的半导体的顺序处理步骤的剖视图；以及
图7是有助于理解本发明的益处的曲线图。
技术人员明白为了简单和简洁起见示出各图中的单元，因此未必按比例示出它们。例如，为了有助于理解本发明的实施例，各图中某些单元的尺寸可能相对于其它单元的尺寸被放大。
具体实施方式
非易失性存储单元(memory cell)具有作为存储元件(storageelement)的存储电介质(storage dielectric)，而且在该存储电介质的上面具有顶部电介质，而在该存储电介质的下面具有底部电介质。为了利用界面特性和隧道特性，该底层最好是氧化硅。顶部电介质包括较厚的高k(相对介电常数)电介质层和界面层。该界面层非常薄，而且具有比氧化硅高的k。对于给定的底层厚度和钝化(passivated)顶部电介质，这样可以获得显著改善的擦除特性。参考下面对特定实施例所做的描述可以更好地理解本发明。
图1示出半导体器件10，该半导体器件10包括：半导体衬底12、衬底12之上的氧化硅层14、氧化硅层14之上的氮化硅层16以及氮化硅层16之上的高k电介质层18。半导体器件10具有非易失性存储(NVM)部分22和晶体管部分20。衬底12最好是硅，而且可以是SOI，或者是另一种半导体材料。高k电介质层18最好包括高介电常数材料，例如，二氧化铪、氧化铝、氧化镧以及这些材料的硅化物和氮化物。氮氧化硅镧就是这样一个例子。最好是其介电常数至少约为10(十)的其它高k电介质，但是也可以使用介电常数至少为6(六)的电介质。要考虑的另一个因素是高k电介质层18的势垒。该势垒最好应该高到可以防止从上层栅电极电子注入。可以利用传统方法形成这些层14-18。对于氧化硅层14，为了使其质量最高，最好在较高温度下生长。氮化硅层16也可以是可以有效用作存储元件的其它电介质。这样一个例子是氮氧化硅。也可以使用可以存储电荷的其它电介质代替氮化物层16。特别是，希望是具有高介电常数的电荷存储电介质。高k电介质层18的厚度可以在70至250埃之间。
图2示出在去除了晶体管部分20上的氧化硅层14、氮化硅层16以及高k电介质层18而保留NVM部分22上的氧化硅层14、氮化硅层16以及高k电介质层18后的半导体器件10。这最好是在进行蚀刻步骤之前，利用传统光刻掩蔽(mask)步骤实现。该蚀刻步骤要求改变化学性质，以有效蚀刻不同材料的层14、16和18。
图3示出在晶体管部分20的衬底12上形成栅极电介质26，而在NVM部分22的氮化硅层16与高k电介质18之间形成界面层24后的半导体器件10。对于通过生长氧化硅薄膜形成栅极电介质26的优选情况，还在该氧化硅生长期间，形成界面层24，在晶体管部分20上生长氧化硅是通过流过含氧气体实现的，而且所形成的界面层24是氮氧化硅。界面层24有助于使高k层18内的不饱和键(dangling bond)稳定。通常，这种氮氧化硅界面层的k比氧化硅的k高，而且它非常薄，小于10埃。因此，在最少减少包括高k电介质层18和界面层24的整个顶部电介质层的介电常数的情况下，实现了钝化顶部氮化物层16的有益效果。比较容易实现这种厚度非常薄的界面层24，因为存储电介质、氮化硅层16是氮化硅。
图4示出在晶体管部分20的栅极电介质26上形成多晶硅层28，而在NVM部分22上形成高k电介质层18后的半导体器件10。多晶硅通常用作晶体管和NVM单元的栅极，但是也可以采用其它材料。除了多晶硅外，还可以使用耐火金属，而且还可以使用金属。甚至要求NVM部分22与晶体管部分22采用不同的材料。
图5示出在NVM部分22蚀刻多晶硅层28到栅极30内，而在晶体管部分20上蚀刻栅极32后的半导体器件10。还与栅极30对准蚀刻高k电介质18、界面层24以及氮化硅层16。
图6示出分别在栅极30和32周围形成侧壁隔离物(spacer)34和36、与栅极30和侧壁隔离物34对准的源极/漏极区38和40以及与栅极32和侧壁隔离物36对准的源极/漏极区42和44后的半导体器件10。在此，与常规用法相同，利用术语“源极/漏极”表示MOS晶体管的电流电极，并用于认识到MOS晶体管的电流电极通常可以互换用作源极或漏极。这些处理步骤在NVM部分22上形成完整的NVM单元46，而在晶体管部分20上形成完整晶体管48。结果是NVM单元46的顶部电介质在栅电极30与氮化硅层16之间提供高度耦合。为了降低泄漏，高k电介质层18较厚，而且以与常规晶体管形成方法兼容的方式形成该高k电介质层18。与高k电介质层18高度耦合和其较高的厚度使得擦除时间和泄漏均可以被接受。
图7示出有助于理解NVM单元46的一些益处的擦除时间比较结果。这样将其中底部电介质是厚度为50埃的氧化硅、厚度为125埃的氮化物层以及在栅极与衬底之间施力12伏电压的3种情况进行比较。这3种情况是100埃的顶部氧化硅、40埃的顶部氧化硅以及介电常数为10而厚度为100埃的高k材料的顶部电介质。氧化硅的介电常数约为4。在第一种情况下，100埃的顶部氧化硅提供的耦合弱，以致擦除时间非常慢，比1秒钟慢得多，因此，不可接受。40埃氧化硅的顶部电介质的第二种情况获得比1秒钟短的擦除时间，但是阈值电压仅从4伏变更为3伏。编程状态的4伏阈值电压仅比擦除状态的阈值电压高33％。编程与擦除之间这样小的阈值差别将导致检测(sensing)慢且可靠性差。根据本发明实施例的第三种情况具有总厚度为100埃，而平均介电常数为10的顶部电介质，这样可以在不到1秒的时间内对约1伏的阈值电压执行擦除。在这种情况下，4伏的编程阈值电压是擦除状态的阈值电压4倍(高于3倍)。这是快速检测的良好容限。
利用其它技术可以实现同样的效果。例如，可以在与形成栅极电介质26独立的步骤形成界面层24。界面层24不必是氮氧化硅，但是可以是提供存储电介质钝化的任何层。重要的钝化方面包括减少通过顶部电介质的泄漏并减少顶部电介质上的固定电荷。形成该界面层的作用是钝化整个顶部电介质，而不仅仅是钝化高k电介质与存储电介质之间的界面。此外，栅极电介质26本身也可以是高k电介质。在这种情况下，可以要求同时形成栅极电介质层26和高k电介质18，以便它们具有同样的厚度。
在上面的说明中，参考特定实施例对本发明进行了说明。然而，本技术领域内的普通技术人员明白，在不脱离下面的权利要求所限定的本发明范围的情况下，可对本发明进行各种变化和修改。例如，栅极电介质26可以是高k电介质，其类型和/或厚度与高k电介质18的类型和/或厚度不同。因此，说明书和附图被认为具有说明性意义，而没有限制性意义，而且规定所有这些修改均包括在本发明范围内。
上面参考特定实施例对本发明的好处、其它优点以及各问题的解决方案进行了说明。例如，这样实现了对顶部电介质使用高k电介质的好处，同时保留了氧化硅层作为底部电介质的好处，该顶部电介质包括非常薄的高k界面层。然而，不能将好处、优点、各种问题的解决方案以及实现任何好处、优点或解决方案或者使任何好处、优点或解决方案更显著的任何(各)要素看作权利要求之任一或所有权利要求的关键的、所需的或基本的特征或要素。正如在此使用的那样，术语“包括”“包含”或其任何其它变化意在覆盖非排他性包括，使得包括一系列要素的过程、方法、产品或设备不仅包括这些要素，而且还可以包括未明确列出的，或者对这种过程、方法、产品或设备固有的其它要素。

Claims (21)

1、一种电介质存储器存储单元，包括：
衬底；
第一电介质层，覆盖衬底而且具有第一相对介电常数；
电荷存储层，覆盖第一电介质层，该电荷存储层存储表示数据值的电荷；
第二电介质层，覆盖电荷存储层，第二电介质层具有比第一相对介电常数高的第二相对介电常数；
界面层，夹在电荷存储层与第二电介质层之间，其厚度小于10埃；
栅电极，覆盖第二电介质层，而且形成电介质存储器存储单元的控制电极；以及
第一和第二电流电极，形成在衬底上非常靠近栅电极下面的区域，
其中与第一电介质相比具有较高介电常数的第二电介质提高了栅电极与含有存储电荷的电荷存储层上的各位置之间的电容耦合，而减少了从栅电极到电荷存储层的电荷泄漏。
2、根据权利要求1所述的电介质存储器存储单元，其中第一电介质层包括具有第一厚度的氧化硅，该第一厚度在30至100埃的第一范围内，而第二电介质层包括具有第二厚度的金属氧化物，该第二厚度在70至250埃的第二范围内。
3、根据权利要求2所述的电介质存储器存储单元，其中第二厚度约为100埃。
4、根据权利要求1所述的电介质存储器存储单元，其中第二电介质层包括掺杂了杂质的氧化硅，以提高第二电介质层的相对介电常数。
5、根据权利要求1所述的电介质存储器存储单元，该电介质存储器存储单元进一步包括：
晶体管，在同一个集成电路上实现，该晶体管具有利用第三电介质层与衬底绝缘的栅电极，该第三电介质层的电介质厚度与第一电介质层和第二电介质层的电介质厚度不同。
6、根据权利要求1所述的电介质存储器存储单元，其中第二介电常数与第一介电常数之比至少是1.5。
7、根据权利要求1所述的电介质存储器存储单元，其中第一电介质层是隧道电介质层。
8、一种形成电介质存储器存储单元的方法，包括：
提供衬底；
提供第一电介质层，覆盖衬底而且具有第一相对介电常数；
提供电荷存储层，覆盖第一电介质层，该电荷存储层存储表示数据值的电荷；
提供第二电介质层，覆盖电荷存储层，第二电介质层具有比第一相对介电常数高的第二相对介电常数；
使第二电介质层暴露于形成界面层的环境，该界面层夹在电荷存储层与第二电介质层之间，其厚度小于10埃；
形成电介质存储器存储单元的栅电极，该栅电极覆盖第二电介质层；以及
在衬底上而且非常靠近栅电极下面的区域形成第一和第二电流电极。
9、根据权利要求8所述的方法，该方法包括：
将该环境实现为含有氧气的气体。
10、根据权利要求8所述的方法，该方法进一步包括：
在同一个集成电路上形成晶体管，该晶体管具有栅电极，通过形成第三电介质层，该栅电极与衬底绝缘。
11、根据权利要求10所述的方法，该方法进一步包括：
形成第三电介质层，其电介质厚度与第一电介质层和第二电介质层的电介质厚度不同。
12、根据权利要求10所述的方法，该方法进一步包括：
利用与第二电介质相同的材料形成第三电介质层。
13、根据权利要求10所述的方法，该方法进一步包括：当使第二电介质层露在形成界面层的环境时，形成第三电介质层。
14、根据权利要求8所述的方法，该方法进一步包括：
具有第一厚度的氧化硅用作第一电介质层，该第一厚度在30至100埃的第一范围内，而具有第二厚度的金属氧化物用作第二电介质层，该第二厚度在70至150埃的第二范围内。
15、根据权利要求8所述的方法，该方法进一步包括：
利用隧道电介质层形成第一电介质层。
16、一种电介质存储器存储单元，包括：
衬底；
第一电介质层，覆盖衬底而且具有第一相对介电常数；
电荷存储电介质层，覆盖第一电介质层，该电荷存储电介质层存储表示数据值的电荷；
第二电介质层，覆盖电荷存储层，第二电介质层具有比第一相对介电常数高的第二相对介电常数，以至少实现控制通过第二电介质层的电容耦合和减少通过第二电介质层的电荷泄漏之一；
栅电极，覆盖第二电介质层，而且形成电介质存储器存储单元的控制电极；以及
第一和第二电流电极，形成在衬底上非常靠近栅电极下面的区域。
17、根据权利要求16所述的电介质存储器存储单元，其中第二电介质层的第二相对介电常数至少是第一电介质层的第一相对介电常数的1.5倍。
18、根据权利要求16所述的电介质存储器存储单元，其中第一电介质层是氧化硅，而第二电介质层具有70至250埃之间的厚度。
19、根据权利要求16所述的电介质存储器存储单元，其中第一电介质层包括隧道电介质层。
20、根据权利要求16所述的电介质存储器存储单元，其中电荷存储层包括氮化物。
21、根据权利要求20所述的电介质存储器存储单元，其中电荷存储层的进一步特征在于包括氮氧化物。
CNB038206153A 2002-08-29 2003-07-24 具有高介电常数顶部电介质的电介质存储器存储单元及其方法 Expired - Fee Related CN100466292C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/230,810 US6812517B2 (en) 2002-08-29 2002-08-29 Dielectric storage memory cell having high permittivity top dielectric and method therefor
US10/230,810 2002-08-29

Publications (2)

Publication Number Publication Date
CN1685525A true CN1685525A (zh) 2005-10-19
CN100466292C CN100466292C (zh) 2009-03-04

Family

ID=31976590

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038206153A Expired - Fee Related CN100466292C (zh) 2002-08-29 2003-07-24 具有高介电常数顶部电介质的电介质存储器存储单元及其方法

Country Status (8)

Country Link
US (1) US6812517B2 (zh)
EP (1) EP1547157A2 (zh)
JP (1) JP2005537662A (zh)
KR (1) KR100979661B1 (zh)
CN (1) CN100466292C (zh)
AU (1) AU2003263803A1 (zh)
TW (1) TWI305676B (zh)
WO (1) WO2004021399A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335306B (zh) * 2007-06-27 2011-04-13 旺宏电子股份有限公司 超富含硅氧化硅非易失性存储单元及其制造方法
CN111801801A (zh) * 2017-10-04 2020-10-20 经度快闪存储解决方案有限责任公司 具有高k金属栅极的嵌入式sonos及其制造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157769B2 (en) 2003-12-18 2007-01-02 Micron Technology, Inc. Flash memory having a high-permittivity tunnel dielectric
CN100372121C (zh) * 2004-03-29 2008-02-27 力晶半导体股份有限公司 多阶存储单元
US7135370B2 (en) * 2004-07-01 2006-11-14 Freescale Semiconductor, Inc. Dielectric storage memory cell having high permittivity top dielectric and method therefor
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
US7365389B1 (en) 2004-12-10 2008-04-29 Spansion Llc Memory cell having enhanced high-K dielectric
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7863128B1 (en) 2005-02-04 2011-01-04 Spansion Llc Non-volatile memory device with improved erase speed
US7492001B2 (en) * 2005-03-23 2009-02-17 Spansion Llc High K stack for non-volatile memory
US7446369B2 (en) * 2005-08-04 2008-11-04 Spansion, Llc SONOS memory cell having high-K dielectric
US7410910B2 (en) 2005-08-31 2008-08-12 Micron Technology, Inc. Lanthanum aluminum oxynitride dielectric films
US7972974B2 (en) 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US20080012065A1 (en) * 2006-07-11 2008-01-17 Sandisk Corporation Bandgap engineered charge storage layer for 3D TFT
US7432548B2 (en) 2006-08-31 2008-10-07 Micron Technology, Inc. Silicon lanthanide oxynitride films
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
US7544604B2 (en) 2006-08-31 2009-06-09 Micron Technology, Inc. Tantalum lanthanide oxynitride films
US20080057659A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Hafnium aluminium oxynitride high-K dielectric and metal gates
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US7776765B2 (en) 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates
US7568960B2 (en) * 2007-04-18 2009-08-04 Molex Incorporated Capacitive signal connector
US7910446B2 (en) * 2007-07-16 2011-03-22 Applied Materials, Inc. Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
US20090039414A1 (en) * 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
TWI374448B (en) * 2007-08-13 2012-10-11 Macronix Int Co Ltd Charge trapping memory cell with high speed erase
JP2009049300A (ja) 2007-08-22 2009-03-05 Toshiba Corp 半導体記憶装置の製造方法
US9449980B2 (en) 2014-10-31 2016-09-20 Sandisk Technologies Llc Band gap tailoring for a tunneling dielectric for a three-dimensional memory structure
US9780108B2 (en) 2015-10-19 2017-10-03 Sandisk Technologies Llc Ultrathin semiconductor channel three-dimensional memory devices
US9876025B2 (en) 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
US10797060B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
EP3711091B1 (en) 2018-12-17 2025-08-20 Sandisk Technologies, Inc. Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US10797061B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US11721727B2 (en) 2018-12-17 2023-08-08 Sandisk Technologies Llc Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same
US10985172B2 (en) 2019-01-18 2021-04-20 Sandisk Technologies Llc Three-dimensional memory device with mobility-enhanced vertical channels and methods of forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360900A (en) 1978-11-27 1982-11-23 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4242737A (en) * 1978-11-27 1980-12-30 Texas Instruments Incorporated Non-volatile semiconductor memory elements
WO1982004162A1 (en) 1981-05-11 1982-11-25 Ncr Co Alterable threshold semiconductor memory device
JPS5821871A (ja) 1981-08-03 1983-02-08 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JPS60245179A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置
JPH02266570A (ja) * 1989-04-07 1990-10-31 Casio Comput Co Ltd メモリ用薄膜トランジスタ
JPH05145078A (ja) * 1991-11-22 1993-06-11 Kawasaki Steel Corp 半導体不揮発性記憶素子とその製造方法
US5876788A (en) 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
US6245652B1 (en) 1998-09-04 2001-06-12 Advanced Micro Devices, Inc. Method of forming ultra thin gate dielectric for high performance semiconductor devices
DE19903598A1 (de) 1999-01-29 2000-08-10 Siemens Ag Halbleitervorrichtung mit Mehrfachdielektrikum
US6297095B1 (en) 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
JP2002118184A (ja) * 2000-10-11 2002-04-19 Sony Corp 不揮発性半導体記憶装置の動作方法
DE10228768A1 (de) * 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
US7042043B2 (en) * 2001-08-30 2006-05-09 Micron Technology, Inc. Programmable array logic or memory devices with asymmetrical tunnel barriers
US6511925B1 (en) * 2001-10-19 2003-01-28 Lsi Logic Corporation Process for forming high dielectric constant gate dielectric for integrated circuit structure
US20030153149A1 (en) * 2002-02-08 2003-08-14 Zhong Dong Floating gate nitridation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335306B (zh) * 2007-06-27 2011-04-13 旺宏电子股份有限公司 超富含硅氧化硅非易失性存储单元及其制造方法
CN111801801A (zh) * 2017-10-04 2020-10-20 经度快闪存储解决方案有限责任公司 具有高k金属栅极的嵌入式sonos及其制造方法

Also Published As

Publication number Publication date
US6812517B2 (en) 2004-11-02
JP2005537662A (ja) 2005-12-08
US20040041192A1 (en) 2004-03-04
TW200406889A (en) 2004-05-01
WO2004021399A2 (en) 2004-03-11
WO2004021399A3 (en) 2004-04-01
TWI305676B (en) 2009-01-21
CN100466292C (zh) 2009-03-04
EP1547157A2 (en) 2005-06-29
KR100979661B1 (ko) 2010-09-02
AU2003263803A8 (en) 2004-03-19
AU2003263803A1 (en) 2004-03-19
KR20050035895A (ko) 2005-04-19

Similar Documents

Publication Publication Date Title
CN1685525A (zh) 具有高介电常数顶部电介质的电介质存储器存储单元及其方法
US7420256B2 (en) Nonvolatile semiconductor memory device having a gate stack and method of manufacturing the same
US7135370B2 (en) Dielectric storage memory cell having high permittivity top dielectric and method therefor
US6753569B2 (en) Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation
US20090142910A1 (en) Manufacturing method of multi-level non-volatile memory
US20040256657A1 (en) [flash memory cell structure and method of manufacturing and operating the memory cell]
US6747308B2 (en) Single poly EEPROM with reduced area
US6326660B1 (en) Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash
US6180977B1 (en) Self-aligned edge implanted cell to reduce leakage current and improve program speed in split-gate flash
CN1610100A (zh) 非易失性存储装置的制造方法
US6245614B1 (en) Method of manufacturing a split-gate flash memory cell with polysilicon spacers
US6465841B1 (en) Split gate flash memory device having nitride spacer to prevent inter-poly oxide damage
US7186615B2 (en) Method of forming a floating gate for a split-gate flash memory device
JP4892199B2 (ja) 不揮発性半導体記憶装置の製造方法
US20050082597A1 (en) Method for programming and erasing non-volatile memory with nitride tunneling layer
US7176518B2 (en) Nonvolatile flash memory device
US12206008B2 (en) Semiconductor device
US20080048244A1 (en) Nonvolatile memory, nonvolatile memory array and manufacturing method thereof
CN100349298C (zh) 增加偶合比的非挥发性存储装置及其制造方法
JPH10189921A (ja) 積層型フローティングゲートメモリデバイス
CN1441498A (zh) 高抗辐射的电可擦去可编程只读存储器晶胞
KR100858744B1 (ko) 고 유전상수 물질과 게이트간 프로그래밍을 사용하는비휘발성 메모리 셀
US7732256B2 (en) Fabrication method of non-volatile memory
Molas et al. Improving embedded Flash memory technology: silicon and metal nanocrystals, engineered charge-trapping layers and split-gate memory architectures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20180724

CF01 Termination of patent right due to non-payment of annual fee