[go: up one dir, main page]

CN1599949A - 具有改良阻挡层接着力的互连结构 - Google Patents

具有改良阻挡层接着力的互连结构 Download PDF

Info

Publication number
CN1599949A
CN1599949A CN02824254.8A CN02824254A CN1599949A CN 1599949 A CN1599949 A CN 1599949A CN 02824254 A CN02824254 A CN 02824254A CN 1599949 A CN1599949 A CN 1599949A
Authority
CN
China
Prior art keywords
layer
tantalum
nitrogen
dielectric layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02824254.8A
Other languages
English (en)
Other versions
CN1316566C (zh
Inventor
M·V·恩戈
D·M·霍珀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1599949A publication Critical patent/CN1599949A/zh
Application granted granted Critical
Publication of CN1316566C publication Critical patent/CN1316566C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H10W20/035—
    • H10W20/076—
    • H10W20/081—
    • H10W20/095—
    • H10W20/097—
    • H10W20/42—
    • H10W20/425—
    • H10W20/084—

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体装置，包括具有改良阻挡层与介电层的接着力的互连结构，该半导体装置是在含氨及氮的大气中通过对介电层的暴露表面进行激光热退火而形成，并随后沉积钽以形成合成阻挡层。实施例包括形成在内介电层(例如衍生自掺氟四乙基原硅酸盐的含氟二氧化硅)中的双镶嵌开口、在氨及氮中激光热退火该暴露的二氧化硅表面(17)、沉积钽并接着以铜填补该开口。当形成富含氮的表面区域时，在氨及氮中进行激光热退火以减少氟的暴露表面，已沉积的钽与在该富含氮的表面区域中氮起反应以形成包括分级的氮化钽层及α相钽层的合成阻挡层。

Description

具有改良阻挡层接着力的互连结构
技术领域
本发明有关一种在半导体装置中的铜及/或铜合金金属化(metallization)以及一种制造具可靠、低阻抗的铜或铜合金互连结构的半导体装置的方法，本发明尤适用于制造具有亚微米设计特征及高导电互连结构的高速集成电路。
背景技术
对高密度及效能的与日俱增的需求对半导体制造技术提出严苛的要求，尤其是提供具备高电子迁移阻抗的可信赖的低电阻电容(resistance x capacitance，R×C)的互连结构图案的互连技术，其中，亚微米通孔(via)、触点及沟道均具有高纵横比(aspect ratio)。当前的半导体装置包括通常掺杂单晶硅的半导体基板以及多个连续形成的内介电层与导电图案，集成电路则由复数个导电图案及互连线路所形成，该导电图案包括由线际间距(interwiring spacing)所分开的导电线路，该互连线路可为诸如总线、位线、字符线以及逻辑互连线路(logic interconnect line)。通常，当填在接触孔的导电栓塞与在半导体基板上的有源区(诸如源极/漏极区)建立电连接时，在例如上层及下层等不同膜层上的导电图案由填在通孔的导电栓塞而电连接。导电线路则形成于沟道中，这些沟道通常相对于半导体基板而大致呈水平延伸，而当装置几何线路的缩小为亚微米级时，包括五层或更多层金属化处理的半导体″芯片″将变得更为普遍。
填在导通孔的导电栓塞通常由在导电层上沉积内介电层所形成，该导电层包括至少一个导电图案，通过现有的光刻及蚀刻技术透过内介电层而形成开口，并将诸如钨(W)的导电材料填在该开口中。当在内介电层表面上的导电材料过量时，通常以化学机械抛光法(CMP)将过量的导电材料移除。有一种熟知的方法为镶嵌法(damascene)，其基本上有关于在内介电层中形成开口以及以金属填补该开口；双镶嵌(dual damascene)技术则有关于形成包括连通上层沟道部份的下层触点或通孔部份的开口，该开口由导电材料(通常为金属)填补，以同时形成电接触导电线路的导电栓塞。
高效能微处理器的应用需要快速的半导体电路系统，而半导体电路系统的控制速度则随互连线路图案的电阻及电容而有相反的变化。当集成电路变得越来越复杂且特征尺寸及间距变得更小时，集成电路的速度变得较不依赖其本身的晶体管，而较依赖互连线路图案。由于微型化需要具有小接点及小横断面的长互连结构。当金属互连结构的长度增加且这些互连结构之间的横断面面积及距离缩小时，因互连结构线增加而造成电阻电容延迟(R×C delay)。若所安排的互连结构节点超过相当多的距离(例如在亚微米技术中有超过数百微米或更多的距离)时，该互连结构电容将因此而限制电路节点电容负载以及电路速度；若设计标准缩短为约0.12微米或更短，则因为集成电路速度延迟所造成的废品率而将明显地降低产品生产量并且增加制造成本。此外，当线路宽度减小导电率，电子迁移的阻抗将愈趋重要。
铜及铜合金作为在互连结构金属化处理中代替铝的候选者而得到相当多的关注，因为铜相当廉价、易于加工且比铝具有更低的电阻。另外，铜相对于钨具有更好的电性特性，使得铜变成一种可用作导电栓塞及导电线的理想金属。
形成铜栓塞及铜线的方法包括应用化学机械抛光法的镶嵌结构的使用。然而，由于铜会透过诸如二氧化硅的内介电层材料而扩散，因此必须通过扩散阻挡层(barrier layer)将铜互连结构密封，典型的扩散势垒金属包括钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钛(Ti)、钨化钛(TiW)、钨(W)、氮化钨(WN)、Ti-TiN、氮化硅钛(TiSiN)、氮化硅钨(WSiN)、氮化硅钽(TaSiN)及氮化硅(SiN)等以将铜密封，用于将铜封住的这些势垒材料并不限于在铜与内介电层之间的交界面，而同样包括和其它金属的交界面。
在执行铜金属化中，将产生多个可靠度、电子迁移及电阻问题(resistance issue)，尤其是在介电层中形成开口的镶嵌技术，而介电层尤指具有较低介电常数(例如低于介电常数3.9)的介电层，在铜金属化处理中选择使用钽或氮化钽作为阻挡层已在某种程度上造成可靠度问题。已发现钽对不同的内介电层材料缺乏接着力，尤其是具有较低介电常数的内介电层材料，诸如介电常数(k)低于3.9的衍生自掺氟四乙基原硅酸盐(F-TEOS)的含氟氧化物。缺乏足够接着力的阻挡层对介电层而言将导致带有可靠度问题的脱层现象(delamination)，已发现氮化钽对填在镶嵌开口的铜与铜合金缺乏接着力。此外，钽及氮化钽通常通过物理气相沉积(physical vapordepostion，PVD)所沉积，例如离子化(I)物理气相沉积(IPVD)，Ta所产生的膜层通常为β相钽(β-Ta)，β相钽显示出例如约200至约250微米欧姆-公分(mohm-cm)的相当高的电阻率，而氮化钽则通常以含量30％至55％的氮(N2)而沉积，并显示超过200微米欧姆-公分的电阻率。
当氮化钽及β相钽的高电阻率明显不利地影响电路速度的同时，阻挡层接着力问题也对电子迁移阻抗及装置可靠度产生不利的影响。于是，对于可靠度、低阻抗互连结构、尤其是由低介电常数材料所构成的铜及铜合金互连结构以及实现方法存在着需求。
发明内容
本发明的一个优点在于提供一种具有可靠度、低电阻互连结构(诸如铜或铜合金互连结构)及表现改进的电子迁移阻抗的半导体装置。
本发明的另一优点在于提供一种制造具有可靠度、低电阻互连结构(诸如铜或铜合金互连结构)及改进的电子迁移阻抗的半导体装置的方法。
本发明的其它优点与特征将由以下的说明而建立，并在某种程度使熟知该项技术者在检视后以下说明变得更为清楚或可由此学习实施本发明，本发明的优点将具体地由所附的权利要求中所指出者而实现与获得。
根据本发明，通过制造半导体装置的方法可在某种程度上实现前述及其它优点，该方法包括：在介电层中形成开口；在氨(NH3)及氮(N2)中对该介电层的暴露表面进行激光热退火；形成包括沿该开口排列的钽(Ta)的合成阻挡层。
本发明的另一优点在于提供一种半导体装置，该半导体装置包括：在介电层中的开口；形成在沿该开口排列的介电层表面上的合成阻挡层；其中：该介电层的表面包括增氮(N2)表面区域，且该合成阻挡层包括氮化钽的起始分级层，其在远离增氮表面区域的方向上氮含量渐减，以及在该分级的氮化钽层上的α相钽层。
实施例包括在介电层中形成双镶嵌开口，该介电层中具有低于约3.9的介电常数(k)，诸如衍生自掺氟四乙基原硅酸盐的含氟二氧化硅，并在该含氟二氧化硅层的暴露表面上照射脉冲激光束，该含氟二氧化硅层处于流动率约200至2000sccm的氨以及流动率约200至2000sccm的氮中约10至100纳秒的短暂时间，借此将暴露表面的温度提高至约370℃至约430℃，使得激光热退火的暴露表面含氟变少而含氮增加。接着以离子化物理气相沉积(IPVD)沉积钽，使得所沉积的钽在增氮表面区域中与氮起反应，以在其上形成氮化钽的分级层。在持续沉积之下，α相钽层形成于分级的氮化钽层上。
本发明的实施例还包括单重或双镶嵌技术，该单或双镶嵌技术包括在介电层或晶圆上的膜层中形成开口、在氨(NH3)及氮(N2)中对该介电层的暴露表面或介电层进行激光热退火、沉积钽(Ta)以形成分级的氮化钽/α相钽层的合成扩散阻挡层、在该介电层上排列该开口、沉积种子层、在填补该开口的种子层及介电层之上沉积该铜或铜合金层、以化学机械抛光法移除任何超出该开口的铜或铜合金层部份、留下暴露表面并在处理表面上沉积氮化硅或碳化硅基(siliconcarbide capping)或阻挡层。
从下列详细说明将使本领域技术人员对本发明的其它优点变得更为清楚，其中，本发明所述的实施例仅为实现本发明所作的最佳实施例的说明，应了解的是，本发明可有其它不同的实施例，在不脱离本发明之下，于许多显而易见的方面可修改其几个细节。因此，图式及说明仅为了描述其本质而非用以限定者。
附图说明
图1及图2概略描述根据本发明的实施例的方法的连续阶段。
具体实施方式
本发明由形成诸如铜或铜合金互连结构的金属化互连结构，尤其是在介电层中具有诸如含氟介电材料(例如衍生自掺氟四乙基原硅酸盐的含氟二氧化硅)的介电常数小于约3.9的镶嵌结构，以应付并解决不同的问题。由于组件符号Cu在本申请案中处处可见，组件符号Cu意指包含与铜基合金相同的高纯度元素铜，诸如含少量钽、铟、锡、锌、锰、镁、铬、钛、锗、锶、铂、铝或锆的铜合金。
当向下制定设计标准为诸如约0.12微米或以下的深亚微米范围中时，电子迁移及接触阻抗与互连结构(尤其是铜互连结构)相连接的问题变得越来越明显，可靠度及电子迁移问题将在某种程度上造成β相钽对不同的低介电常数材料的较差接着力以及氮化钽对铜与铜合金的较差接着力，氮化钽及β相钽显示出高电阻率，因此对电路速度有不利的影响。
本发明由在沉积阻挡层之前于氨及氮中对该介电层的暴露表面上照射脉冲激光束以执行激光热退火，而应付并解决不同的问题。在氨及氮中的激光热退火修正该介电层的表面，使得增氮表面区域得以形成。接下来，在沉积钽期间，一开始于氮化钽层形成具有分级的氮浓度，使得氮在远离增氮表面区域的方向中的含量渐减。继续沉积氮，则结果将在该分级的氮化钽层上形成薄α相钽层。所得到的包括与介电材料接触的分级的氮化钽层以及与铜金属化接触的α相钽层等的合成阻挡层，将解决由α相钽对介电材料的较差接着力以及氮化钽对铜与铜金属化的较差接着力所产生的接着力问题。在氮化钽层上沉积钽将有助于产生α相钽，因为该分级的氮化钽层可作为长出α相钽的样板(template)，相对于β相钽所形成的电阻率约200至250微米欧姆-公分α相钽提供较低而约40至50微米欧姆-公分的电阻率，此尤显示出由例如离子化溅镀沉积(ionized sputter deposition，ISD)的离子化物理气相沉积来沉积钽所特有的优点。
当通常沉积约200埃至300埃的厚度的α相钽层时，氮化钽的起始层通常具有约20埃至50埃的厚度。该分级的氮化钽层通常含有其值约为10％至40％的氮量，接近该介电层的增氮表面区域至接近于零的α相钽层。
应了解的是，适当的钽沉积条件视特定情况而言，因此可使之最佳化。根据特定的沉积系统或技术，例如已发现应用流动率约40至约60sccm(例如45至约60sccm)、直流电电力约1000至约40000瓦、射频功率约1000至约3000瓦以及压力约1mTorr至约45mTorr的氩(Ar)是适当的。
本发明的实施例包括利用诸如掺氟介电层(例如衍生自掺氟四乙基原硅酸盐的含氟二氧化硅)的掺卤素介电层。在进行这些实施例中，该介电层暴露表面的激光热退火不只产生增氮表面区域，并将减少氟，所得的表面区域通常具有约10埃至约20埃的厚度，并含有比该剩余介电层更少量的氟。相信在激光热退火期间，氨释出在该介电层的表面部份与氟起反应的氢，其中该介电层的表面部份在腔室之外完成氢氟酸(hydrofluoric acid，HF)的形成，借此减少氟的表面区域。而此表面区域的氮接着将由于在激光热退火期间所留存的氮的增加而增加。
激光热退火的使用有助于该介电层暴露表面的目标定位，以在相当短的时间内不须加热晶圆的不同区域即可形成该增氮表面区域，借此可避免许多不利的结果，诸如难解决的掺杂扩散问题。在进行本发明的实施例中，可应用各种现有的激光系统，诸如受激准分子激光器(excimer laser)或Nd-YAG脉冲激光器(Pulse Laser)，而市面上可买到具光罩或不具光罩的激光退火用的激光工具，诸如VerdantTechnologies的在暴露波长308nm下操作的激光退火工具。可用的激光源可从约10至约2000mj/cm2/pulse的能量下操作，适当的操作条件可视特定情况而决定。举例来说，已发现在约0.09至0.11joules/cm2的辐射通量(radiant fluence)下通过照射脉冲激光束可以激光热退火来适当地控制该介电层的暴露表面，借此将处于流动率约200至2000sccm的氮以及流动率约200至2000sccm的氨中的该介电层的暴露表面加热至约370℃至约430℃的温度。
本发明的实施例包括单镶嵌结构及双镶嵌结构，本发明有关于双镶嵌结构的实施例概略描述于图1及图2中，其中，相同特征或组件者以相同的组件符号表示。注意图1，在下层的金属组件11(例如铜)形成于下内介电层10(例如衍生自掺氟四乙基原硅酸盐的含氟二氧化硅)中，覆盖层12(诸如氮化硅或碳化硅)形成于该下内介电层10的上层表面及介电层13上，而诸如低k介电材料(例如衍生自掺氟四乙基原硅酸盐的含氟二氧化硅)形成于其上。中间蚀刻停止层14(诸如氮化硅或碳化硅)接着形成于该介电层13上，然后再沉积另一介电层15(诸如含低k介电材料的介电层，该低k介电材料可例如为衍生自掺氟四乙基原硅酸盐的含氟二氧化硅)。而双镶嵌开口16接着形成于该介电层13及15的暴露表面17。应了解的是，该双镶嵌开口可以通过先做通孔后做沟道的技术(via first-trench last technique)或先做沟道后做通孔技术(trench first-via last technique)而形成。接着对该介电层13及15的暴露表面17照射脉冲激光束以执行激光热退火，如箭头18所示，借此以形成减少氟及增加氮的表面区域。
请看图2，接着可通过离子化溅镀沉积进行钽沉积，以随后在表面区域19上形成分级的氮化钽层20以及在该分级的氮化钽层20上的α相钽层21。然后可在沉积种子层22之后通过铜的电镀沉积或无电镀沉积以形成牺牲层。接下来进行化学机械抛光并沉积诸如氮化硅或碳化硅的覆盖层24，以完成在第2图中所描述的互连结构，该互连结构包括铜线23A，而该铜线23A则与电接触下层金属组件11的铜通孔23B相连。
在根据本发明的实施例进行不同的镶嵌技术中，可使用种子层通过铜的电镀沉积或无电镀沉积以沉积铜。典型的种子层包括含有适量(例如约0.3％至约12％)镁、铝、锌、锆、锡、镍、钯、银或金的铜合金。接着进行化学机械抛光，使得已镶嵌的铜的上层表面与该内介电层的上层表面大致为共平面。
根据本发明的实施例，该镶嵌开口也可通过物理气相沉积在约50℃至150℃的温度中或通过化学气相沉积在约200℃以下的温度中以铜填补之。在本发明的不同实施例中，可应用熟知的基板及内介电层。举例来说，该基板可掺杂单晶硅或砷化镓。本发明中所应用的内介电层则可包括任何当前制造半导体装置的介电材料，举例来说，可应用诸如二氧化硅、掺磷硅酸盐玻璃(phosphorous-doped silicate-glass，PSG)、掺硼磷硅酸盐玻璃(boron-and phosphorous doped silicateglass，BPSG)以及从通过等离子化学气相沉积(PECVD)以沉积四乙基原硅酸盐(Tetraethylorthosilicate，TEOS)或硅烷(Silane)而来的介电材料，形成在介电层中的开口可通过熟知的光刻或蚀刻技术产生。
有利的是，为了降低互连结构电容，根据本发明的实施例中用以作为内介电层的介电材料可包括具备低介电常数值的介电材料以及以上所提及的介电材料，″低K″材料表示具有介电常数低于约3.9(例如约3.5或更低)的成长特征材料，在此所表示的介电常数值基于在理论上假设真空的介电常数值为″1″。
根据本发明的实施例，可应用各种不同的低K材料，包括有机及无机材料。适合的有机材料包括聚酰亚胺(polyimide)及苯并环丁烯(BCB)，其它适合的低K材料则包括聚亚芳基醚(poly(arylene)ether)、聚亚芳基醚唑(poly(arylene)ether azoles)、聚对苯二甲基-N(parylene-N)、聚酰亚胺、聚萘-N(polynapthalene-N)、聚苯基喹喔啉、聚苯醚(polyphenyleneoxide)、聚乙烯及聚丙烯。其它适用于本发明的实施例的低K材料包括FOX TM(运用低介电常数材料，HSQ-based)、XLKTM(运用低介电常数材料，HSQ-based)、以及多孔的SLKTM、芳烃聚合物(aromatic hydrocarbon polymer)(可从英格兰中部地区的Dow化学公司购得)；CoralTM、掺碳二氧化硅(可从美国加州圣荷西的Novellus系统公司购得)、氢氧碳化硅(silicon-carbon-oxygen-hydrogen，SiCOH)有机电介质、黑钻石(Black-DiamondTM)电介质、FlareTM电介质、有机聚合物、HOSPTM、有机聚硅氧烷混合物(hybrid siloxane-organic polymer)、以及NanoglassTM电介质、奈米孔隙(nanoporous)二氧化硅(可从Honeywell电子材料公司购得)及衍生自四乙基原硅酸盐(TEOS)的掺卤素(例如掺氟)二氧化硅与掺氟硅酸盐玻璃(FSG)。
本发明可使具有互连结构(尤其是铜互连结构)的半导体装置的制造得以改善阻挡层的接着力、改进电子迁移阻抗、增加可靠度并降低接触电阻，通过将脉冲激光束照射在该介电层的暴露表面上使用激光热退火，形成氟减少而氮增加的表面区域，而依序沉积的钽将形成包括有在该介电层的暴露表面上的分级的氮化钽层以及形成于该分级的氮化钽层上的α相钽层的合成阻挡层，因此可避免当前实施方式在形成合成阻挡层时随之而来的问题，借此增加装置的可靠度并改进电子迁移阻抗。
本发明具有形成不同形态的互连结构的产业利用性，尤其是镶嵌有铜的金属化互连结构图案，本发明尤其适用于制造具有亚微米特征及高纵横比开口的半导体装置。
在上述说明中，已提出诸如特定材料、结构、化学制品、制程等为数众多的特定细节以使本发明较易于了解，然而，本发明可在不诉诸所提出的特定细节下予以实施，为了更清晰的揭示本发明，在其它实例中的熟知制程及材料在此并未详细说明。
在本发明中仅显示及说明本发明的较佳实施例以及其多能性之一些实例，应了解的是，本发明可应用于其它不同的组合及环境，并且可在不超出本发明精神的范畴内作变化或修改。

Claims (10)

1.一种用于制造半导体装置的方法，该方法包括：
在介电层(15、13)中形成开口(16)；
在含氮的大气中对该介电层(15、13)的暴露表面(17)进行退火；以及
形成包括沿该开口排列的钽的合成阻挡层(20、21)。
2.如权力要求1所述的方法，其包括在氨及氮中进行激光热退火。
3.如权力要求1所述的方法，其中，该介电层(15、13)包括衍生自掺氟四乙基原硅酸盐的含氟二氧化硅。
4.如权力要求2所述的方法，其包括使用激光热退火在该介电层的暴露表面上形成氟减少而氮增加的表面区域(19)。
5.如权力要求1所述的方法，其包括通过沉积钽而形成该合成阻挡层(20、21)，该合成阻挡层包括：
在该增氮的表面区域(19)上的分级的氮化钽层(20)，该含氮的分级的氮化钽层在远离增氮表面区域的方向上的氮含量渐减；以及在该分级的氮化钽层(20)上的α相钽层(21)。
6.如权力要求2所述的方法，其包括使用激光热退火在暴露表面上照射激光束(18)并以约0.09至0.11joules/cm2的辐射通量将温度提高到约370℃至约430℃。
7.如权力要求2所述的方法，其包括通过沉积钽而形成该合成阻挡层(20、21)，该合成阻挡层包括：
在该增氮的表面区域(19)上的分级的氮化钽层(20)；
该含氮的分级的氮化钽层，在远离该增氮的表面区域(19)的方向上的氮含量渐减；以及
在该分级的氮化钽层(20)上的α相钽层(21)。
8.一种半导体装置，包括：
在介电层(15、13)中的开口；
形成在沿该开口排列的介电层表面上的合成阻挡层(20、21)；其中：该介电层的表面包括增氮的表面区域(19)；以及该合成阻挡层包括：
含氮的分级的氮化钽层(20)，在远离该增氮的表面区域的方向中的氮含量渐减；以及
在该分级的氮化钽层(20)上的α相钽层(21)。
9.如权力要求8所述的半导体装置，其中，该介电层(15、13)包括衍生自掺氟四乙基原硅酸盐的含氟二氧化硅。
10.如权力要求8所述的半导体装置，其中：
该开口为包括连通上层沟道部份的下层通孔的双镶嵌开口；以及该填充开口包括连通上层的铜或铜合金线(23A)的铜或铜合金通孔(23B)。
CNB028242548A 2001-12-05 2002-12-04 具有改良阻挡层接着力的互连结构 Expired - Lifetime CN1316566C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/001,805 US6645853B1 (en) 2001-12-05 2001-12-05 Interconnects with improved barrier layer adhesion
US10/001,805 2001-12-05

Publications (2)

Publication Number Publication Date
CN1599949A true CN1599949A (zh) 2005-03-23
CN1316566C CN1316566C (zh) 2007-05-16

Family

ID=21697916

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028242548A Expired - Lifetime CN1316566C (zh) 2001-12-05 2002-12-04 具有改良阻挡层接着力的互连结构

Country Status (8)

Country Link
US (2) US6645853B1 (zh)
EP (1) EP1451858B1 (zh)
JP (1) JP4740538B2 (zh)
KR (2) KR101059968B1 (zh)
CN (1) CN1316566C (zh)
AU (1) AU2002362062A1 (zh)
TW (1) TWI265593B (zh)
WO (1) WO2003049161A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416280B (zh) * 2006-03-30 2011-04-20 英特尔公司 由液相形成原子层薄膜的方法和微电子结构
CN101438404B (zh) * 2006-05-17 2011-05-04 国际商业机器公司 制造用于互连应用的可靠过孔接触
CN102124559B (zh) * 2008-08-13 2014-05-28 国际商业机器公司 用于金属互连的共形粘附促进衬垫
CN110112096A (zh) * 2019-05-17 2019-08-09 长江存储科技有限责任公司 金属互连结构及其形成方法
CN110970350A (zh) * 2018-09-28 2020-04-07 长鑫存储技术有限公司 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层
CN113851422A (zh) * 2020-09-11 2021-12-28 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518712B (en) * 2002-01-25 2003-01-21 Taiwan Semiconductor Mfg Manufacture method of low resistance barrier layer of copper metallization process
US6664185B1 (en) * 2002-04-25 2003-12-16 Advanced Micro Devices, Inc. Self-aligned barrier formed with an alloy having at least two dopant elements for minimized resistance of interconnect
US7060557B1 (en) * 2002-07-05 2006-06-13 Newport Fab, Llc, Inc. Fabrication of high-density capacitors for mixed signal/RF circuits
US6780789B1 (en) * 2002-08-29 2004-08-24 Advanced Micro Devices, Inc. Laser thermal oxidation to form ultra-thin gate oxide
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US6992390B2 (en) * 2003-11-07 2006-01-31 International Business Machines Corp. Liner with improved electromigration redundancy for damascene interconnects
KR100515370B1 (ko) * 2003-12-31 2005-09-14 동부아남반도체 주식회사 반도체 소자의 플러그 제조 방법
US6952052B1 (en) * 2004-03-30 2005-10-04 Advanced Micro Devices, Inc. Cu interconnects with composite barrier layers for wafer-to-wafer uniformity
US7605469B2 (en) * 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
US7223670B2 (en) * 2004-08-20 2007-05-29 International Business Machines Corporation DUV laser annealing and stabilization of SiCOH films
US7087521B2 (en) * 2004-11-19 2006-08-08 Intel Corporation Forming an intermediate layer in interconnect joints and structures formed thereby
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
KR100640662B1 (ko) * 2005-08-06 2006-11-01 삼성전자주식회사 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
KR100687436B1 (ko) * 2005-12-26 2007-02-26 동부일렉트로닉스 주식회사 반도체소자의 구리배선막 형성방법
KR100853098B1 (ko) * 2006-12-27 2008-08-19 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 이의 제조 방법
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
US20090102052A1 (en) * 2007-10-22 2009-04-23 Sang Wook Ryu Semiconductor Device and Fabricating Method Thereof
US20090179328A1 (en) * 2008-01-14 2009-07-16 International Business Machines Corporation Barrier sequence for use in copper interconnect metallization
CN101494191B (zh) * 2008-01-24 2011-03-23 中芯国际集成电路制造(上海)有限公司 一种双镶嵌结构的制造方法
US20100099251A1 (en) * 2008-10-22 2010-04-22 Applied Materials, Inc. Method for nitridation pretreatment
KR101277272B1 (ko) 2008-12-08 2013-06-20 한국전자통신연구원 조류인플루엔자 바이러스의 포획 및 억제용 펩타이드 화합물 및 그의 응용
RU2415964C1 (ru) * 2009-10-26 2011-04-10 Государственное образовательное учреждение высшего профессионального образования Московский автомобильно-дорожный институт (Государственный технический университет) Способ низкотемпературного азотирования стальных деталей
CN102420176A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种改善半导体晶片翘曲的方法
US8420531B2 (en) * 2011-06-21 2013-04-16 International Business Machines Corporation Enhanced diffusion barrier for interconnect structures
JP5835696B2 (ja) 2012-09-05 2015-12-24 株式会社東芝 半導体装置およびその製造方法
US11443983B2 (en) * 2018-09-24 2022-09-13 Intel Corporation Void-free high aspect ratio metal alloy interconnects and method of manufacture using a solvent-based etchant
US12315808B2 (en) * 2022-04-19 2025-05-27 Nanya Technology Corporation Semiconductor device with liner structure
US12341062B2 (en) 2022-04-19 2025-06-24 Nanya Technology Corporation Method for fabricating semiconductor device with liner structure
US20240213092A1 (en) * 2022-12-22 2024-06-27 International Business Machines Corporation Octagonal interconnect wiring for advanced logic
US20250015024A1 (en) * 2023-07-03 2025-01-09 Rf360 Singapore Pte. Ltd. Integrated device comprising metallization interconnects

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821598B2 (ja) * 1988-08-23 1998-11-05 ソニー株式会社 半導体集積回路装置の製造方法
US5464792A (en) * 1993-06-07 1995-11-07 Motorola, Inc. Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
US6271120B1 (en) 1995-03-10 2001-08-07 Advanced Micro Devices, Inc. Method of enhanced silicide layer for advanced metal diffusion barrier layer application
JPH09162291A (ja) * 1995-12-06 1997-06-20 Ricoh Co Ltd 半導体装置の製造方法
US5801097A (en) * 1997-03-10 1998-09-01 Vanguard International Semiconductor Corporation Thermal annealing method employing activated nitrogen for forming nitride layers
US6448655B1 (en) * 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6146996A (en) 1998-09-01 2000-11-14 Philips Electronics North America Corp. Semiconductor device with conductive via and method of making same
TW520551B (en) * 1998-09-24 2003-02-11 Applied Materials Inc Method for fabricating ultra-low resistivity tantalum films
US6143650A (en) 1999-01-13 2000-11-07 Advanced Micro Devices, Inc. Semiconductor interconnect interface processing by pulse laser anneal
US6156648A (en) * 1999-03-10 2000-12-05 United Microelectronics Corp. Method for fabricating dual damascene
JP2000323476A (ja) * 1999-05-12 2000-11-24 Tokyo Electron Ltd 配線構造およびその製造方法
US6222579B1 (en) * 1999-05-14 2001-04-24 Presstek, Inc. Alignment of laser imaging assembly
US6339258B1 (en) * 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
JP2001053077A (ja) * 1999-08-13 2001-02-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6294458B1 (en) * 2000-01-31 2001-09-25 Motorola, Inc. Semiconductor device adhesive layer structure and process for forming structure
US6319766B1 (en) 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6657284B1 (en) * 2000-12-01 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Graded dielectric layer and method for fabrication thereof
US6429524B1 (en) * 2001-05-11 2002-08-06 International Business Machines Corporation Ultra-thin tantalum nitride copper interconnect barrier
US6548400B2 (en) * 2001-06-29 2003-04-15 Texas Instruments Incorporated Method of fabricating interlevel connectors using only one photomask step
US6930391B2 (en) * 2002-08-27 2005-08-16 Intel Corporation Method for alloy-electroplating group IB metals with refractory metals for interconnections

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416280B (zh) * 2006-03-30 2011-04-20 英特尔公司 由液相形成原子层薄膜的方法和微电子结构
CN101438404B (zh) * 2006-05-17 2011-05-04 国际商业机器公司 制造用于互连应用的可靠过孔接触
CN102124559B (zh) * 2008-08-13 2014-05-28 国际商业机器公司 用于金属互连的共形粘附促进衬垫
CN110970350A (zh) * 2018-09-28 2020-04-07 长鑫存储技术有限公司 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层
CN110112096A (zh) * 2019-05-17 2019-08-09 长江存储科技有限责任公司 金属互连结构及其形成方法
CN113851422A (zh) * 2020-09-11 2021-12-28 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
TW200304202A (en) 2003-09-16
WO2003049161A1 (en) 2003-06-12
EP1451858A1 (en) 2004-09-01
US7071562B2 (en) 2006-07-04
JP2005512322A (ja) 2005-04-28
US6645853B1 (en) 2003-11-11
TWI265593B (en) 2006-11-01
KR20090095680A (ko) 2009-09-09
JP4740538B2 (ja) 2011-08-03
KR100922420B1 (ko) 2009-10-16
KR101059968B1 (ko) 2011-08-29
AU2002362062A1 (en) 2003-06-17
EP1451858B1 (en) 2012-02-22
CN1316566C (zh) 2007-05-16
KR20050044734A (ko) 2005-05-12
US20040063310A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
CN1316566C (zh) 具有改良阻挡层接着力的互连结构
KR100892403B1 (ko) 신뢰성 있는 구리 상호연결구조 형성 방법
US6664187B1 (en) Laser thermal annealing for Cu seedlayer enhancement
US6429128B1 (en) Method of forming nitride capped Cu lines with reduced electromigration along the Cu/nitride interface
KR100774601B1 (ko) 유전체 배리어 막을 이용한 다마신 공정
US6764951B1 (en) Method for forming nitride capped Cu lines with reduced hillock formation
US20050224979A1 (en) Cu interconnects with composite barrier layers for wafer-to-wafer uniformity
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
US6506677B1 (en) Method of forming capped copper interconnects with reduced hillock formation and improved electromigration resistance
US6432822B1 (en) Method of improving electromigration resistance of capped Cu
US6797652B1 (en) Copper damascene with low-k capping layer and improved electromigration reliability
US6818557B1 (en) Method of forming SiC capped copper interconnects with reduced hillock formation and improved electromigration resistance
US6723634B1 (en) Method of forming interconnects with improved barrier layer adhesion
US6743310B1 (en) Method of forming nitride capped Cu lines with improved adhesion and reduced electromigration along the Cu/nitride interface
US6576545B1 (en) Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers
US6713874B1 (en) Semiconductor devices with dual nature capping/arc layers on organic-doped silica glass inter-layer dielectrics
US7071564B1 (en) Composite tantalum capped inlaid copper with reduced electromigration and reduced stress migration
US7033940B1 (en) Method of forming composite barrier layers with controlled copper interface surface roughness
US6897144B1 (en) Cu capping layer deposition with improved integrated circuit reliability
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법
JP2006303179A (ja) 埋込導電体の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070516