[go: up one dir, main page]

CN1436369A - 制备衬底的方法以及使用该方法获得的衬底 - Google Patents

制备衬底的方法以及使用该方法获得的衬底 Download PDF

Info

Publication number
CN1436369A
CN1436369A CN01811069A CN01811069A CN1436369A CN 1436369 A CN1436369 A CN 1436369A CN 01811069 A CN01811069 A CN 01811069A CN 01811069 A CN01811069 A CN 01811069A CN 1436369 A CN1436369 A CN 1436369A
Authority
CN
China
Prior art keywords
support substrate
layer
substrate
bonding
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01811069A
Other languages
English (en)
Other versions
CN100349278C (zh
Inventor
A·奥贝通赫维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1436369A publication Critical patent/CN1436369A/zh
Application granted granted Critical
Publication of CN100349278C publication Critical patent/CN100349278C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10P90/1916—
    • H10P90/00—
    • H10P90/1904—
    • H10W10/181—

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laminated Bodies (AREA)
  • Optical Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种用于制备衬底的方法，特别是用在光学、电子学或光电子学领域中，包括将第一材料的有源部件(10，16)键合到含有第二材料的支持基板(2)的一个表面上的操作。本发明的特征在于：进一步包括一淀积操作，将一非晶材料(6)淀积到由第二材料组成的支持基板(2)的表面上并用来接收由第一材料组成的部件，或者将非晶材料(6)淀积到由第一材料组成的有源部件上并用来和支持基板(2)键合，以及第二材料比第一材料的耐腐蚀性差。本发明还涉及一种制备衬底的方法，特别是用在光学、电子学或光电子学领域中，包括将第一材料的有源部件(10)键合到含有第二材料的支持基板(2)的一个表面上的操作，该方法的特征在于：有源部件(10)或支持基板(2)至少在其中一个表面上含有用来键合的多晶材料，以及其中进一步包括，在键合前，在含有多晶材料的单表面或多面上形成一非晶材料层(6)的操作。

Description

制备衬底的方法以及使用该方法获得的衬底
本发明涉及制备衬底的方法，特别是应用在光学、电子学或光电子学领域中。更确切的说，本发明涉及制备其中有源材料部件转移(transfer)至支持基板(support)的衬底的方法。
本发明的目的是既降低衬底的单位成本，又可在支持基板和有源材料部件之间获得良好的键合。
为实现上述的目的，根据本发明，通过主要应用于光学、电子学或光电子学领域中的衬底的制备方法，包括将第一材料的有源部件键合到包括第二材料的支持基板的一个表面的操作，其特征在于：
----进一步包括：在键合操作前，有一淀积操作，将一非晶材料淀积到由第二材料组成的支持基板的表面上并用来接收由第一材料组成的部件，或者将非晶材料淀积到由第一材料组成的有源部件上并用来和支持基板键合，以及其中：
----第二材料比第一材料的耐腐蚀性(noble)差。
概念“耐腐蚀性差(less noble)”在这篇文件中解释为：
----较低的结晶特性的材料；在这种意义上，例如，非晶材料比多晶材料的耐腐蚀性(noble)差，多晶材料比单晶材料的耐腐蚀性差；或
----一种通过简单和/或快速的方法获得的材料；例如，根据这种评断标准，单晶硅可被认为比单晶碳化硅的耐腐蚀性差；特别应该注意地是单晶硅比单晶碳化硅的价格便宜昂贵；或
----一种同样通过简单和/或快速的方法获得的低结晶特性材料；例如，快速拉晶(drawing)方法获得的材料通常会产生相对多的缺陷；这种类型的材料通常也比较便宜，并且被认为耐腐蚀性差；或
----一种混合材料，它包含比剩余部分的结晶特性低的材料的层或区域，例如上面覆盖一多晶层的单晶衬底。
耐腐蚀性差的材料通常价格比较便宜。
对于耐腐蚀性差的材料有多种不同的选择，并且根据该种选择，针对性的应用和相应的制备技术是必须考虑的因素。
耐腐蚀性差的材料是根据多个参数的功能选择的，在某些应用中一些参数可能比其它的参数重要。如果某些参数比较重要，应该选择单晶材料，但是不包含其它的参数同样更重要的情况。
例如，在碳化硅层转移的情况下，及在很多其它应用中，一些第二材料(例如支持基板)的某些参数必须等同于在此种情况下单晶碳化硅第一材料的参数。
同样，在通过整体衬底或通过外延生长层获得的单晶碳化硅层转移的情况下，即使单晶硅的价格相对于单晶碳化硅衬底的价格无疑具有相当的竞争力，但是，对于由耐腐蚀性较差的材料制备成的支持基板，它的一种很有优势的替代物是硅衬底。
而且，在单晶碳化硅层转移的情况下，用于选做支持基板的第二材料通常必须能经受得起精密的碳化硅层的工艺处理，因为碳化硅层是具有高化学惰性的材料，是很难用机械化学方法加工。特别是，在包括碳化硅外延生长步骤的情况下，例如，第二材料必须能经受得起在高温下的处理，这就需要第二材料具有很高得熔点，合适的热膨胀系数以及可能的合适的热导性。同样的，如果注入到碳化硅层的原子掺杂到第二材料，第二材料需要在高温下经历退火，并且同样要具有相对严格的热膨胀系数。
此外，对于应用主要用作处理衬底工艺的用户，第二材料的理想的候选材料必须能代替具有最小变形和最大透明度第一材料。使理想的第二材料尽可能多的规格符合通过定义的例如与像SEMI(国际半导体设备与材料协会)标准一致的用于硅衬底的规格。
根据这样的指标，对于用户来说，除这种透明度和它们的低价格以外，包括或由第二材料组成的支持基板必须与现有的用于定型和处理衬底(抛光、清洗、斜切等等)的设备相适应。在转移硅层的情况下，必须理想地在专用于硅并使用现有技术状态的生产线上可合理地处理这种类型支持基板。
制备覆盖有一硅层的300mm直径的衬底，例如，一有利的结合包括转移一层到适度的价格的支持基板上，该层是从几乎没有缺陷的硅衬底得到的层，例如，一外延硅层或通过拉晶得到的衬底的层，例如切克劳斯基晶体生长法的拉晶，几乎没有缺陷，尤其是在小于相对于结晶缺陷的密度最佳的条件下，通过在高速下拉晶得到的。在这种情况下，对于被微电子生产线采用的300mm直径的硅衬底，它们必须满足很苛刻的条件(就污染来说的洁净度和颗粒的洁净度)，使符合通过各种的工艺步骤强加的条件(用于光刻蚀法的平面性，用于快速退火的机械压力，苛求的反射率以致不干扰光刻蚀法工艺或影响用于检测衬底的各种探测设备的操作或包含多种类型设备的调节)，等等。
此外，包括或由第二材料组成的支持基板必须有利的与层转移操作相适应，优选包括一直接键合步骤，以及最重要的是必须与用做支持基板的部件的材料相适应(在这篇文件中，术语“直接键合”也指普通技术人员公知的作为“晶片接合”技术)。
这种相容性的一个方案特别涉及热膨胀系数。实施两种材料的堆叠实在是太难了，因为只要一对它施加热处理它就很可能破裂。
在多数情况下，尤其是在制备上面覆盖一单晶硅层的300mm直径的衬底的情况下，或在制备上面覆盖一碳化硅层的衬底的情况下，从在工艺线上的透明度和在支持基板和层之间的相容性的观点来看，另一个明智的选择是使用相同材料，而不是以多晶的形式(同拉晶和/或外延相比较是经济节省的)。
根据本发明，使用在多晶支持基板上形成单一或多层的单晶层而制得的衬底是有利的。例如，在这种情况下，单晶层(单晶多层)和多晶支持基板可由同样的材料形成。
根据本发明，使用在其自身覆盖有一多晶材料层的单晶支持基板上形成单一或多层的单晶层而制得的衬底是有利的。这种结构至少有以下两点好处：
----多晶材料层可以构成一用于吸收金属杂质层，作为普通技术人员所公知的“吸杂“并且在某些应用中是非常有利的，以及
----多晶材料层可以构成一区域，例如，在退火操作期间一用于吸收脱气物质的区域。
在经过考虑选择耐腐蚀性差的材料的问题后，现在应考虑非晶材料的选择。
这同样是多种不同的选择。
两层之间的内表面要求是有利于导电的，以便在有源层和其支持基板之间获得更好的电导率，和/或热导率。就性能来说，在很多应用中对于一整体的单晶衬底，其内表面不是必须相当严密的。尤其是这种当某些器件需要在背面接触用于排泄寄生电荷或经由背面加热的应用。
在其它实例中，尤其是在制备硅绝缘体(SOI)衬底的情况下，内表面不是必须导电的。
根据本发明的另一个方案，涉及一种将有源材料部件键合到多晶材料支持基板的表面上的方法。
公知的键合技术要与在微电子学、光学、电子学和光电子学领域中的最终应用是相容的，最合适的是直接键合技术，在其应用中是不需要黏合剂的。这些技术就接触的表面的粗糙度和平坦度来说是相对严格的。
正好在键合以前或是在衬底制备的早期阶段，它们通常使表面抛光成为必要。当目的是转移到单晶支持基板上例如一单晶硅支持基板时，由所有的衬底制造商使用当前的抛光技术是充分的，在充足的清洗环境下提供彻底执行伴随着严格的清洗和随清洗之后的操作，以防止用于键合的表面被颗粒、碳氢化合物等污染。
另一方面，如果键合表面之一是多晶材料，并且最重要地是如使用直接键合的话，也就是不用黏合剂，这些直接键合技术变得很难或甚至没有效果。
上述的直接键合问题起因于是否是通过淀积技术得到的多晶材料，像化学汽相淀积(CVD)，或由多晶材料的结晶，然后切片并转化成衬底。这些问题尤其是起因于多晶材料是否是多晶硅。
这些问题应归于在多晶材料的粒子的布局中是不规则的。这是因为粒子的取向是非理想的，材料是以超出或小于晶粒界范围为特点，等等。从而当抛光多晶材料的表面时，对于在各种粒子在晶粒界处的各向异性选择抛光速度，等等。如果抛光工艺具有化学成分，这种由表面的抛光引起的不规则则被加重。在各种蚀刻、清洗等以及涉及形成衬底或准备用于键合的多晶材料的表面的步骤期间也是同样的情况。
普通技术人员是非常熟悉这些被掌握用于直接键合的多晶材料的抛光的问题。例如，在Philips Journal of Research，Vol.49，1995(例如，第13至15页和第26至38页)中描述的。上述论文的作者阐述了抛光技术的各种等级以及它们在直接键合质量上的效果。解决这些问题的研究人员同样报导了这些问题，他们多半没有到多晶衬底上直接键合，而是使用淀积在其中一个衬底上的多晶硅作为过渡层连接两个硅衬底。在接下来的文献中描述了这些问题，例如：
----J.Jiao et al.，Proc.SPIE-I nt.Soc.Opt.Eng.，3223(1997)245Micromachining and Microfabrication Process technology III.Austin TXUSA，29-30 Sept 97；
----M.Salleh Isamil，Techn.Digest IEEE Solid state Sensor andActuator Workshop(IEEE，New York NY USA，1992)，pp 66-89(HiltonHead Island，SC，USA 22-25 June 92)；
----W.G.Easter et al.，Proceedings of the first internationalsymposium on semiconductor wafer boning，Science，Technology andApplications(Electrochem Society，Pennington，NJ USA)，pp 223-229：(Phoenix AZ，13-18 Oct 91)；
----Y.Inoue，IEEE Trans.Electr.devices(1995)，356；以及
----K.N.Vinod，Transducers 97，1997 International Conference onSolid State Sensors and Actuators(IEEE，New york NY USA，1997)，vol.[SiC]，pp 653-666(Chicago，IL，USA，16-19 June 97)。
根据本发明的另一个目的是提供一种制备衬底的方法，解决上述问题并尤
其是那些有助于抛光控制的特别是用在光学、电子学或光电子学领域中，当这两个部件至少其中之一，至少是用来键合的面的表面是多晶材料时，包括将有源材料部件键合到支持基板的一个表面上的操作。
实现上述目的，根据本发明提供一种制备衬底的方法，特别是用在光学、
电子学或光电子学领域中，包括将第一材料的有源部件键合到含有第二材料的支持基板的一个表面上的操作，其特征在于：有源部件或支持基板至少在其一个用来键合表面上含有的多晶材料，以及其中进一步包括，在键合前，在含有多晶材料的单表面或多面上形成非晶材料的步骤。
根据本发明的后一种方法尤其解决了控制抛光的问题。非晶材料是固有的各向同性的并且没有不规则粒子尺寸。因此，能实现直接键合在非晶材料上的键合步骤，无论是通过淀积还是无定形工艺得到的非晶材料层。然而，如果抛光同样是必要的，那么对通过淀积或无定形工艺得到的非晶材料层而进行抛光是均匀的并能为直接键合提供充分平坦的表面。淀积非晶材料同样形成良好的不规则布局结构。
在没有终止淀积时，有利地淀积多晶材料和非晶材料是事实上是同时发生的，仅仅通过变化温度，例如相对于淀积多晶材料的温度降低非晶材料的温度。
根据本发明在下文中制备低成本的衬底的方法是特别有利的，例如，当使用多晶材料作为衬底时比用于有源层的材料的耐腐蚀性差。
多晶材料衬底通常比单晶材料衬底价格便宜。然后，使用多晶材料衬底支持一种或更多的较好质量的材料形成的单层或堆叠层是可能的，例如是单晶性质的材料。单层或堆叠层构成衬底的有源部分，也就是说，由于其物理特性将要使用这部分用于制造用在光学、电子学或光电子学领域中的结构。
对于这种类型的任何层转移方法的应用可以用在使用将层键合到基板中。可以作为例子引证Smart-Cut方法，在法国专利FR 2 681 472中描述的一种用途。结合本发明使用Smart-Cut方法是有特别的优势的，这是由于提出使用回收衬底的便利。这是因为，使用Smart-Cut方法，只有一层转移到支持基板上用于形成有源部分，该层仅与有源衬底的部分相对应，以便有源衬底的剩余部分可被回收，例如通过脱离新的有源层，等等。
可以使用相对便宜的支持基板与多次回收的源衬底结合，(如通过Smart-Cut方法提出的)在某些应用中具有特别的好处。例如，这种应用包括制备300mm直径的单晶硅衬底和单晶碳化硅衬底。具有大尺寸的单晶硅衬底和单晶碳化硅衬底可以通过价格昂贵的结晶生长法定义它们的特性。如果需要一种极限结晶特性，那价格是较高的，因为这些有源层将要支持预留元件的有源区。在制备300mm直径的单晶硅衬底的情况下，硅生长条件必须优选使一定的结晶缺陷最小。
于是，在拉晶的特殊情况下，必须要特别慢的拉晶，这样的价格是昂贵的。对于用上述例子引用的两种材料，尽可能地制作类似单晶硅衬底或单晶碳化硅衬底的“准衬底(quasi-substrates)”是一个问题，但价格最低。
在另一个前面描述的特殊实例中，有源层是一外延层。这种类型的层具有极好的结晶特性是公知的，而且它的单位价格也是特别高。可以多次的对外延层取样实验(回收的可能性是以复原情况为基础的，例如，在氢环境下通过蚀刻、抛光、清洗、退火、研磨，等等的复原，或者甚至通过进一步外延生长相同的衬底得到外延层的再生)。
根据本发明的方法，当制备比预先得到的更新、更大直径的衬底时同样可以将好处应用到任一种材料上。有一段时间，新直径高性能材料的实用性同现有技术状态和高投资一致是很受限的，因此材料的价格也贵。
根据本发明的方法，同样有利地使用转移支持氧化物层的高结晶特性的硅层到其要转移的一个表面结合有多晶材料的支持基板，以形成SOI结构。
有利地根据本发明的方法，进一步包括以下特征，在绝缘部分或结合部分：
----它们进一步包括，在键合有源材料部件操作前将淀积在基板上的非晶材料抛光；抛光将非晶材料去除从200到5000的厚度，优选1000；
----在淀积操作期间形成从1000至5000的厚度的非晶材料的膜，优选3000的厚度；
----它们包括加热处理通过非晶材料将支持基板和有源部件连接在一起的结合处的步骤(在足够温度下进行热处理以使至少部分的非晶材料结晶)；
----它们包括在键合操作以后，使有源材料同有源材料组成的部分分离的步骤；
----它们包括在键合操作前，以分布在特定深度周围的注入深度，将原子物质注入到用来键合到由有源材料组成的支持基板的表面下，然后，在注入深度的周围的分离深度处分离有源材料的层的步骤；
本发明同样优选的涉及一种衬底，特别是用在光学、电子学或光电子学领域中，包括：
----有源部件，
----具有其一层表面由多晶材料形成的支持基板，其特征在于：
进一步包括导电的非晶材料或从非晶材料获得的材料，该非晶材料在有源部件和多晶材料形成的表面之间。
本发明还涉及一种衬底，特别是用在光学、电子学或光电子学领域中，包括：
----由第一材料形成的部件，
----由第二材料形成的支持基板，其特征在于：
第二材料比第一材料的耐腐蚀性差，其中进一步包括导电的非晶材料或从非晶材料获得的材料，该非晶材料在第一材料形成的部件和第二材料形成的支持基板之间。
根据本发明方法的应用同样可以覆盖硅绝缘体衬底的制备和准衬底的制备，这是是等同于整体衬底的，尤其是没有过渡绝缘层的。
在阅读以下详细的描述，本发明其它的目的、方案、优势将变得很明显。
借助于附图，本发明也将更容易理解，其中：
图1a至1d是根据本发明用于转移(transfer)操作的支持基板的四个实施例中的截面示意图；
图2示出了同图1a所示相同并用于实施根据本发明的方法的第一实施例的多晶材料支持基板的截面示意图；
图3示出了同图1a、图2所示相同并用于实施根据本发明的方法的第二实施例的支持基板的截面示意图；
图4示出了同图1a、图2和图3所示相同并用于实施根据本发明的方法的第三实施例的支持基板的截面示意图；
图5示出了同图1a、图1d所示相同并用于实施根据本发明的方法的第四实施例的支持基板的截面示意图；
图6示出了同图1a、图1b所示相同并用于实施根据本发明的方法的第五实施例的支持基板的截面示意图；以及
图7示出了同图1c、图1d所示相同并用于实施根据本发明的方法的第六实施例的支持基板的截面示意图；
以下借助于六个具体的但非限定性的实施例对本发明进行描述。
第一、第二、第三和第五实施例涉及一种键合工艺，该键合工艺包括将一活性层转移到多晶支持基板上。
第四和第六实施例涉及一种键合工艺，该键合工艺包括将一活性层转移到支持基板上，该支持基板在接收活性层的面上具有一多晶材料层。
本发明的第一实施例用于将单晶硅元素直接键合到多晶硅支持基板上。
支持基板2是一圆盘，例如，直径为200毫米(mm)厚度为725微米的圆盘。
在图1a和图1b中概略地示出支持基板2的截面。它以单晶粒4为主要特征。单晶粒4能贯穿支持基板2的整个厚度，例如(图1a)，如在柱状生长的衬底中。然而，支持基板2同样能由以无序的方式堆叠的粒子4组成，这种无序的方式是将一个堆叠在另一个粒子上和/或将一个堆在另一个粒子的旁边。
使用包括覆盖一多晶材料层的晶片3的支持基板2代替以上参考图1a和1b描述的支持基板2是完全等同的。图1c和1d示出了这种类型的支持基板2。在图1c和1d中示出的支持基板2也是以由单晶粒4组成的多晶硅层5为主要特征，单晶粒4能贯穿多晶硅层5的整个厚度(图1c)，而多晶硅层5同样能以无序的方式堆叠而成，这种无序的方式是将一个粒子堆叠在另一个粒子上和/或将一个粒子堆在另一个粒子的旁边。
这种类型的支持基板2由于可吸收在脱气过程产生的物质而具有特别的益处，这种物质是在对衬底进行多种处理过程中尤其是在热处理过程中产生的，该衬底是转移活性层到支持基板2上后得到的。
同样可以使用这样的支持基板2，即由具有元件的晶片3组成，其中晶片3的整个覆盖有多晶硅层5；或者由非结晶材料晶片3组成，其中晶片3也覆盖有多晶硅层5；或者根据晶片3的良好的热传导性和/或它对透光度和/或一些其它物理特性决定其材料的晶片3组成，其中晶片3也覆盖有多晶硅层5。
在所有的情况下，用于微电子技术中多晶硅层5优选从500到几千埃()的厚度，而光电(池)应用中则优选几十微米的厚度。
值得注意的是，正如在图1中所示的所有情况下，尽管支持基板2已经抛光，其表面通常还是不规则的。
当支持基板2是整体的多晶硅结构(图1a和1b)时，比较典型的是，在抛光后的基板2的表面布局不平度所能达到的高度，在较坏的情况下，会在500的范围内变化。
然而，小于几十埃()的厚度就足以损坏直接键合。
根据本发明的方法，使用现有已知技术，例如，正如在文献“超大规模集成时代的硅工艺”所描述的(卷1，加工技术；S.Wolf and R.N.Tauber，Lattice出版，第6章)(图2a)，在抛光的支持基板2上淀积3000厚的非晶硅层6。
然后，用机械化学方法稍微抛光非晶硅层6的表面以去除大约1000的非晶硅。
然后，通过现有已知技术(图2b)的直接键合工艺，将单晶硅衬底8与非晶硅层6的已抛光剩余表面(free surface)相接触，从而形成键合(bond)。为详细描述这些键合工艺，参见例如，O.-Y.Tong和U.Gsele刊行的，“半导体晶片键合，科学与技术”，电气化学社会系列丛书，Wiley相互科学，纽约1999。
下面的表1列出了将支持基板2和单晶硅衬底8键合时，它们之间具有和不具有非晶硅层6的结果。
                         表1
    不具有非晶硅淀积              具有非晶硅淀积
    没有抛光非晶硅层6 抛光非晶硅层6
    具有一定质量程度的已抛光多晶硅     -     +     ++
    粗糙的已抛光多晶硅     --     -     ++
在表1中用于表示键合质量的符号如下：
--很难或局部键合，有很多未键合(unbonded)的区域；
-局部键合，有少量没有键合(non-bonded)的区域；
+完全键合，通过红外线透射几乎探测不到键合缺陷；
++完全键合，通过红外线透射探测不到键合缺陷。
表1显示出，只有在多晶硅支持基板2上淀积非晶硅层6时，键合才确实符合要求。正如参考图2所描述地实施例，如果抛光非晶硅层6，键合甚至更好。
在本发明的第二实施例中，图3所示，从一单晶源衬底12转移单晶硅层10。
正如在上面的实施例所描述的，抛光多晶硅支持基板2。然后，在支持基板2上淀积3000厚的非晶硅层6。然后，用机械化学方法稍微抛光非晶硅层6的剩余表面以去除大约500的非晶硅(图3a)。
例如，使用在文献FR 2 681 472中描述的方法或那些方法的变化形式，将单晶源衬底12掺杂氢原子。
术语“掺杂原子”是指使用原子的、分子的、离子的物质中的任何一种轰击，以便使那些物质注入材料，并且使那些物质相对于已轰击的表面特定的深度具有最大浓度。原子的、分子的、离子的物质同样以接近最大值分布的能量注入到材料中。使用离子束注入器，如等离子注入操作的注入仪器等，能使原子物质注入进材料。
注入产生一易毁坏区域14。
然后，将以这种方式形成毁坏的源衬底12与非晶硅层6的已抛光剩余表面相接触，通过直接键合工艺从而形成键合(bond)(图3b)。然后，支持基板2和源衬底12结合部分的整体或部分受在易毁坏区域14处使单晶硅层10同源衬底12分离的作用。
通常说，力的作用正是指包括施加机械应力(切力、拉力、压力、超声波，等等)，由电力产生的应力(静电学和电磁学领域的应用)，由热能方式产生的应力(辐射、对流、传导、微型空腔内压力的增加)，等等。它也可包括将连续的或变化的流体(液体或气体)射流导向活性层10和源衬底12分离的内表面上。尤其是，由电磁学领域、电子束波、热电气加热、低温流动、过冷液体，等等的应用能产生热源的应力。
因此，单晶硅层10借助于非晶硅层6的直接键合转移到支持基板2上。
以上实施例的变化形式可以使用其它注入技术(例如，等离子注入)和/或其它用于转移薄层的技术。注入也可以通过机械方式作用在产生毁坏的区域，例如，多孔区域。
在本发明的第三实施例中，图4所示，在绝缘基板上形成一硅层。在该实施例中，覆盖有非结晶硅层6的多晶硅基板2(图4a所示)是以前两个公开的实施例所述的相同方式制作的。
使用普通技术人员所公知的技术在衬底12上同样形成一层热氧化层16。正如在第二个实施例中所说明的，在源单晶硅衬底12内注入原子物质生成易毁坏区域14。
然后，将衬底12与支持基板2相接触，以便使硅氧化层16紧贴着非晶硅层6(图4b)。
然后，用与第二个实施例的描述相近的方式，使氧化物层16和单晶硅层10同源衬底12分离，从而在绝缘基板上形成一硅层。在绝缘基板上的硅层是由一叠连续的层组成：多晶硅支持基板2、非晶硅层6、硅氧化层16以及单晶硅层10。
在本发明的第四个实施例中，图5所示，在绝缘基板上同样形成一硅层。为此，硅晶片3配置有结合硅氧化层16的硅衬底12，并且像前面描述的方法进行注入，从而形成一易毁坏区域14。然而，在该例中，硅氧化层16太薄(一般小于1000的厚度)以致于在随后的操作中不能吸收脱气物质并使键合弱化。为防止由于脱气的结果在键合的内表面形成气泡，在晶片3上形成多晶硅层5用来吸收脱气物质。因为没有有效的技术用于抛光多晶材料并得到符合要求的键合，为缓和多晶材料的不利因素，根据多晶材料的表面粗糙度，于是在多晶材料上淀积非晶材料(图5a)。值得注意的是，如果将来技术发展顺利，那么淀积非晶材料层6就不是必须的。对于根据这里描述的本发明实施例的方法，多晶材料5较佳是多晶硅，而非晶材料6较佳是非晶硅。
支持基板2由晶片3、多晶硅层5和非晶层6组成，与硅氧化层16结合的硅衬底12，通过直接键合使其与支持基板2相接触并结合(图5b)。
然后，用与第二和第三实施例的描述相近的方式，使氧化物层16和单晶硅层10同源衬底12分离，从而在绝缘基板上形成一硅层(图5c)。
根据本发明第四实施例的方法，在连续堆叠的绝缘基板上制作一硅层，这一绝缘基板包括一个被覆盖多晶硅层5的单晶硅晶片3、多晶硅层5本身上覆盖有非晶硅层6，以及硅氧化物层16(碳化硅SiC)和单晶硅层10。
在不同的实施例中，在形成非晶硅层以前，多晶硅层5可淀积在氧化物层16上而不是淀积在支持基板2上。它可同样淀积在支持基板2上和氧化物层16上。
在第三和第四实施例的变化形式中，在支持基板2上可形成一氧化物层，例如形成在非晶材料层6上。这种氧化物层可代替覆盖在单晶材料层10上面的氧化物层16，但是同样可由除覆盖在单晶材料层10上面的氧化物层16以外的氧化物层构成。
在第三和第四实施例的变化形式中，碳化硅可以代替硅。
同样，通常讲，另一种绝缘层(例如氮化物层)可以代替单层氧化物或多层氧化物。
在本发明的第五个实施例中，图6所示，在多晶碳化硅上形成包括单晶碳化硅的有源层9的衬底。为此，最后制备多晶碳化硅支持基板7和结合按如前所述的得到的毁坏区域14的单晶碳化硅源衬底13。同样也因为没有有效的技术用于抛光多晶材料并得到符合要求的键合，为缓和多晶材料的不利因素，根据多晶碳化硅支持基板7的表面粗糙度，于是在多晶碳化硅支持基板7上淀积非晶材料层6(图6a)。注意，如前面所解释，多晶碳化硅可很好地吸收脱气物质。再一次值得注意的是，如果将来技术发展顺利，那么非晶材料层6的淀积将不是必须的。对于根据这里描述的本发明实施例的方法，非晶材料6是有利的非晶硅。
引入支持基板7和衬底13，通过直接键合使它们相接触并结合(图6b)。
然后，使用与第二、第三和第四实施例的描述相近的方式，施加一作用使单晶碳化硅层9同碳化硅源衬底13分离，以便在多晶碳化硅支持基板7上形成结合有单晶碳化硅有源层9的衬底(图6c)。
在本发明的第六实施例中，图7所示，在具有非良好特性的单晶硅支持基板17上形成结合具有良好特性的单晶硅活性层15的衬底，也就是，良好特性是与低水平的缺陷的特性相当，非良好特性例如是与通过外延生长获得的材料的特性相当，所谓的“理想晶体”材料或任何其它材料在将来可以与最佳特性相当，这种特性与在本申请提交的时候得到的特性相关。材料的这种特性与使用其电子学和/或光学等方面的性质相对应，它由此被最佳化。具有良好特性的硅源衬底18制备有如前面所叙述的相近的方式形成的毁坏区域14。
为减轻由于脱气工艺的原因形成气泡的缺陷，较佳在具有非良好特性的单晶硅支持基板17上形成多晶硅层5用来吸收脱气物质。同样，因为没有用于抛光多晶材料的任何技术并得到符合要求的键合，为缓和多晶材料的不利因素，根据多晶材料的表面粗糙度，于是在多晶材料上淀积非晶材料层6(图7a)。值得注意的是，如果将来技术发展顺利，那么非晶材料层的淀积将不是必须的。对于根据这里描述的本发明实施例的方法，非晶材料6较佳是非晶硅。
通过直接键合将支持基板17和衬底18相接触并结合(图7b)。
然后，使用与第二、第三、第四和第五实施例的描述相近的方式，使具有良好特性的单晶硅层15同具有良好特性的硅源衬底18分离，从而在具有非良好特性的单晶硅支持基板17上形成结合具有良好特性的单晶硅活性层15的衬底(图6c)。
可以预见前面描述的本发明实施例的多种变化形式。
因而具有非晶材料层6的支持基板2、7、17，在它们键合到衬底8或源衬底12、13、18以前，受到所公知的非晶硅领域的各种常用处理，特别是氢化作用或脱气，以及各种热处理，例如硬化加热。
较佳将非晶硅层淀积以提高它的电性能。
在非晶材料层6至少部分结晶发生反应期间，活性层和其支持基板的接合处也可以在结合后退火。
此外，在前面所描述的实施例中，非晶材料层6是非晶硅层，但是根据本发明可预见其它许多非晶材料在这些方法中的应用。作为例子引证的硅化物例如有硅化钛TiSi2或硅化钯Pd2Si。
同样地，参考前面的叙述用于制备包括碳化硅活性层衬底或300mm直径的硅衬底的应用，可以概括出不偏离本发明范围的许多其他材料。
特别是，在所有还没有了解如何完成抛光并获得用于直接键合地多晶材料足够的表面质量的情况下，本发明是很有利的。
最后，根据本发明前面描述的方法的所有特征，可以独立地或结合地定义出新的本发明的实施例。
权利要求书
(按照条约第19条的修改)
1、一种制备衬底的方法，特别是用在光学、电子学或光电子学领域中，包括将在整个键合面上由第一材料构成的有源部件(10，16)键合到在键合面上的由第二材料构成的支持基板(2)上的操作，其特征在于：
选择第二材料比第一材料的耐腐蚀性差，
其中，一非晶材料(6)淀积在支持基板(2)的键合表面上，或者淀积在有源部件的键合表面上。
2、一种制备衬底的方法，特别是用在光学、电子学或光电子学中，包括：将有源部件(10，16)键合到支持基板(2)上的操作，其特征在于：
有源部件(10，16)或支持基板(2)至少在其中一个用来键合的表面上含有多晶材料，其中进一步包括，在键合前，在含有多晶材料的单键合表面或多键合面上形成一非晶材料层(6)的步骤。
3、根据权利要求2的方法，其特征在于：通过淀积工艺形成非晶材料层(6)。
4、根据权利要求2的方法，其特征在于：通过无定形工艺形成非晶材料层(6)。
5、根据前述任何一个权利要求的方法，其特征在于：非晶材料(6)是非晶硅。
6、根据前述任何一个权利要求的方法，其特征在于：进一步包括，在键合操作前将淀积在支持基板(2)上的非晶材料(6)抛光过程。
7、根据权利要求6的方法，其特征在于：该抛光过程将非晶材料(6)去除从200到5000的厚度，优选1000。
8、根据前述任何一个权利要求的方法，其特征在于：进一步包括，对通过非晶材料(6)将支持基板(2)和有源部件(10，16)连接在一起的结合处进行热处理。
9、根据权利要求8的方法，其特征在于：该热处理过程是在足够温度下进行的，以使至少部分的非晶材料(6)结晶。
10、根据前述任何一个权利要求的方法，其特征在于：包括，在键合操作以后，将有源材料层(10)与相同材料组成的部分(12)分离。
11、根据权利要求10的方法，其特征在于：包括，在键合操作前，将原子物质在分布于一特定深度周围的注入深度注入到用来与支持部分(12)的基板(2)键合的表面下，然后，在注入深度的周围的分离深度(14)处分离第一材料的层(10)。
12、根据前述任何一个权利要求的方法，其特征在于：支持基板(2)包括由多晶材料层覆盖的单晶材料。
13、根据权利要求1至11任何一个的方法，其特征在于：支持基板(2)是由多晶硅形成的。
14、根据权利要求1至11任何一个的方法，其特征在于：支持基板(2)是由多晶碳化硅形成的。
15、根据权利要求1至11任何一个的方法，其特征在于：支持基板(2)是由单晶硅形成的。
16、根据前述任何一个权利要求的方法，其特征在于：有源部件(10)是由单晶硅形成的。
17、根据权利要求1至15任何一个的方法，其特征在于：有源部件(10)是由单晶碳化硅形成的。
18、根据前述任何一个权利要求的方法，其特征在于：有源材料部件(10)包括单晶材料层(10)和如氧化物层的一绝缘材料层(16)。
19、根据前述任何一个权利要求的方法，其特征在于：支持基板(2)包括如一氧化物层的一绝缘层。
20、根据前述任何一个权利要求的方法，其特征在于：非晶材料(6)是导电的。
21、根据前述任何一个权利要求的方法，其特征在于：非晶材料膜的厚度从1000至5000，优选3000。
22、一种衬底，特别是用在光学、电子学或光电子学领域中，包括：
由设置在整个表面的材料组成的有源部件(10)，
在其一层表面由多晶材料形成的支持基板(2)，其特征在于：
进一步包括导电的非晶材料(6)或从非晶材料获得的材料，该非晶材料是在有源部件(10)表面和多晶材料形成的表面之间。
23、一种衬底，特别是用在光学、电子学或光电子学领域中，包括：
完全由第一材料形成的部件(10)，
由第二材料形成的支持基板(2)，其特征在于：
第二材料比第一材料的耐腐蚀性差，其中进一步包括导电的非晶材料(6)或从非晶材料获得的材料，该非晶材料在第一材料形成的部件和第二材料形成的支持基板之间。

Claims (23)

1、一种制备衬底的方法，特别是用在光学、电子学或光电子学领域中，包括将第一材料的有源部件(10，16)键合到含有第二材料的支持基板(2)的一个表面上的操作，其特征在于：
进一步包括一淀积操作，将一非晶材料(6)淀积到由第二材料组成的支持基板(2)的表面上并用来接收由第一材料组成的部件，或者将非晶材料(6)淀积到由第一材料组成的有源部件上并用来和支持基板(2)键合，以及
其中，第二材料比第一材料的耐腐蚀性差。
2、一种制备衬底的方法，特别是用在光学、电子学或光电子学领域中，包括将第一材料的有源部件(10，16)键合到含有第二材料的支持基板(2)的一个表面上的操作，其特征在于：
有源部件(10，16)或支持基板(2)至少其中一个用来键合的表面上含有的多晶材料，以及进一步包括，在键合前，在含有多晶材料的单表面或多面上形成一非晶材料层(6)的步骤。
3、根据权利要求2的方法，其特征在于：通过淀积工艺形成非晶材料层(6)。
4、根据权利要求2的方法，其特征在于：通过无定形工艺形成非晶材料层(6)。
5、根据前述任何一个权利要求的方法，其特征在于：非晶材料(6)是非晶硅。
6、根据前述任何一个权利要求的方法，其特征在于：进一步包括，在键合操作前将淀积在支持基板(2)上的非晶材料(6)抛光过程。
7、根据权利要求6的方法，其特征在于：该抛光过程将非晶材料(6)去除200到5000的厚度，优选为1000。
8、根据前述任何一个权利要求的方法，其特征在于：进一步包括，对通过非晶材料(6)将支持基板(2)和有源部件(10，16)连接在一起的结合处进行热处理过程。
9、根据权利要求8的方法，其特征在于：加热处理是在足够温度下进行的，以使至少部分的非晶材料(6)结晶。
10、根据前述任何一个权利要求的方法，其特征在于：包括在键合操作以后，将第一材料的层(10)与相同材料组成的部分(12)分离。
11、根据权利要求10的方法，其特征在于：包括，在键合操作前，将原子物质在分布于特定深度周围分布的注入深度注入到用来与支持基板(2)键合的由第一材料组成的部分(12)的表面下，然后，在注入深度的周围的分离深度(14)处分离第一材料的层(10)。
12、根据前述任何一个权利要求的方法，其特征在于：支持基板(2)是由多晶材料层覆盖的单晶材料。
13、根据权利要求1至11任何一个的方法，其特征在于：支持基板(2)是由多晶硅形成的。
14、根据权利要求1至11任何一个的方法，其特征在于：支持基板(2)是由多晶碳化硅形成的。
15、根据权利要求1至11任何一个的方法，其特征在于：支持基板(2)是由单晶硅形成的。
16、根据前述任何一个权利要求的方法，其特征在于：有源部件(10)是由单晶硅形成的。
17、根据权利要求1至15任何一个的方法，其特征在于：有源部件(10)是由单晶碳化硅形成的。
18、根据前述任何一个权利要求的方法，其特征在于：有源材料部件(10)包括单晶材料层(10)和如一氧化物层的一绝缘材料层(16)。
19、根据前述任何一个权利要求的方法，其特征在于：支持基板(2)包括如一氧化物层的一绝缘层。
20、根据前述任何一个权利要求的方法，其特征在于：非晶材料(6)是导电的。
21、根据前述任何一个权利要求的方法，其特征在于：在淀积操作期间形成从1000至5000的厚度的非晶材料的膜，优选3000的厚度。
22、一种衬底，特别是用在光学、电子学或光电子学领域中，包括：
有源部件(10)，
具有其一层表面由多晶材料形成的支持基板(2)，其特征在于：
进一步包括导电的非晶材料(6)或从非晶材料获得的材料，该非晶材料是在有源部件(10)和多晶材料形成的表面之间。
23、一种衬底，特别是用在光学、电子学或光电子学领域中，包括：
由第一材料形成的部件(10)，
由第二材料形成的支持基板(2)，其特征在于：
第二材料比第一材料的耐腐蚀性差，其中进一步包括导电的非晶材料(6)或从非晶材料获得的材料，该非晶材料是在第一材料形成的部件和第二材料形成的支持基板之间。
CNB01811069XA 2000-06-16 2001-06-15 制备衬底的方法以及使用该方法获得的衬底 Expired - Lifetime CN100349278C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0007755A FR2810448B1 (fr) 2000-06-16 2000-06-16 Procede de fabrication de substrats et substrats obtenus par ce procede
FR00/07,755 2000-06-16

Publications (2)

Publication Number Publication Date
CN1436369A true CN1436369A (zh) 2003-08-13
CN100349278C CN100349278C (zh) 2007-11-14

Family

ID=8851376

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01811069XA Expired - Lifetime CN100349278C (zh) 2000-06-16 2001-06-15 制备衬底的方法以及使用该方法获得的衬底

Country Status (11)

Country Link
US (2) US6936482B2 (zh)
EP (1) EP1292975B1 (zh)
JP (2) JP5374006B2 (zh)
KR (1) KR100738145B1 (zh)
CN (1) CN100349278C (zh)
AT (1) ATE357740T1 (zh)
AU (1) AU6767601A (zh)
DE (1) DE60127402T2 (zh)
FR (1) FR2810448B1 (zh)
TW (1) TWI266359B (zh)
WO (1) WO2001097282A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543834A (zh) * 2012-02-14 2012-07-04 上海先进半导体制造股份有限公司 绝缘层上的半导体结构及其制造方法
CN101427349B (zh) * 2006-04-25 2013-12-25 奥斯兰姆奥普托半导体有限责任公司 复合衬底及其制造方法，半导体芯片及其制造方法
CN102265391B (zh) * 2008-12-22 2014-10-08 斯泰翁公司 半导体结构
CN105140107A (zh) * 2015-08-25 2015-12-09 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US6982210B2 (en) 2003-07-10 2006-01-03 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
JP2007507093A (ja) * 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
FR2866983B1 (fr) * 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
FR2872627B1 (fr) * 2004-06-30 2006-08-18 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
US7560322B2 (en) * 2004-10-27 2009-07-14 Northrop Grumman Systems Corporation Method of making a semiconductor structure for high power semiconductor devices
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2933235B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat bon marche et procede de fabrication associe
FR2933234B1 (fr) * 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
SA110310235B1 (ar) 2009-03-31 2014-03-03 بيكر هوغيس انكوربوريتد طرق لترابط مناضد التقطيع مسبقة التشكيل بركائز عامل القطع وعامل القطع المكونة بهذه العمليات
US8267204B2 (en) * 2009-08-11 2012-09-18 Baker Hughes Incorporated Methods of forming polycrystalline diamond cutting elements, cutting elements, and earth-boring tools carrying cutting elements
US9754860B2 (en) 2010-12-24 2017-09-05 Qualcomm Incorporated Redistribution layer contacting first wafer through second wafer
US9624096B2 (en) 2010-12-24 2017-04-18 Qualcomm Incorporated Forming semiconductor structure with device layers and TRL
US9553013B2 (en) * 2010-12-24 2017-01-24 Qualcomm Incorporated Semiconductor structure with TRL and handle wafer cavities
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
WO2012087580A2 (en) 2010-12-24 2012-06-28 Io Semiconductor, Inc. Trap rich layer for semiconductor devices
CN102769033B (zh) * 2011-05-05 2015-04-08 中国科学院微电子研究所 具有高击穿电压的hemt及其制造方法
PL2534996T3 (pl) * 2011-06-16 2015-10-30 Electrolux Home Products Corp Nv Urządzenie gospodarstwa domowego i sposób
FR2983342B1 (fr) 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
TWI642086B (zh) * 2014-02-18 2018-11-21 日商日本碍子股份有限公司 Substrate substrate and method for manufacturing composite substrate for semiconductor
WO2015160979A1 (en) 2014-04-15 2015-10-22 Thoratec Corporation Catheter pump with access ports
JP6156252B2 (ja) * 2014-05-16 2017-07-05 株式会社豊田自動織機 半導体基板の製造方法および半導体基板
JP6152827B2 (ja) * 2014-05-16 2017-06-28 株式会社豊田自動織機 半導体基板の製造方法
WO2016006663A1 (ja) 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
US10424514B2 (en) 2015-03-04 2019-09-24 Mtec Corporation Method for manufacturing semiconductor substrate
CN107408532A (zh) * 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
JP2019210161A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
FR3098985B1 (fr) 2019-07-15 2022-04-08 Soitec Silicon On Insulator Procédé de collage hydrophile de substrats
FR3118828B1 (fr) * 2021-01-14 2023-10-27 Commissariat Energie Atomique Procédé de collage direct de substrats
FR3127330B1 (fr) * 2021-09-22 2023-09-22 Soitec Silicon On Insulator Procede de fabrication d’un substrat support en carbure de silicium poly-cristallin
FR3127843B1 (fr) * 2021-10-05 2023-09-08 Soitec Silicon On Insulator ProcÉdÉ de transfert d’une couche de SiC monocristallin sur un support en SiC polycristallin utilisant une couche intermÉdiaire de SiC polycristallin
FR3127842B1 (fr) * 2021-10-05 2024-08-02 Soitec Silicon On Insulator Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
EP4413613B1 (fr) * 2021-10-07 2025-10-15 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
FR3128056B1 (fr) * 2021-10-07 2023-10-27 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
JP2023118516A (ja) * 2022-02-15 2023-08-25 住友金属鉱山株式会社 多結晶ＳｉＣ基板および半導体基板
JP2024130800A (ja) * 2023-03-15 2024-09-30 信越半導体株式会社 半導体基板の製造方法、半導体基板、及び半導体装置
JP2025084381A (ja) * 2023-11-22 2025-06-03 住友金属鉱山株式会社 接合半導体基板および接合半導体基板の製造方法
JP2025084380A (ja) * 2023-11-22 2025-06-03 住友金属鉱山株式会社 接合半導体基板および接合半導体基板の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2552936B2 (ja) * 1990-03-14 1996-11-13 株式会社日立製作所 誘電体分離基板およびこれを用いた半導体集積回路装置
JP2754295B2 (ja) * 1991-06-10 1998-05-20 株式会社日立製作所 半導体基板
FR2681471B1 (fr) 1991-09-12 1997-08-01 Centre Nat Rech Scient Modulateur temporel de faisceau d'ions.
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05251292A (ja) * 1992-03-06 1993-09-28 Nec Corp 半導体装置の製造方法
JP2770681B2 (ja) * 1992-11-12 1998-07-02 株式会社デンソー 半導体基板の製造方法
JPH06275525A (ja) * 1993-03-18 1994-09-30 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JPH07263541A (ja) * 1994-03-24 1995-10-13 Nec Corp 誘電体分離基板およびその製造方法
JPH08186167A (ja) * 1994-12-27 1996-07-16 Mitsubishi Materials Shilicon Corp 張り合わせ誘電体分離ウェーハの製造方法
JP3528880B2 (ja) * 1995-05-24 2004-05-24 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3611143B2 (ja) * 1995-08-29 2005-01-19 三菱住友シリコン株式会社 張り合わせウェーハおよびその製造方法
JPH0974055A (ja) * 1995-09-05 1997-03-18 Ube Ind Ltd 複合半導体基板
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JPH1174209A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
JP2961522B2 (ja) * 1997-06-11 1999-10-12 日本ピラー工業株式会社 半導体電子素子用基板およびその製造方法
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JP3452122B2 (ja) * 1998-04-22 2003-09-29 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427349B (zh) * 2006-04-25 2013-12-25 奥斯兰姆奥普托半导体有限责任公司 复合衬底及其制造方法，半导体芯片及其制造方法
CN102265391B (zh) * 2008-12-22 2014-10-08 斯泰翁公司 半导体结构
CN102543834A (zh) * 2012-02-14 2012-07-04 上海先进半导体制造股份有限公司 绝缘层上的半导体结构及其制造方法
CN105140107A (zh) * 2015-08-25 2015-12-09 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
CN105140107B (zh) * 2015-08-25 2019-03-29 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法

Also Published As

Publication number Publication date
JP5374006B2 (ja) 2013-12-25
WO2001097282B1 (fr) 2002-03-07
DE60127402T2 (de) 2007-11-29
FR2810448B1 (fr) 2003-09-19
DE60127402D1 (de) 2007-05-03
US20030129780A1 (en) 2003-07-10
FR2810448A1 (fr) 2001-12-21
JP2004503942A (ja) 2004-02-05
US6936482B2 (en) 2005-08-30
TWI266359B (en) 2006-11-11
US7221038B2 (en) 2007-05-22
WO2001097282A1 (fr) 2001-12-20
KR20030047900A (ko) 2003-06-18
EP1292975A1 (fr) 2003-03-19
KR100738145B1 (ko) 2007-07-10
AU6767601A (en) 2001-12-24
CN100349278C (zh) 2007-11-14
JP5461593B2 (ja) 2014-04-02
ATE357740T1 (de) 2007-04-15
EP1292975B1 (fr) 2007-03-21
JP2012099848A (ja) 2012-05-24
US20050151155A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
CN1436369A (zh) 制备衬底的方法以及使用该方法获得的衬底
CN1217381C (zh) 化合物半导体衬底及其制造方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
CN1541405A (zh) 一种特别适用于光学、电子学或光电子学器件的基片加工方法和由该方法获得的基片
CN1111900C (zh) 晶片处理装置、晶片处理方法、和半导体衬底制备方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1126148C (zh) Soi衬底的回收方法和再生的衬底
CN1427449A (zh) 用于转移薄半导体层的工艺和使用这种转移工艺获得施主晶片的工艺
CN1528009A (zh) 可拆除基片或可拆除结构及其生产方法
CN1826434A (zh) 制造外延生长层的方法
CN1109636A (zh) 半导体衬底及其制造方法
CN1568540A (zh) 获得用于电子电路的自支撑薄半导体层的方法
CN1149758A (zh) 半导体衬底的制造方法
CN1666330A (zh) 从包括缓冲层的晶片转移薄层
TW201828364A (zh) 使半導體表面平整之製造方法
JP2002280531A (ja) 半導体基板及びその製造方法
CN1666331A (zh) 转移应变半导体材料层的方法
KR20110052456A (ko) 웨이퍼 접합 방법
US20100193900A1 (en) Soi substrate and semiconductor device using an soi substrate
CN1860604A (zh) 键合层消失的间接键合
CN1849700A (zh) 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法
US20240258195A1 (en) Bonded body comprising mosaic diamond wafer and semiconductor of different type, method for producing same, and mosaic diamond wafer for use in bonded body with semiconductor of different type
JP2008166646A (ja) 半導体基板の製造方法
JP7687481B2 (ja) 貼り合わせウェーハ用の支持基板
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: S.O.I. SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder

Address after: French cypress

Patentee after: SOITEC

Address before: French cypress

Patentee before: S.O.I. Silicon on Insulator Technologies

CX01 Expiry of patent term

Granted publication date: 20071114

CX01 Expiry of patent term