[go: up one dir, main page]

CN1309034C - 底栅控制型多晶硅薄膜晶体管的制造方法 - Google Patents

底栅控制型多晶硅薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN1309034C
CN1309034C CNB2004100382784A CN200410038278A CN1309034C CN 1309034 C CN1309034 C CN 1309034C CN B2004100382784 A CNB2004100382784 A CN B2004100382784A CN 200410038278 A CN200410038278 A CN 200410038278A CN 1309034 C CN1309034 C CN 1309034C
Authority
CN
China
Prior art keywords
layer
amorphous silicon
polysilicon
silicon layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100382784A
Other languages
English (en)
Other versions
CN1577772A (zh
Inventor
俞载成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1577772A publication Critical patent/CN1577772A/zh
Application granted granted Critical
Publication of CN1309034C publication Critical patent/CN1309034C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管的形成方法，包括：在基板上形成栅极；在栅极上形成栅极绝缘层；在栅极绝缘层上形成非晶硅层；使对应栅极的有源区中的非晶硅层结晶，以形成多晶硅层；蚀刻具有该已形成的多晶硅层的非晶硅层，使非晶硅的蚀刻速度大于多晶硅的蚀刻速度，以在有源区中形成多晶硅半导体层；和在半导体层上形成源极和漏极。

Description

底栅控制型多晶硅薄膜晶体管的制造方法
本申请要求2003年6月25日在韩国递交的韩国专利申请2003-41696号的权益。该韩国专利申请在本专利申请中引作参考。
技术领域
本发明涉及用于显示装置的薄膜晶体管(TFT)，特别涉及底栅控制型(bottom-gated)多晶硅薄膜晶体管(TFT)的制造方法。
背景技术
通常，TFT用作液晶显示(LCD)装置的开关元件。在各种不同类型的LCD装置中，由于有源矩阵液晶显示器(AM-LCD)的高清晰度和在显示移动图像中所具有的优越性而被广泛使用。LCD装置包括：两个基板，其设置成两个基板上的电极彼此相对；和设置在各电极之间的液晶层。电极上加电压时，在液晶层上产生电场，由此通过液晶层的液晶分子重新取向来调节液晶层的光透射比，以显示图像。
图1是现有的液晶显示器的透视示意图。图1中，第一基板10和第二基板30彼此相对并隔开，其中在第一基板10的内表面上形成相互交叉的多条栅极线12和多条数据线14。而且，由相互交叉的栅极线12和数据线14确定像素区“P”，在像素区“P”中形成像素电极16。此外，TFT“T”连接到栅极线12和数据线14，滤色片层32和公共电极34顺序形成在第二基板30的内表面上。滤色片层32只透过特定波长范围的光。液晶层50设置在像素电极16与公共电极34之间，分别沿着第一和第二基板10和30的外表面设置第一和第二偏振板52和54。此外，背面光单元设置在第一偏振板52的外边，作为光源。
图1中，TFT“T”用作导通/断开(ON/OFF)的开关元件，沿数据线14向像素电极传送电压。而且，TFT“T”确定LCD装置的显示特性。
图2A到2I是按照现有技术的用于液晶显示装置的薄膜晶体管制造方法的示意性剖视图。图2A到2I中表示出底栅控制型薄膜晶体管。由于在真空室内顺序形成栅极绝缘层、非晶硅层、和掺杂的非晶硅层，所以，底栅控制型薄膜晶体管具有优良的电特性和简单的制造工艺。
图2A中，第一金属层72形成在基板70上。
图2B中，经光刻工艺在第一金属层72上形成第一光刻胶(PR，photoresist)图形74。尽管图2B中没有示出，但是形成PR图形74的光刻工艺包括以下步骤：第一金属层72上形成PR层，PR层上设置具有开口部分的掩模，经掩模对PR层曝光，和对曝光的PR层显影。
图2C中，用第一PR图形74作为蚀刻掩模蚀刻第一金属层72。然后，除去PR图形74，形成栅极76。
图2D中，栅极76上顺序形成栅极绝缘层78、本征型非晶硅层80、和掺杂的非晶硅层82。
图2E中，掺杂的非晶硅层82上形成第二PR图形84。用与图2B中的第一PR图形74的形成工艺相同的工艺形成第二PR图形84。
图2F中，用第二PR图形84作为蚀刻掩模蚀刻掺杂的非晶硅层82和本征型非晶硅层80，形成对应第二PR图形84的半导体层86。半导体层86包括：蚀刻后的本征型非晶硅层80的有源层86a，和蚀刻后的掺杂的非晶硅层82的欧姆接触层86b。
图2G中，半导体层86上形成第二金属层88。
图2H中，半导体层86上的第二金属层88上形成第三PR图形90a和90b。第三PR图形90a和90b彼此隔开。
图2I中，用第三PR图形90a和90b作为蚀刻掩模蚀刻第二金属层88，形成对应第三PR图形90a和90b的源极92和漏极94。用源极92和漏极94作为蚀刻掩模除去源极92和漏极94之间露出的欧姆接触层86b，因此露出有源层86a的沟道区“ch”。栅极76、半导体层86、源极92和漏极94构成薄膜晶体管(TFT)“T”。
根据现有技术，底栅控制型多晶硅TFT的半导体层的构图工艺包括以下步骤：涂覆PR层、对PR层曝光和对所曝光PR层显影。因此，每个单独的制造工艺和工艺时间会增加制造成本，同时降低了产率。
发明内容
因此，本发明涉及一种底栅控制型多晶硅薄膜晶体管的制造方法，该方法可以基本上克服由于现有技术的限制和缺陷造成的一个或多个缺陷。
本发明的目的在于，提供一种底栅控制型多晶硅薄膜晶体管的形成方法，能简化制造工艺。
本发明的另一目的在于，提供一种用与非晶硅具有不同蚀刻速度的多晶硅形成底栅控制型多晶硅薄膜晶体管的方法。
通过以下的说明或本发明的实践将会了解本发明的其他特征和优点。通过说明书，权利要求书以及附图中具体描述的结构将会更好地理解本发明的目的和其他优点。
为了实现本发明的这些优点和其他优点，正如实施本发明和对本发明的具体和广泛地描述，一种薄膜晶体管的形成方法包括以下步骤：基板上形成栅极；栅极上形成栅极绝缘层；栅极绝缘层上形成非晶硅层；使对应栅极的有源区中的非晶硅层结晶，形成多晶硅层；蚀刻具有该已形成的多晶硅层的非晶硅层，使非晶硅的蚀刻速度大于多晶硅层的蚀刻速度，以在有源区中形成多晶硅半导体层；和在半导体层上形成源极和漏极。
按本发明的另一个技术方案，一种液晶显示器的制造方法包括以下步骤：第一基板上形成栅极和连接到栅极的栅极线；栅极和栅极线上形成栅极绝缘层；栅极绝缘层上形成非晶硅层；使对应栅极的有源层中的非晶硅层结晶，以形成多晶硅层；蚀刻具有该已形成的多晶硅层的非晶硅层，使非晶硅的蚀刻速度大于多晶硅的蚀刻速度，以在有源区中形成多晶硅半导体层；半导体层上形成源极和漏极，和形成连接到源极的数据线；源极、漏极、和数据线上形成钝化层；钝化层上形成像素电极；第二基板上形成黑色矩阵；黑色矩阵上形成滤色片层；滤色片层上形成公共电极；粘接第一基板和第二基板，使像素电极面对公共电极；和在像素电极与公共电极之间形成液晶层。
应了解，以上的一般描述和以下的详细描述都是示例性的和解释性的描述，其旨在进一步说明要求保护的发明。
附图说明
通过所包括附图能进一步理解本发明，附图包括在说明书中成为本说明书的一部分，表示了本发明的实施例，与说明书一起解释本发明的原理。附图中：
图1是按照现有技术的液晶显示装置的透视示意图；
图2A到2I是按照现有技术的液晶显示装置用的薄膜晶体管的制造方法的示意性剖视图；
图3A到3F是按照本发明的底栅控制型多晶硅薄膜晶体管的示例性制造方法的示意性剖视图；
图4A到4C是按照本发明的底栅控制型多晶硅薄膜晶体管用的半导体层的示例性蚀刻方法的剖视图；
图5是按照本发明的底栅控制型多晶硅薄膜晶体管用的半导体层的示例性结晶方法的示意性平面图；
图6是包括按照本发明的底栅控制型多晶硅薄膜晶体管的示例性液晶显示装置的示意性剖视图。
具体实施方式
现在详细说明附图中显示的本发明的优选实施例。
图3A到3F是按照本发明的底栅控制型多晶硅薄膜晶体管的示例性制造方法的示意性剖视图。图3A中，基板10上形成第一金属层。然后，经第一掩模过程形成栅极112，其中，栅极112包括电阻率较低的金属材料。
图3B中，栅极112上顺序形成栅极绝缘层114和非晶硅层116，其中，非晶硅层116包括本征非晶硅层116a和掺杂的非晶硅层116b。此外，经脱氢处理除去非晶硅层116中的氢原子。此外，在随后的工艺中使掺杂的非晶硅层116b结晶和蚀刻，以形成欧姆接触层。而且，掺杂的非晶硅层116b可以形成为其厚度大于欧姆接触层的厚度，根据多晶硅与非晶硅的蚀刻选择比确定掺杂的非晶硅层116b的厚度。
图3C中，使对应栅极112的第一区域“I”中的非晶硅层116结晶，形成多晶硅层118。多晶硅层118可以包括本征多晶硅层118a和掺杂的多晶硅层118b。尽管图3C中没有示出，但在形成栅极112时，在基板110的非显示区中要形成对准键(alignment key)。而且，用对准键作为参考有选择地使第一区域“I”中的非晶硅层116结晶。此外，用具有完全熔化的能量密度的激光束或接近完全熔化的能量密度的激光束使第一区域“I”中的非晶硅层116结晶。
图3D中，在非晶硅的蚀刻速度大于多晶硅的蚀刻速度的蚀刻条件下，同时蚀刻非晶硅层116和多晶硅层118。如图3D和3E所示，非晶硅层116和多晶硅层118的初始蚀刻状态用点虚线表示。由于非晶硅层的蚀刻速度大于多晶硅层的蚀刻速度，因此，剩余的多晶硅层118的第一厚度“d1”大于剩余的非晶硅层116的第二厚度“d2”。
图3E中，可以完全除去非晶硅层116，其中，只保留多晶硅层118，以形成半导体层120。半导体层120包括本征多晶硅有源层120a和掺杂的多晶硅欧姆接触层120b。例如，多晶硅与非晶硅的蚀刻选择比范围是0.6到0.8。
图3F中，半导体层120上可以形成源极122和漏极124。而且，可以除去源极122和漏极124之间露出的欧姆接触层120b，在源极122和漏极124之间可以露出有源层120a的沟道区“ch”。
按照本发明，由于不用附加的光刻工艺可以形成半导体层120，因此，简化了TFT的制造过程，降低了制造成本。
图4A到4C是按照本发明的底栅控制型多晶硅薄膜晶体管用的半导体层的示例性蚀刻方法的剖视图。图4A中，在基板130上形成厚度为“d3”的非晶硅层132。
图4B中，有选择地结晶非晶硅层132的中心部分，形成多晶硅层134。
图4C中，完全除去非晶硅层132，只保留具有第四厚度“d4”的多晶硅层134。由于非晶硅层132和多晶硅层134可以在非晶硅的蚀刻速度大于多晶硅的蚀刻速度的蚀刻条件下同时蚀刻，所以，可以有选择地保留多晶硅层134。
用下式得到多晶硅与非晶硅的蚀刻选择比：
X∶1＝(d3-d4)∶d3，式中X＝(d3-d4)/d3＝1-d4/d3        (1)
式中，d3是非晶硅层的第三厚度，d4是多晶硅层的第四厚度，X∶1是多晶硅与非晶硅的蚀刻选择比。而且，在已知第三厚度d3和第四厚度d4时，可以从式(1)中确定所需的多晶硅与非晶硅的蚀刻选择比。
(a)d3＝1500和d4＝500时，X＝0.67
(b)d3＝2000和d4＝500时，X＝0.75
(c)d3＝2500和d4＝400时，X＝0.84
(d)d3＝1500和d4＝300时，X＝0.8
例如，用激光装置使非晶硅层结晶时，非晶硅层的厚度范围是约1500到约2000。而且，可以在多晶硅与非晶硅的蚀刻选择比在约0.6到约0.8的条件下蚀刻非晶硅层和多晶硅层。
在底栅控制型多晶硅TFT中，可以有选择地结晶有源区中的非晶硅层，通过调节多晶硅与非晶硅的蚀刻选择比同时蚀刻多晶硅层与非晶硅层，以完全除去非晶硅层，只保留多晶硅层。而且，不用包括涂覆PR层、曝光PR层和剥去PR图形等工艺步骤的附加的光刻工艺，可以形成多晶硅的半导体层。
图5是按照本发明的底栅控制型多晶硅薄膜晶体管用的半导体层的示例性结晶方法的示意性平面图。图5中，基板210包括：第一区域“II”和包围第一区域“II”的第二区域“III”。此外，栅极线214形成在基板210上，连接到栅极线214的栅极212形成在第一区域“II”内的最小显示单元的像素区“P”中。而且，对准键220用与栅极线214相同的材料和相同的工艺沿第二区域“III”的边缘部分形成。而且，栅极绝缘层222和非晶硅层224顺序形成在栅极线214和对准键220上。尽管图5中没有示出，但是，非晶硅层224可以包括本征非晶硅层和掺杂的非晶硅层。
图5中，多晶硅层226可以形成在对应栅极212的第三区域“IV”中。可以用对准键220作参考通过有选择地结晶非晶硅层224形成多晶硅层226。而且，可以用经形成栅极214的步骤形成的对准键220作参考在第三区域“IV”中有选择地形成多晶硅层226，而不用附加的光刻工艺。例如，第一区域“II”和第二区域“III”可以分别对应显示区和非显示区，和第三区域“IV”可以对应有源区。
图6是包括按照本发明的底栅控制型多晶硅薄膜晶体管的示例性液晶显示器的示意性剖视图。图6中，第一和第二基板310和330彼此面对并隔开，其中，栅极312形成在第一基板310的内表面上，栅极绝缘层314形成在栅极312上。此外，包括有源层316a和欧姆接触层316b的半导体层316形成在栅极绝缘层314上。不用附加的光刻工艺而用多晶硅与非晶硅的蚀刻选择比经蚀刻工艺形成半导体层316。
图6中，源极318和漏极320形成在半导体层316上，其中，可以除去源极318和漏极320之间的欧姆接触层316b，在源极318和漏极320之间露出有源层316a的沟道区“ch”。栅极312、半导体层316、源极318和漏极320构成TFT“T”。
然后，在TFT“T”上形成钝化层324，钝化层324上形成像素电极326。钝化层324具有露出漏极320的漏极接触孔322，像素电极326经漏极接触孔322连接到漏极320。尽管图6中没有示出，但是，可以沿第一方向形成连接到栅极312的栅极线，沿垂直于第一方向的第二方向形成连接到源极318的数据线。
然后，在第二基板330的内表面上形成对应TFT“T”的黑色矩阵332，黑色矩阵332上形成滤色片层334。然后，在滤色片层334上形成公共电极336，在像素电极326与公共电极336之间形成液晶层350。尽管图6中没有示出，但是，可以沿第一基板310和第二基板330的外表面分别形成第一偏振板和第二偏振板，第一偏振板下面设置背面光单元。
按照本发明，有源层被有选择地结晶，用多晶硅与非晶硅的蚀刻选择比经蚀刻工艺获得半导体层。由于不用附加的光刻工艺可以形成半导体层，所以，简化了制造工艺，提高了生产率，降低了生产成本。
本领域的技术人员应了解，在不脱离本发明的精神或范围的前提下，按照本发明的底栅控制型多晶硅薄膜晶体管的形成方法还有各种改进和变化。因此，本发明的这些改进和变化都包括在由所附权利要求书及其等效物所界定的本发明的范围内。

Claims (18)

1、一种薄膜晶体管的形成方法，包括：
在基板上形成栅极；
在栅极上形成栅极绝缘层；
在栅极绝缘层上形成非晶硅层；
使对应栅极的有源区中的非晶硅层结晶，以形成多晶硅层；
蚀刻具有所述已形成的多晶硅层的非晶硅层，使非晶硅的蚀刻速度大于多晶硅的蚀刻速度，以在有源区中形成多晶硅半导体层；和
在半导体层上形成源极和漏极。
2、按照权利要求1的方法，其特征在于，形成非晶硅层的步骤包括：在栅极绝缘层上形成本征非晶硅层，和在本征非晶硅层上形成掺杂的非晶硅层。
3、按照权利要求2的方法，其特征在于，半导体层包括：本征多晶硅有源层，和掺杂的多晶硅欧姆接触层。
4、按照权利要求3的方法，其特征在于，掺杂的非晶硅层的厚度大于欧姆接触层的厚度。
5、按照权利要求1的方法，其特征在于，蚀刻条件具有多晶硅与非晶硅的蚀刻选择比在0.6到0.8的范围。
6、按照权利要求1的方法，其特征在于，使有源区中的非晶硅层结晶的步骤包括用激光装置。
7、按照权利要求1的方法，其特征在于，还包括沿基板的边缘部分形成对准键。
8、按照权利要求7的方法，其特征在于，用与栅极相同的材料和相同的层形成对准键。
9、按照权利要求7的方法，其特征在于，使有源区中的非晶硅层结晶的步骤包括用对准键作参考。
10、一种液晶显示装置的制造方法，包括：
在第一基板上形成栅极和连接到栅极的栅极线；
在栅极和栅极线上形成栅极绝缘层；
在栅极绝缘层上形成非晶硅层；
使对应栅极的有源区中的非晶硅层结晶，以形成多晶硅层；
蚀刻具有所述已形成的多晶硅层的非晶硅层，使非晶硅的蚀刻速度大于多晶硅的蚀刻速度，以在有源区中形成多晶硅半导体层；
在半导体层上形成源极和漏极，和形成连接到源极的数据线；
源极、漏极和数据线上形成钝化层；
钝化层上形成像素电极；
在第二基板上形成黑色矩阵；
在黑色矩阵上形成滤色片层；
在滤色片层上形成公共电极；
粘接第一基板和第二基板，使像素电极面对公共电极；和
像素电极与公共电极之间形成液晶层。
11、按照权利要求10的方法，其特征在于，形成非晶硅层的步骤包括：在栅极绝缘层上形成本征非晶硅层，和在本征非晶硅层上形成掺杂的非晶硅层。
12、按照权利要求11的方法，其特征在于，半导体层包括：本征多晶硅有源层，和掺杂的多晶硅欧姆接触层。
13、按照权利要求12的方法，其特征在于，掺杂的非晶硅层的厚度大于欧姆接触层的厚度。
14、按照权利要求10的方法，其特征在于，蚀刻条件具有多晶硅与非晶硅的蚀刻选择比在0.6到0.8的范围。
15、按照权利要求10的方法，其特征在于，使有源层中的非晶硅层结晶的步骤包括用激光装置。
16、按照权利要求10的方法，其特征在于，还包括沿第一基板的边缘部分形成对准键。
17、按照权利要求16的方法，其特征在于，用与栅极相同的材料和相同的层形成对准键。
18、按照权利要求16的方法，其特征在于，使有源区中的非晶硅层结晶的步骤包括用对准键作参考。
CNB2004100382784A 2003-06-25 2004-05-20 底栅控制型多晶硅薄膜晶体管的制造方法 Expired - Fee Related CN1309034C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0041696A KR100539623B1 (ko) 2003-06-25 2003-06-25 버텀 게이트형 폴리 실리콘 박막트랜지스터 소자의 제조방법
KR1020030041696 2003-06-25

Publications (2)

Publication Number Publication Date
CN1577772A CN1577772A (zh) 2005-02-09
CN1309034C true CN1309034C (zh) 2007-04-04

Family

ID=36501819

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100382784A Expired - Fee Related CN1309034C (zh) 2003-06-25 2004-05-20 底栅控制型多晶硅薄膜晶体管的制造方法

Country Status (4)

Country Link
US (1) US6949391B2 (zh)
KR (1) KR100539623B1 (zh)
CN (1) CN1309034C (zh)
TW (1) TWI233695B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599343A (zh) * 2018-12-25 2019-04-09 惠科股份有限公司 薄膜晶体管及其制作方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100954332B1 (ko) * 2003-06-30 2010-04-21 엘지디스플레이 주식회사 액정표시소자와 그 제조방법
KR100712289B1 (ko) * 2005-04-07 2007-04-27 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
CN100459043C (zh) * 2006-02-08 2009-02-04 财团法人工业技术研究院 多晶硅膜的制造方法以及薄膜晶体管的制造方法
KR100785019B1 (ko) * 2006-06-09 2007-12-11 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
WO2009066943A1 (en) * 2007-11-20 2009-05-28 Jae-Sang Ro Thin film transistor and fabricating method of the same
KR100908472B1 (ko) * 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101263726B1 (ko) * 2008-11-07 2013-05-13 엘지디스플레이 주식회사 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
JP5384088B2 (ja) * 2008-11-28 2014-01-08 株式会社ジャパンディスプレイ 表示装置
JP5429454B2 (ja) * 2009-04-17 2014-02-26 ソニー株式会社 薄膜トランジスタの製造方法および薄膜トランジスタ
KR101134989B1 (ko) * 2009-05-15 2012-04-09 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101535821B1 (ko) * 2009-05-29 2015-07-13 엘지디스플레이 주식회사 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 표시장치의 제조방법
KR20120098666A (ko) * 2009-11-26 2012-09-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 제조 방법
KR101764902B1 (ko) 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20120073727A (ko) * 2010-12-27 2012-07-05 삼성전자주식회사 스트레인드 반도체 영역을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
KR20130027188A (ko) 2011-09-07 2013-03-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN102709327B (zh) * 2012-05-16 2015-06-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102842619B (zh) * 2012-09-03 2016-08-03 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法
CN104600082A (zh) * 2015-01-14 2015-05-06 京东方科技集团股份有限公司 一种阵列基板、显示面板及阵列基板的制作方法
CN104716200B (zh) 2015-04-03 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102303019B1 (ko) * 2015-06-16 2021-09-16 삼성디스플레이 주식회사 표시 장치용 패널, 표시 장치용 패널의 코드 판독 방법 및 표시 장치용 패널의 제조 방법
CN104880879A (zh) 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
CN105070724A (zh) * 2015-07-16 2015-11-18 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN109727875A (zh) * 2018-12-25 2019-05-07 惠科股份有限公司 一种薄膜晶体管的制作方法和显示面板
CN112885924A (zh) * 2021-02-05 2021-06-01 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083779A (en) * 1997-02-24 2000-07-04 Lg Electronics Inc Method for fabricating a thin film transistor of a liquid crystal device
CN1353448A (zh) * 2000-11-11 2002-06-12 朱承基 一种用于结晶硅层的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331717B1 (en) * 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
TW367564B (en) * 1995-09-25 1999-08-21 Toshiba Corp Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor
KR100269521B1 (ko) * 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
JP4781518B2 (ja) * 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083779A (en) * 1997-02-24 2000-07-04 Lg Electronics Inc Method for fabricating a thin film transistor of a liquid crystal device
CN1353448A (zh) * 2000-11-11 2002-06-12 朱承基 一种用于结晶硅层的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599343A (zh) * 2018-12-25 2019-04-09 惠科股份有限公司 薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
US6949391B2 (en) 2005-09-27
TW200501426A (en) 2005-01-01
KR100539623B1 (ko) 2005-12-28
KR20050001513A (ko) 2005-01-07
TWI233695B (en) 2005-06-01
CN1577772A (zh) 2005-02-09
US20040266082A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
CN1309034C (zh) 底栅控制型多晶硅薄膜晶体管的制造方法
CN103413812B (zh) 阵列基板及其制备方法、显示装置
US8680525B2 (en) Thin film transistor and manufacturing method thereof
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN100432806C (zh) Lcd阵列基板的制造方法
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
CN1305222A (zh) 制造薄膜晶体管的方法
CN103309105B (zh) 阵列基板及其制备方法、显示装置
KR20050025827A (ko) 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
CN105226015A (zh) 一种tft阵列基板及其制作方法
US7790582B2 (en) Method for fabricating polysilicon liquid crystal display device
WO2017201791A1 (zh) Tft基板的制作方法及tft基板
KR100606448B1 (ko) ２마스크를 적용한 액정표시소자 제조방법
CN1302327C (zh) 用于防止液晶显示器件中的断开的结构及其制造方法
US8110829B2 (en) Array substrate of liquid crystal display and method for fabricating the same
JP6110412B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR20050029512A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JPH0580650B2 (zh)
KR20180010655A (ko) 박막트랜지스터를 이용한 평판표시장치 제조방법
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
KR100764273B1 (ko) 박막트랜지스터 제조방법
KR101904408B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
JP2003207804A (ja) 液晶用マトリクス基板の製造方法
KR19990016120A (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, Korea

Patentee after: LG Display Co., Ltd.

Address before: Seoul, Korea

Patentee before: LG Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070404

Termination date: 20200520

CF01 Termination of patent right due to non-payment of annual fee