CN1303654C - 抛光方法和设备 - Google Patents

Abstract

本发明涉及一种抛光方法及适用于此抛光方法的抛光设备，该方法利用包括磨料颗粒和粘合磨料颗粒的粘合树脂的磨石。利用粘合磨料颗粒的树脂，可以获得具有所需弹性模量的磨石。用此磨石，可以使有凹凸部分的衬底表面变平坦均匀，但与这些凹凸部分的尺寸无关。另外，首先用小弹性模量的抛光工具抛光衬底表面，然后用大弹性模量的抛光工具进行抛光，可以获得损伤减少的抛光表面。本发明的方法可以有效地平面化具有凹凸部分的各种衬底。

Description

抛光方法和设备

本申请是1995年9月13日提出的名称为“抛光方法和设备”的第95197955.8号专利申请的分案申请。

所属领域

本发明涉及一种通过抛光平面化衬底表面图形的技术，特别涉及一种用于制造半导体集成电路的工艺的抛光方法，以及用于此抛光方法的抛光设备。

背景技术

半导体制造工艺包括多步工艺过程。下面首先参照图1(a)-1(f)说明一种布线工艺，作为本发明应用于中的一个工艺实例。

图1(a)是带有形成于其上的第一布线层的晶片的剖面图。在带有形成于其上的晶体管部分的晶片衬底1的表面上形成绝缘膜2，绝缘膜2上再形成例如铝层等布线层3。为连接此晶体管，在绝缘膜2中形成接触孔，因此布线层的对应于接触孔的部位有些凹下，此处由3’表示。在图1(b)所示的第二层布线工艺中，在第一层上形成绝缘膜4和金属铝层5，并且在铝层上涂敷光刻胶膜6，用于曝光，使铝层形成布线图形。接着，如图1(c)所示，利用步进机7对光刻胶膜6曝光由此传递第二层的布线电路图形。这种情况下，如果光刻胶膜6的表面凹凸不平，光刻胶膜表面上的由8表示的凹凸部分不能同时聚焦，所以导致分辨率不令人满意，这是一个很严重的问题。

为了避免上述问题，已研究了以下对衬底表面的平面化工艺。继图1(a)所示步骤后，如图1(d)所示，在形成绝缘层4后，利用此后将说明的方法进行抛光，以便层4变平坦，达到同一图中线9所示的水平。以此方式，获得图1(e)所示状态。此后，形成金属铝层5和光刻胶层6，然后利用图1(f)所示的步进机7进行曝光。这种情况下，不会发生分辨率不令人满意的上述问题。

图2展示了在此之前已普遍用于平面化上述绝缘膜图形的化学机械抛光法。抛光垫11固定于平台12上，并可以旋转。关于抛光垫11，例如可以用通过将泡沫尿烷树脂切成片，并模压成薄片获得的抛光垫。根据工件的类型和所要达到的表面粗糙度，从各种材料和精细表面结构中选择合适的材料和精细表面结构。另一方面，要处理的晶片1通过弹性模压盘13固定于晶片固定器14上。在晶片固定器14旋转的同时，晶片被压到抛光垫11的表面上，并向抛光垫加抛光悬浊液15，由此抛掉晶片表面上绝缘膜4的凸出部分，获得平坦表面。

在抛光如二氧化硅膜等绝缘膜的情况下，通常使用胶态硅石作为抛光悬浊液。胶态硅石以直径为大约30nm的细硅石颗粒悬浮于例如氢氧化钾溶液等碱性水溶液中。因为碱的附加化学作用，使用这种胶态硅石的特点在于，与单独利用磨料的机械抛光相比，可以获得极高的处理效率和光滑的表面，且工艺损伤减少。已知这种在处理过程中在抛光垫和工件间提供抛光悬浊液的方法为自由磨料抛光技术。

大体上说，利用这种自由磨料抛光法的常规晶片平面化技术有两个要解决的难题。一个难题是图形尺寸相关问题，对于某种类型的图形或高度不同的某情况下，不能达到令人满意的平面化程度。另一难题是抛光工艺所需粒子消耗的成本过高。对这些问题以下将作详细说明。

一般情况下，在半导体晶片上形成具有不同尺寸和不同高度的图形。例如，在半导体存储器件中，如图3(a)所示，一个芯片被大体上分为四块，每块的中间规则且密集地形成精细存储单元，单元部分被称为存储块部分16。沿四个存储块部分边界形成外围电路17，用于访问上述存储单元。在典型的动态存储器情况下，一个芯片的尺寸为约7mm×20mm，外围电路17的宽为1mm左右。沿线A-A’取芯片的截面，如图3(b)所示，存储块部分16H的平均高度约为0.5-1μm，高于外围电路部分17L的高度。如果在这种台阶状图形上形成约1-2μm厚的绝缘膜4，则表面部分的剖面形状31基本上反映出底层图形的台阶形状。

用本发明所致力于的平面化工艺，晶片表面上的绝缘膜4将变为点划线32所示那样平坦。然而，在利用通常由聚氨基甲酸酯泡沫形成的软抛光垫用于设想的目的时，因为抛光速度与图形的关系，无法实现上述所想要的平面化。更具体地，如图4所示，如果用软抛光垫11L，则抛光垫表面会象图中实线30所示的那样因抛光负载而变形。因为是集中负载，能在短时间内抛平微米量级尺寸的精细图形，但在毫米量级的大图形尺寸情况下，因为是分布负载抛光速度很低。所以抛光后剖面形状变为图中虚线34所示的样子，仍残留有高度差d。

使抛光垫较硬可以改善平面度，但这种情况下，会带来晶片平面范围内处理不均匀性增大的新问题，及如以后将说明的工艺损伤问题。关于这种利用硬抛光垫时出现的工艺处理不均匀性增大的原因，还不是十分清楚。但推测可能是加到抛光垫表面的磨料被抛光垫表面上的精细结构部分俘获，进入抛光垫和要处理衬底之间的几率变化，且这种改变会对处理造成影响。半导体布线工艺中要求的这种均匀性在±5％以下。目前，抛光垫硬度的上限为杨氏模量为约10kg/mm²。因此，在包括小图形和大图形且量级从毫米到微米等的各种图形混合在一起的半导体器件中，如存储器件中，不能希望有令人满意的平面化效果。为此，可以把这种抛光垫的产品限于不含很大图形的半导体产品，例如逻辑LSI。

至于具有介于硬和软抛光垫之间的特性的抛光垫，日本特许公开平6-208980中公开了一种包括软抛光垫和嵌埋在部分软抛光垫中的硬抛光片的抛光垫。然而，所获得到的抛光特性几乎与有中间硬度的抛光垫相同。

基于上述常规自由磨料抛光法的半导体晶片平面化技术要实现的第二目的是降低很高的生产成本。生产成本高的原因是自由磨料抛光法所用的抛光悬浊液的利用率很低。更具体地，对于不引起伤痕的超平滑抛光，必需以至少每分钟几百cc的速率输送例如胶态硅石等抛光悬浊液。然而，悬浊液的大部分被浪费掉，对实际处理没有作出贡献。而半导体高纯悬浊液的成本相当高，且平面化抛光工艺的成本绝大部分取决于此抛光悬浊液。所以，在这一点上急需有所改善。

至于除所提到的上述方法外的现有方法，在第一届国际ABTEC会议文集的第80-85页(Seoul，1993年11月)描述了一种粘合磨料处理法，其中通过将磨料与金属粉或树脂粘合制造成高速旋转的磨石。然而，已知这种方法存在着经常会在处理表面上造成划伤的缺点。另外，为解决这种划伤问题，日本特许公开平6-302568中公开了一种利用带有通过电泳制造的极小粒径的细料磨石的平面化技术。然而，根据该技术，由于磨石自身很硬，所以仍存在由所用抛光液中或处理气氛中所含的灰尘等造成的划伤问题。

在利用自由磨料抛光法的常规半导体晶片平面化技术中，如上所述，不允许同时平面化最小尺寸为微米量级的精细图形和毫米量级的大图形。所以将这种常规技术应用于包括种种大图形和小图形的半导体集成电路如存储LSI的制造中仍很困难。而且，抛光工艺所需成本相当高，导致其无法应用于批量生产的致命缺点。

本发明的目的是克服上述现有技术中的缺陷，提供一种把大图形和精细图形平面化成同一平面且不产生任何处理损伤的处理方法，以及用于所述处理方法的设备。

本发明另一目的是提供一种低成本的处理方法及用于所述处理方法的设备。

发明内容

采用利用具有可控弹性模量的抛光工具(如磨石)的固定磨料处理方法，代替利用抛光垫和抛光悬浊液的常规自由磨料抛光工艺，可以实现本发明的上述目的。

而且，不用象现有技术那样利用一次处理平面化所有图形，而是通过利用软抛光工具首先只平面化易被损伤的那些精细图形，然后利用硬抛光工具如硬磨石或抛光垫，以较大的力量处理高效率地平面化大图形，可以解决利用硬抛光工具时易发生的超精细图形的处理损伤问题。

由于本发明的固定磨料处理法使用某种磨石和根据工件的物理性质最合适地选择的处理条件，所以，即使用硬抛光工具，也能使平面化处理与图形的相关性很小，且使衬底平面上的处理速度的不均匀性很小，不引起处理的不均匀。除此之外，因为不需要昂贵的抛光悬浊液，所以成本可以很低。而且，处理后的清洗变得较容易。

另外，如果先用低硬度的软抛光垫抛光、切割和磨圆易受处理损伤的超精细图形的拐角部分和易于抛掉的大尺寸图形的拐角部分，然后用形状确立功能强的硬抛光垫平面化，则可以获得满意的处理表面，且与图形宽度的相关性减小，且无处理损伤。

尽管以上已说明本发明应用的对象是半导体晶片，但本发明也可以应用于薄膜显示器件及玻璃和陶瓷基片的平面化。

附图简介

图1(a)-1(f)是平面化晶片表面的工艺的示例图；

图2是解释化学机械抛光方法的示图；

图3(a)是半导体存储器件的平面图，图3(b)是其剖面图；

图4是解释用软抛光垫的抛光方法中的问题的示图；

图5是解释用于本发明的磨石构型的示图；

图6是解释用硬抛光垫的抛光方法中的问题的示图；

图7(a)是解释现有技术的抛光条件的示图，图7(b)是解释本发明抛光条件的示图；

图8(a)-8(e)是解释本发明实施例的示图；

图9是展示适用于实施本发明的处理设备的结构实例的示图；

图10(a)-10(e)是一种半导体器件的剖面图，示出了半导体器件的制造工艺；及

图11是图10(e)所示器件的平面图。

最佳实施例

下面详细说明本发明的实施例。本发明的特征在于，以最佳地控制用硬度的特定磨石代替图2所示设备中的常规抛光垫。如以上对现有技术的说明，已知利用细粒磨石平面化半导体晶片表面的技术有几种。但所有这些技术皆存在在处理表面上造成细小划伤的缺点。所以仍不能投入实际应用。

到目前为止，认为造成这种划伤的原因主要是颗粒尺寸太大。然而，本发明人的研究发现，此问题应归因于所用磨石的弹性模量太大，而不是颗粒尺寸的问题。

本发明的特征在于，利用如图5所示的颗粒21松散地与软树脂22粘合的极软磨石，代替上述致密且硬的磨石。更具体说，磨石的弹性模量为5-500kg/mm²，这样一来其硬度为常规磨石的十分之一到百分之一。相反，比硬抛光垫例如已用于本发明应用的领域的刚性聚氨基甲酸酯泡沫等要硬五到五十倍。

以下将参照实例对制造这种软磨石的方法进行说明。颗粒21的优选实例为二氧化硅、氧化铈和氧化铝颗粒。粒径为0.01-1μm的颗粒能够实现高处理率而且不会造成划伤。至于粘合颗粒用的树脂22，本发明中优选如酚醛树脂等高纯有机树脂。用粘合树脂捏和后，通过施加合适的压力使颗粒凝固，然后，如果必要的话进行如热固化等处理。用这种制造方法，通过适当地选择粘合树脂的类型和所加压力，可以控制所得磨石的硬度。本发明中，所用磨石的硬度控制在弹性模量为5-500kg/mm²。

以下将说明利用上述方法制造的磨石进行处理的实例。在用通过粘合粒径1μm的氧化铈与酚醛树脂获得的弹性模量为100kg/mm²的磨石处理一微米厚的二氧化硅膜时，可以得到令人满意的处理表面，所得表面粗糙度为2nmRa，以及相对于10mm-0.5μm范围内的所有类型图形处理速度为0.3+0.01μm/min的极好图形宽度相关性。没有观察到任何发生于使用硬抛光垫时的晶片表面处理的不均匀。可以推断，这是因为本发明的处理使用了与使用无磨料的常规处理不同的粘合磨料的缘故。

尽管上述处理实例中只提供纯水作抛光液，但不用说，可以根据工件的类型，提供象常规抛光技术中的碱性或酸性液。在工件为二氧化硅或硅时，优选使用碱性液，而工件为如铝或钨等金属时，优选用酸性液。

在需要较高级别的表面粗糙度时，显然可以通过利用上述磨石抛光后用软抛光垫精加工工件表面，来满足这个需求。

如果所用磨石的弹性模量超出上述范围，则无法进行满意地处理。更具体地说，如果磨石的弹性模量小于5kg/mm²，则只能快速抛光宽度小的图形，即，图形宽度的相关性变明显，结果无法平面化存储器件。相反，如果所用磨石的弹性模量大于500kg/mm²，则无论磨石的粒径如何小，仍旧会存在待解决的划伤问题。换言之，只有磨石的弹性模量在这里所建议的5-200kg/mm²范围内，方能进行适用于半导体的处理。更优选范围是50-150kg/mm²。

甚至在上述使用磨石条件下，如果从提高处理效率方面考虑，在要抛光的图形上加过大的抛光压力，也会发生不同于上述划伤问题的处理损伤问题，这取决于要抛光图形的形状。下面将对处理损伤问题加以说明。

如图6所示，在利用硬磨石或抛光垫11H进行抛光时，抛光过程中，抛光工具的表面会只与台阶形图形的凸起部分接触。此时，如果在该图形上加过大的抛光压力，则图形的端部35受到因摩擦力引入的力矩，并会象虚线36所示的那样发生剥离或坍塌，或在图形的基部发生细小的龟裂37。尽管根据处理条件不同而有所不同，但龟裂37的深度常常大于所需平面化的水平，对如半导体器件等抛光产品的可靠性造成了不良影响。由于这种精细图形的损伤问题，需要利用硬抛光工具以低压力慢慢进行平面化工作，为此需要相当长的处理时间。

利用以下将说明的方法可以解决上述问题。下面将参照图7说明造成上述图形损伤的原因和防止这种损伤的本发明的基本思想。同一图中，上部两幅图展示了晶片衬底上的凸起图形压到硬抛光垫11H上情形，而下部两幅图展示了作用于图形上的应力分布。就在抛光开始后，图形端部仍为有角度的，所以应力集中在宽图形101的每个端部，如102所示，其最大值达到了平均应力的十倍以上。另外，作用于窄图形103上的应力104也接近所述的最大值。这种情况下，如果抛光垫和晶片衬底间发生相对运动，则正比于上述应力的摩擦力将作用到图形的不同部分上。如果这些摩擦力大于图形材料的机械强度，则图形的端部会发生剥离或精细图形会发生坍塌。这就是造成图形损伤的原因。

归因于处理初始阶段的上述应力集中的图形损伤问题，可以通过预先去掉引起应力集中的图形拐角部及去掉精细图形得以解决。更具体说，如图7(b)所示，可以通过磨圆宽图形的拐角部分105，或通过降低精细图形的高度并磨圆其拐角部分，如106所示，解决所述的问题。这种图形的应力分布不会集中，如同一图中下半部分所示，所以甚至在利用比现有技术抛光工具更硬的抛光工具也可以施加较大的抛光压力。结果，可以在短时间内实现图形宽度相关性最小的处理。

上述基本思想可以通过两个抛光步骤得以实现。于此，下面将参照图8(a)-8(e)详细说明具体实例。第一步(图8(a)和8(b))，利用软抛光垫11L(垫表面上有细孔的垫，例如SUPREMERN，RODEL NITTA公司的产品)和抛光悬浊液(未示出)，抛光要处理晶片表面31一分钟左右。抛光悬浊液可以用极常用的如胶态硅石、氧化铈和氧化铝等中的任何一种。如图8(c)所示，通过抛光去掉了处理前存在的亚微米级精细图形部分，并磨圆大图形的拐角部分。

接着，第二步，利用平面化作用强的硬抛光工具11H，例如图5所示构型的磨石抛光3分钟左右。由于上述第一步已去掉了易受损伤的精细图形，所以即使用较第一步硬的抛光工具，精细图形基部也不会发生龟裂，可以进行无损伤平面化工艺，如图8(c)所示。

第二步抛光用的抛光工具没有特别的限制，只要它可以平面地高速抛光晶片表面即可。不仅可以用抛光用的磨石，而且可以用由聚氨基甲酸酯泡沫形成的常规硬抛光垫与胶态硅石的十分常见的结合。然而，利用弹性模量在5-500kg/mm²范围内的磨石，可以在短时间内得到平坦且无龟裂的抛光表面。

这样，通过首先用软工具去掉易开裂的图形部分，然后用形状确立作用强的高刚度硬工具进行平面化工艺，可以获得基本上无损伤的抛光面。这种效果是通过本发明人进行的具体实验首次发现的。利用多个抛光步骤获得最终处理表面的技术在此以前已众所周知，如日本特许公开Nos昭1-42823和平2-267950公开这样的技术。所有这些已知方法中，一般在高处理效率但易造成损伤的抛光步骤后，进行意在去掉抛光步骤中产生的损伤的平滑步骤。为此，第一步中所用抛光垫的硬度大于第二步中用的抛光垫。本发明与此相反，意在首先去掉造成这种处理损伤的因素，因此本发明的技术思想与已知方法大相径庭。

图10(a)-(e)展示了包括一个晶体管和一个电容的存储单元的本发明制造工艺的实例。图10是沿图11中A-A’线所取的剖面图。这些图中，数字110表示源区，数字120表示漏区，数字111和121分别表示连接区110和120的连接部分，数字210表示电容下电极，数字230表示电容上电极，数字106表示位线，数字141表示栅电极。

图10(a)是P型硅衬底101的剖面图，通过选择氧化法，该衬底上已形成了厚800nm的氧化硅元件隔离膜102，用于存储单元间的电隔离，还形成了用于开关MOS晶体管的栅绝缘膜的氧化硅膜。此后，通过离子注入掺硼，以控制MOS晶体管的阈值电压，并通过化学汽相淀积法(此后简称为CVD法)，淀积厚300nm的多晶硅膜，用作栅电极141。接着，如图10(b)所示，利用已知的光腐蚀技术，形成MoS晶体管的栅电极141和栅绝缘膜130。多晶硅膜中掺磷，使之导电。随后，通过离子注入掺砷，形成MOS晶体管的源区110和漏区120。

接着，如图10(c)所示，用CVD法在衬底表面上淀积厚500nm的PSG(磷玻璃)膜103，用作层间绝缘膜，然后进行平面化的抛光，到约200nm。抛光PSG膜103所用磨石的弹性模量为50kg/mm²。

然后，在PSG膜上形成连接部分111，及形成位线106(图11)。

接着，如图10(d)所示，用CVD法淀积厚500nm的PSG膜104，用作层间绝缘膜，然后进行平面化的抛光，并通过光腐蚀开窗口，形成连接部分121。抛光PSG膜104所用磨石的弹性模量为50kg/mm²。如果通过用常规的软抛光垫抛光同一膜，用弹性模量为50kg/mm²的磨石进行PSG膜的抛光，则可以减少抛光中的损伤。

随后，用CVD法形成用作电容下电极210的多晶硅膜，并加工成所需形状。另外，在此多晶硅膜中掺磷，使该膜导电。接着，在多晶硅膜上形成电容绝缘膜220和电容电极230(图10(e))。

利用上述方法，可以使存储单元表面比现有技术更平坦，并可以获得精细结构且可靠性高的半导体器件。

下面参照图9说明适用于实施本发明的处理设备的构成。该设备实际上为两压磨盘、两头结构的抛光设备，但其特征在于压磨盘上的抛光工具和操作它们的方法。带有粘结于其上表面的上述低弹性模量磨石的磨石压磨盘51和带有粘结于其上表面的抛光垫的抛光压磨盘52皆以20rpm左右的恒定速度旋转。搬运机械手54将要处理晶片55从装料盒53中取出，并放置于直接作用的载体56上承载的负载环57上，接着，直接作用载体57在图中向左移动，到达装料/卸料位置，其上抛光臂A58旋转，晶片55被真空夹于设置于抛光臂端部的晶片抛光固定(夹持)器59的下侧。接着，抛光臂A58旋转，使固定器59定位于抛光垫压磨盘52上。固定器59旋转的同时将附着在固定器下侧的晶片55向下推到抛光垫52上，以便在提供抛光悬浊液(未示出)的条件下将晶片抛光约1分钟。通过此抛光操作，去掉晶片表面上亚微米级的精细图形部分，该部分正如先前所述的那样易受处理损伤，并磨圆大尺寸图形的拐角部分。

在完成了上述第一抛光步骤后，抛光臂A58旋转，以便晶片抛光固定器59定位于磨石压磨盘51上。然后，固定器59旋转的同时将夹持在固定器下侧的晶片55向下推到磨石压磨盘51上，以与上述相同的方式提供抛光悬浊液(未示出)，研磨晶片55约两分钟。第二抛光步骤结束后，抛光臂A58再旋转，以便晶片抛光固定器59定位到抛光压磨盘52的位置，并以与上述相同的方式抛光晶片55约一分钟。研磨工艺后的此抛光操作用于去掉研磨工艺中造成的轻微划伤等。当然，所讨论的抛光工艺可以省略，这取决于研磨情况或所需的表面粗糙度级别。

通过上述三步抛光完成了抛光工艺，然后，通过清洗工艺清洗晶片。抛光臂A58旋转，以便晶片抛光固定器59置于清洗位置之上，清洗位置处设有旋转刷60。旋转时，利用漂洗刷，旋转刷60清洗夹于固定器59下侧的晶片55的处理面。清洗结束后，直接作用载体56又向上移动到上述清洗位置之上，接收从固定器59的真空吸盘释放的晶片。

可以用利用超声波作用下的喷水嘴的清洗法代替以上使用的旋转刷洗。

然后，直接作用载体56又回到装料/卸料位置时，晶片搬运机械手54夹住处理过的晶片，并将之装于卸料盒61中。这些是抛光臂A58的一个操作循环。在这些操作同时，抛光臂B62也以相同的方式工作。当然，这要以时间分享方式有效地利用两个抛光平台。抛光臂B62的操作顺序与抛光臂A58相同，但其相位滞后半个周期。即，抛光臂B62与上述第二抛光步骤同步开始工作。

上述实施例的构造适用抛光臂为两个的情形。这种构造中，如果存在两抛光臂的旋转路径交叉或彼此接触的部位，及如果该部位处提供有一对清洗刷和直接作用装料/卸料载体的停止位置，则两抛光臂可以实现其有关功能。

尽管上述实施例采用两抛光臂，但无需说，为简化结构可只用一个抛光臂。相反，为提高设备的产量，可以用三个以上抛光臂，或单个抛光臂上固定多个晶片抛光固定器，而且，尽管上述实施例中使用两个独立的用于垫和磨石的旋转平台，但可以只用一个旋转平台。这种情况下，环形磨石设置于旋转平台的外围，抛光垫置于平台的中间，还可采用旋转台倾斜以减少设备的垂足(安装的凸起区)的设计。

本发明不仅可以应用于半导体器件，还可以应用于液晶显示器件、微细加工、磁盘基片、光盘基片、菲涅尔透镜、及其它具有精细表面结构的光学元件。

Claims (6)

1.一种半导体器件制造方法，用于通过分步利用至少一第一抛光工具和一第二抛光工具来平面化一形成在一半导体衬底表面上并具有凹凸图形的薄膜，包括下列步骤：

将带有形成在其表面上的该凹凸图形的该半导体衬底交替地压靠到该第一抛光工具的表面和该第二抛光工具的表面上；以及

使该半导体衬底表面与该第一抛光工具和该第二抛光工具的表面之间产生相对运动；

其中，被首先使用的第一抛光工具的弹性模量小于被随后使用的第二抛光工具的弹性模量。

2.根据权利要求1所述的半导体器件制造方法，其特征在于被使用的第一抛光工具是一包括树脂的抛光垫。

3.根据权利要求1所述的半导体器件制造方法，其特征在于该第二抛光工具包括磨料颗粒以及一种用于粘合和固定该磨料颗粒的材料。

4.根据权利要求3所述的半导体器件制造方法，其特征在于该第二抛光工具的弹性模量为5-500kg/mm²。

5.如权利要求3所述的半导体器件制造方法，其特征在于作为该第二抛光工具的一种组分的磨料颗粒为二氧化硅、氧化铈和氧化铝中的任意一种或它们的混合物的颗粒。

6.如权利要求3所述的半导体器件制造方法，其特征在于作为该第二抛光工具的一种组分的磨料颗粒的粒径不小于0.01微米且不大于1微米。

Images