[go: up one dir, main page]

CN1384980A - 差动放大器输入端防静电放电保护电路 - Google Patents

差动放大器输入端防静电放电保护电路 Download PDF

Info

Publication number
CN1384980A
CN1384980A CN00815006.0A CN00815006A CN1384980A CN 1384980 A CN1384980 A CN 1384980A CN 00815006 A CN00815006 A CN 00815006A CN 1384980 A CN1384980 A CN 1384980A
Authority
CN
China
Prior art keywords
circuit
pin
virtual earth
differential input
earth node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00815006.0A
Other languages
English (en)
Other versions
CN1175491C (zh
Inventor
斯蒂芬·乔纳森·布伦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1384980A publication Critical patent/CN1384980A/zh
Application granted granted Critical
Publication of CN1175491C publication Critical patent/CN1175491C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

一种保护电路防止差动输入电路如,RF电路的静电放电。电路包括第一和第二个二极管(Q1,D2),按相对方向连接在第一差动输入针(IP)和一个假接地节点(236)之间;第三和第四个二极管(Q3,D4),按相对方向连接在第二差动输入针(IPB)和假接地节点(236)之间;第一保护装置(D5),连接在假接地节点(236)和第一外部插针之间,如正的电源针(VCC);第二保护装置(D6),连接在假接地节点(236)和第二外部插针之间,如负的电源针(VEE)。第一和第二保护装置分别包括第五和第六个二极管。由于在假接地节点没有信号出现,所以第五和第六个二极管的电容没有感应,因此,第五和第六个二极管可以做得很大。

Description

差动放大器输入端防静电放电保护电路
有关申请书的参考文献
本申请书要求获得序号为No.60/161,801的暂定申请书中的权益，该申请书的提交时间为1999年10月27日。
本发明的领域
本发明是关于灵敏电路的防静电放电保护电路，特别是关于对差动输入端的保护，如差动射频输入端。
本发明的背景
半导体电路的输入端容易遭受静电放电的破坏。虽然在先前技术中使用了保护电路，但对于射频电路防静电放电的保护是非常困难的。保护电路可能要涉及到射频输入端与接地点之间的二极管的连接。静电放电可给二极管加偏压使其成为导体，因此在灵敏的射频电路中不能使用高电压。这种射频输入可能连接到低噪声接收机的前端，用于接收电平非常低的信号，并且保护电路增加的电容降低了射频性能。这种射频电路的一个例子是移动电话接收机。因此，研制射频电路的保护电路所遇到的挑战是对防静电放电提供充分保护而又不使性能降低到不可接受的程度。
图5所示的是一种先前技术的保护电路。差动放大器包括双极型晶体管10、12和14，差动输入IP和IPB分别连接到晶体管10和14的基极。二极管20连接到晶体管10的基极和发射极之间，而二极管22连接到晶体管14的基极和发射极之间。如果是小信号，结点24，晶体管10和14的共用发射极作为假接地。晶体管10和14的基极-发射极结为静电提供了非破坏性放电，而二极管20和22提供了对静电放电的附加防护。这种电路对涉及电源针的静电放电提供了有限防护。此外，对于在输入端采用双极型晶体管的电路来说，其使用是受到限制的。
图6表示的是在先前技术中广泛使用的保护电路。二极管30-36连接到差动输入IP和IPB之间，而二极管40-46连接到差动输入和电源针VCC和VEE之间。图6所示的保护电路只限于在低频信号的情况下使用，原因是由二极管加给的大容量负荷。减小二极管40-46的尺寸会降低静电放电防护的效能。
对于采用双极差动输入的集成电路的防静电放电保护电路见美国专利No.5,862,031，于1999年1月19日授给Wicker et al。
由于已知的保护电路大容量地加载射频输入，射频输入经常处于无保护状态并且易遭受破坏。因此需要对差动输入的防静电放电保护电路进行改进。
本发明的概述
按照发明的第一个方面，提供对差动输入的防静电放电保护电路。该电路包括第一和第二个二极管，按相对方向连接在第一差动输入针和一个假接地节点之间；第三和第四个二极管，按相对方向连接在第二差动输入针和假接地节点之间；第一个保护装置，连接在假接地节点和第一个外部插针之间；和第二个保护装置，连接在假接地节点和第二个外部插针之间。
第一和第二个保护装置可分别包括第五和第六个二极管。在最佳实施方案中，第五和第六个二极管中的每一个都要大于第一、二、三和四个二极管中的每一个。最好第一、二、三和四个二极管是匹配的。第一外部插针可包含一个正的电源针，而第二个外部插针可包含一个负的电源针或电路接地针。
在一个方案中，第一、二、三和四个二极管中的每一个都是作为一个晶体管的集电极-基极结实施的。在另一个方案中，第一个二极管包含一差动对的第一晶体管的基极-发射极结；第三个二极管包含一差动对的第二晶体管的基极-发射极结；假接地节点是差动对的一个共用发射极。
按照发明的另一个方面，提供对差动输入电路的防静电放电保护方法。该方法包括步骤(a)在第一差动输入针和假接地节点之间提供第一放电通道；(b)在第二差动输入针和假接地节点之间提供第二放电通道；(c)在假接地节点和第一外部插针之间提供第三放电通道；(d)在假接地节点和第二外部插针之间提供第四放电通道。第一个和第二个放电通道最好是双向的。
按照本发明的进一步发展，提供对差动输入电路的防静电放电保护电路。该电路包括第一和第二个二极管，按相对方向连接在第一差动输入针和一个假接地节点之间；第三和第四个二极管，按相对方向连接在第二差动输入针和假接地节点之间；第一保护装置，连接在假接地节点和第一外部插针之间。
对附图的简要说明
为了更好地理解本发明，特将附图作为文件的一个部分提供以供参考，其中包括：
图1是按照本发明设计的带有保护电路的一个示范电路的方框图；
图2是按照本发明设计的一个示范保护电路的示意图；
图3是本发明中的保护电路实施的第一个例证的示意图；
图4是本发明中的保护电路实施的第二个例证的示意图
图5是第一个采用先前技术的保护电路的示意图；
图6是第二个采用先前技术的保护电路的示意图。
本发明的详细说明
图1是按照本发明设计的带有保护电路的电路方框图。电路10有差动输入针IP和IPB，并在电源针VCC和VEE接收电源电压。电路10是一个典型的射频集成电路，但是本发明的保护电路可以同其它带有差动输入的电路一起使用。典型的做法是，给电源针VCC加正电压，给电源针VEE加负电压或电路接地。在典型的应用中，电路10向在同一个集成电路芯片或另一个集成电路芯片上的附加电路提供输出。在一个例子中，电路10是一个安装在移动电话接收机输入端的低噪声放大器。输入针IP和IPB可以连接到带通滤波器，而该滤波器又连接到一个天线。
保护电路20在输入针IP和IPB处接收差动输入，并且连接到电源针VCC和VEE。保护电路20的作用是保护电路10的差动输入，防止在差动输入针IP和IPB和电源针VCC和VEE的任何组合之间发生静电放电。差动输入针IP和IPB和电源针VCC和VEE是一个集成电路的外部插针。
图2是按照本发明设计的一个示范保护电路的示意图。二极管30和32按反方向连接到输入针IP和假接地节点36之间，而二极管40和42按反方向连接到输入针IPB和假接地节点36之间。输入针IP和IPB一起组成差动输入，并且加到输入针IP和IPB的差动输入信号是反相的。二极管30和34的阴极连接到假接地节点36，二极管32的阴极连接到差动输入针IP，而二极管42的阴极连接到差动输入针IPB。二极管50连接在假接地节点36和正电源针VCC之间，而二极管50的阴极连接到电源针VCC。二极管52连接在假接地节点36和负电源针VEE之间，而二极管52的阴极连接到假接地节点36。
图2所示的保护电路20在差动输入针IP和IPB之间，并且从每个输入针到每个电源针，提供了双向防静电放电保护。二极管30、32、40和42最好是采用较小的二极管，而二极管50和52较大。这4个小二极管30、32、40和42提供双向放电通道，从差动输入针IP和IPB到假接地节点36；而两个大二极管50和52提供双向放电通道，从假接地节点36到正、负电源针VCC和VEE。总之，该保护电路为每个阻抗比被保护的电路低的静电放电提供放电通道。
所有可能发生的涉及到输入针IP的静电放电的放电通道见下表1。二极管参考数字后的“R”表示放电通道是通过一个反向偏置二极管的击穿实现的。所有其它通道是通过正向偏置二极管。由于对称，所有涉及到输入针IPB的静电放电都存在类似的放电通道。
                表1
    插针之间的静电放电     放电通道
    +ve     -ve
    IP     IPB   二极管30+42
    IP     VEE   二极管30+52R
    VEE     IP   二极管52+32
    IP     VCC   二极管30+50
    VCC     IP   二极管32+50R
二极管30、32、40和42所加的反向偏压从来不超过它们的正向传导电压。二极管50和52的反向击穿电压应尽可能小，但仍超过电路的最大所需电源电压并有合理的安全余量。二极管50和52的击穿模式必须保证不能由于静电放电而使结点遭到破坏。这些要求对于静电保护装置是通用的，并且在给定过程中采用一个或多个结点通常就能够满足这些要求。保护电路20的设计必须考虑到在正常工作中在输入针IP和IPB处出现的任何共模电压，并且必须保证二极管50和52是加反向偏压的，而且偏压不超过二极管50和52的击穿电压。
对于出现在输入针IP和IPB处的任何平衡的差动输入信号，节点36是假接地，在节点36没有信号电压出现。因此，二极管50和52可以做得很大。由于任何寄生电容连接到假接地，没有电流流入该电容，它不能给输入端加载。二极管50和52的尺寸通常受到布局方面的限制。图2所示保护电路的优点是一对大型二极管50和52被两个输入分享，因而该电路有效地利用了空间。
保护电路可承受的静电保护程度是受二极管30、32、40和42的尺寸限制的。这些二极管的寄生电容加载输入端，因此它们尺寸的确定是通过在所需保护和所需射频性能之间采取平衡。通常二极管30、32、40和42要比二极管50和52小得多。
图2所示并在前面描述的保护电路20采用两个二极管50和52，分别连接在假接地节点36和正、负电源针VCC和VEE之间。通常本发明的保护电路可使用一个或多个二极管或其它静电保护装置，每个连接在假接地节点和集成电路或其它电子电路的外部插针之间。在图2的例子中，由于外部插针是电源针，保护电路是用于保护外部插针免遭静电破坏。与外部插针的连接最好是直接连接，但是也可以通过一个或多个电子元件，如电阻。
图3所示的是保护电路最佳实施方案的示意图。图2中的二极管30、32、40和42采用的分别是NPN晶体管130、132、140和142的集电极-基极结。这些晶体管是单发射极、单基极接触装置，选用的目的是最佳金属化和在给定CJC(集电极-基极结的寄生电容)和CJS(集电极-衬底结寄生电容)情况下的集电极-基极阻抗最低。输入针IP由晶体管132的CJS和CJC以及晶体管130的CJC加载，同样输入针IPB由晶体管142的CJS和CJC以及晶体管140的CJC加载。二极管150和152可以是任何静电保护二极管或装置，并且应该尽可能的大。
图4所示的是双极差动输入保护电路另一个实施方案的示意图。一个差动放大器电路包括NPN输入晶体管230和240，以及一个电流源晶体管260。二极管232连接到输入针IP和晶体管230和240的共用发射极结点236之间。二极管242连接到输入针IPB和共用发射极结点236之间。输入针IP和IPB共同组成一个差动输入，并且加到输入针IP和IPB上的差动输入信号是反相的。二极管250连接到共用发射极结点236和电源针VCC之间，而二极管252连接到共用发射极结点236和电源针VEE之间。
在图4的电路中，晶体管230和240的发射极-基极结的作用相当于一个静电保护二极管。图4的电路与图2的电路相比较，晶体管230的发射极-基极结相当于二极管30；二极管232相当于二极管32；晶体管240的发射极-基极结相当于二极管40；二极管242相当于二极管42；二极管250相当于二极管50；二极管252相当于二极管52。共用发射极结点236对于小输入信号来说是假接地，但是对于大的输入，由于发射极-基极结的非线性特性，一些信号会出现在结点236。因此，该实施方案的效能低于图3中的方案，并且二极管250和252的寄生电容会遭成一些加载。
其它实施方案包括采用其它装置，如SCR，取代图2中的二极管250和252，或者用复合二极管取代二极管30、32、40和42中的每一个以便增大允许输入范围。在图2的方案中，输入针IP和IPB间的电压受两个正偏压二极管的限制。
前面展示和介绍过的实施方案在目前被认为是本发明的最佳实施方案，显然对于熟悉该项技术的人们来说，在不超越本发明按照附加权利要求规定的范围内会做一些修改和改进。

Claims (22)

1.一个电路差动输入的防静电放电保护电路，该电路包括：
第一和第二个二极管，按相对方向连接在第一差动输入针和一个假接地节点之间；
第三和第四个二极管，按相对方向连接在第二差动输入针和假接地节点之间；
第一保护装置，连接在假接地节点和第一外部插针之间；和
第二保护装置，连接在假接地节点和第二外部插针之间。
2.在权利要求1中定义的保护电路中，第一和第二保护装置分别包括第五和第六个二极管。
3.在权利要求2定义的保护电路中，所述第五和第六个二极管中的每一个都要大于第一、二、三和四个二极管中的每一个。
4.在权利要求1中定义的保护电路中，所述第一、二、三和四个二极管应基本匹配。
5.在权利要求1中定义的保护电路中，所述第一外部插针包含一个正的电源针。
6.在权利要求5中定义的保护电路中，所述第二外部插针包含一个负的电源针。
7.在权利要求5中定义的保护电路中，所述第二外部插针包含一个电路接地针。
8.在权利要求1中定义的保护电路中，所述第一、二、三和四个二极管中的每一个都是作为一个晶体管的集电极-基极结实施的。
9.在权利要求1中定义的保护电路中，所述第一个二极管包含一个差动对的第一晶体管的基极-发射极结；第三个二极管包含一个差动对的第二个晶体管的基极-发射极结；假接地节点是差动对的一个共用发射极。
10.一个电路差动输入的防静电放电保护方法。该方法包括下列步骤：
(a)在第一个差动输入针和假接地节点之间提供第一放电通道；
(b)在第二个差动输入针和假接地节点之间提供第二放电通道；
(c)在假接地节点和第一外部插针之间提供第三放电通道；和
(d)在假接地节点和第二外部插针之间提供第四放电通道。
11.在权利要求10中定义的方法中：
步骤(a)包括提供第一和第二个二极管，按相对方向连接在第一差动输入针和一个假接地节点之间；
步骤(b)包括提供第三和第四个二极管，按相对方向连接在第二差动输入针和假接地节点之间；
步骤(c)包括提供第一保护装置，连接在假接地节点和第一个外部插针之间；
步骤(d)包括提供第二保护装置，连接在假接地节点和第二外部插针之间。
12.在权利要求11定义的方法中，步骤(c)包括将所述第一保护装置连接到假接地节点和正电源针之间；步骤(d)包括将所述第二保护装置连接在假接地节点和负电源针之间。
13.在权利要求11定义的方法中，步骤(c)包括提供第五个二极管，步骤(d)包括提供第六个二极管。
14.在权利要求10定义的方法中，步骤(a)包括提供第一双向放电电路，步骤(b)包括提供第二双向放电电路。
15.电路差动输入的防静电放电保护设备，包括：
在所述电路的第一差动输入针和假接地节点之间提供第一放电通道的设备；
在所述电路的第二差动输入针和假接地节点之间提供第二放电通道的设备；
在假接地节点和第一外部插针之间提供第三放电通道的设备；和
在假接地节点和第二外部插针之间提供第四放电通道的设备。
16.在权利要求15定义的设备中，所述提供第一放电通道的设备包括第一和第二个二极管，按相对方向连接在第一差动输入针和一个假接地节点之间；所述提供第二放电通道的设备包括第三和第四个二极管，按相对方向连接在第二差动输入针和一个假接地节点之间；所述提供第三放电通道的设备包括第一保护装置，连接在假接地节点和第一外部插针之间；所述提供第四放电通道的设备包括第二保护装置，连接在假接地节点和第二外部插针之间。
17.在权利要求16定义的设备中，所述第一、二、三和四个二极管中的每一个都是作为一个晶体管的集电极-基极结实施的。
18.在权利要求16定义的设备中，所述第一和第二保护装置分别包括第五和第六个二极管。
19.在权利要求15定义的设备中，所述第一外部插针包括一个正电源针，而第二外部插针包括一个负电源针或电路接地针。
20.在权利要求15定义的设备中，所述第一和第二放电通道包括双向放电通道。
21.一个电路差动输入的防静电放电保护电路，包括：
第一和第二个二极管，按相对方向连接在第一差动输入针和一个假接地节点之间；
第三和第四个二极管，按相对方向连接在第二差动输入针和假接地节点之间；和
一个静电放电保护装置，连接在假接地节点和一个外部插针之间。
22.在权利要求21定义的保护电路中，所述保护装置包括第五个二极管。
CNB008150060A 1999-10-27 2000-10-11 差动放大器输入端防静电放电保护电路 Expired - Lifetime CN1175491C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16180199P 1999-10-27 1999-10-27
US60/161,801 1999-10-27
US09/541,872 2000-04-03
US09/541,872 US6400541B1 (en) 1999-10-27 2000-04-03 Circuit for protection of differential inputs against electrostatic discharge

Publications (2)

Publication Number Publication Date
CN1384980A true CN1384980A (zh) 2002-12-11
CN1175491C CN1175491C (zh) 2004-11-10

Family

ID=26858126

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008150060A Expired - Lifetime CN1175491C (zh) 1999-10-27 2000-10-11 差动放大器输入端防静电放电保护电路

Country Status (5)

Country Link
US (1) US6400541B1 (zh)
EP (1) EP1236229B1 (zh)
CN (1) CN1175491C (zh)
DE (1) DE60040300D1 (zh)
WO (1) WO2001031708A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449749C (zh) * 2005-12-20 2009-01-07 联咏科技股份有限公司 具有静电放电保护电路的差动输入输出级
CN1985370B (zh) * 2004-07-13 2010-09-08 Nxp股份有限公司 包含esd器件的电子器件
CN102255626A (zh) * 2011-06-30 2011-11-23 清华大学 一种基于π型网络带有静电放电保护的毫米波频段接收机
US8179645B2 (en) 2008-01-31 2012-05-15 Realtek Semiconductor Corp. Network communication processing apparatus with ESD protection
CN101764397B (zh) * 2008-12-24 2013-06-05 美格纳半导体有限会社 静电放电保护电路
CN103855703A (zh) * 2012-12-06 2014-06-11 Nxp股份有限公司 Esd保护
CN107769757A (zh) * 2017-10-10 2018-03-06 西安微电子技术研究所 一种比较器抗静电电路及其工作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4037029B2 (ja) * 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
KR20020085101A (ko) * 2001-05-04 2002-11-16 삼성전자 주식회사 다이오드를 이용한 정전기적 방전으로부터의 보호 회로
US6738248B1 (en) * 2002-10-28 2004-05-18 Lsi Logic Corporation ESD protection circuit for low amplitude signals
TWI268657B (en) * 2003-03-27 2006-12-11 Realtek Semiconductor Corp Variable gain amplifier
US7026839B1 (en) 2003-06-26 2006-04-11 Marvell International Ltd. Circuits, architectures, systems and methods for overvoltage protection
JP4114751B2 (ja) * 2004-03-31 2008-07-09 シャープ株式会社 半導体装置
US20060063285A1 (en) * 2004-09-23 2006-03-23 Miller Joseph P Methods for measuring die temperature
KR100617801B1 (ko) * 2005-05-27 2006-08-28 삼성전자주식회사 이동통신 단말기의 정전기 및 감전 보호 장치
EP2148434A1 (en) * 2008-07-24 2010-01-27 Seiko Epson Corporation Radio frequency circuit with electrostatic protection and impedance matching and method for calibrating the same
WO2013120259A1 (en) * 2012-02-15 2013-08-22 Qualcomm Incorporated Surge protection for differential input/output interfaces
US9219055B2 (en) 2012-06-14 2015-12-22 International Business Machines Corporation Structure and method for dynamic biasing to improve ESD robustness of current mode logic (CML) drivers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879640A (en) 1974-02-11 1975-04-22 Rca Corp Protective diode network for MOS devices
US4044313A (en) 1976-12-01 1977-08-23 Rca Corporation Protective network for an insulated-gate field-effect (IGFET) differential amplifier
DE2751289A1 (de) 1977-11-16 1979-05-17 Siemens Ag Mos-fet-differenzverstaerker
US4158863A (en) * 1978-03-07 1979-06-19 American Optical Corporation Input overload protection circuit
NL8100242A (nl) * 1981-01-20 1982-08-16 Philips Nv Overspanningsbeveiliging van een lijncircuit.
JPH02246613A (ja) 1989-03-20 1990-10-02 Fujitsu Ltd 静電破壊保護回路
JPH0722928A (ja) 1993-06-24 1995-01-24 Nec Corp 半導体集積回路装置
US5764464A (en) * 1995-11-17 1998-06-09 Burr-Brown Corporation Low input bias current circuit
JPH1146120A (ja) * 1997-07-25 1999-02-16 Mitsubishi Electric Corp 差動増幅回路
US5862031A (en) 1997-11-26 1999-01-19 Analog Devices, Inc. ESD protection circuit for integrated circuits having a bipolar differential input

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985370B (zh) * 2004-07-13 2010-09-08 Nxp股份有限公司 包含esd器件的电子器件
CN100449749C (zh) * 2005-12-20 2009-01-07 联咏科技股份有限公司 具有静电放电保护电路的差动输入输出级
US8179645B2 (en) 2008-01-31 2012-05-15 Realtek Semiconductor Corp. Network communication processing apparatus with ESD protection
CN101764397B (zh) * 2008-12-24 2013-06-05 美格纳半导体有限会社 静电放电保护电路
CN102255626A (zh) * 2011-06-30 2011-11-23 清华大学 一种基于π型网络带有静电放电保护的毫米波频段接收机
CN102255626B (zh) * 2011-06-30 2013-08-21 清华大学 一种基于∏型网络带有静电放电保护的毫米波频段接收机
CN103855703A (zh) * 2012-12-06 2014-06-11 Nxp股份有限公司 Esd保护
CN103855703B (zh) * 2012-12-06 2017-09-22 安世有限公司 Esd保护
CN107769757A (zh) * 2017-10-10 2018-03-06 西安微电子技术研究所 一种比较器抗静电电路及其工作方法
CN107769757B (zh) * 2017-10-10 2020-12-01 西安微电子技术研究所 一种比较器抗静电电路及其工作方法

Also Published As

Publication number Publication date
WO2001031708A8 (en) 2001-06-14
EP1236229A1 (en) 2002-09-04
US6400541B1 (en) 2002-06-04
EP1236229B1 (en) 2008-09-17
CN1175491C (zh) 2004-11-10
DE60040300D1 (de) 2008-10-30
WO2001031708A1 (en) 2001-05-03

Similar Documents

Publication Publication Date Title
CN1175491C (zh) 差动放大器输入端防静电放电保护电路
US8049250B2 (en) Circuit and method for power clamp triggered dual SCR ESD protection
US6501630B1 (en) Bi-directional ESD diode structure
US7023677B2 (en) ESD protection designs with parallel LC tank for Giga-Hertz RF integrated circuits
JP4896137B2 (ja) Ｅｓｄ保護回路
US6674129B1 (en) ESD diode structure
US6693780B2 (en) ESD protection devices for a differential pair of transistors
JP5024808B2 (ja) 集積回路のための入力段ｅｓｄ保護
US5510947A (en) Electrostatic discharge protective device having a reduced current leakage
US20050045909A1 (en) Electrostatic discharge protection for integrated circuit devices
CN100557802C (zh) 高频集成电路
US6429489B1 (en) Electrostatic discharge power clamp circuit
EP0735640A1 (en) Protection circuit for semiconductor devices
US20110038087A1 (en) Discharge protection apparatus and method of protecting an electronic device
US7463466B2 (en) Integrated circuit with ESD protection circuit
US7042689B2 (en) High voltage tolerant ESD design for analog and RF applications in deep submicron CMOS technologies
JP3899052B2 (ja) 集積回路
US6740934B2 (en) ESD protection scheme for outputs with resistor loading
US8000067B1 (en) Method and apparatus for improving supply noise rejection
JP2838836B2 (ja) 半導体集積回路及び半導体集積回路装置
US6731488B2 (en) Dual emitter transistor with ESD protection
US7167350B2 (en) Design implementation to suppress latchup in voltage tolerant circuits
US6831520B2 (en) Amplifier circuit apparatus and method of EMI suppression
JP3498755B2 (ja) 増幅器の出力ノードのｓｐｕ条件下の保護デバイス
JP3022674B2 (ja) 静電保護回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Publication of corrected invention patent application

Correction item: Priority

Correct: 1999.10.27 US 60/161,801|2000.04.03 US 09/541,872

False: 2000.04.03 US 09/541,872

Number: 45

Volume: 20

CI03 Correction of invention patent

Correction item: Priority

Correct: 1999.10.27 US 60/161,801|2000.04.03 US 09/541,872

False: 2000.04.03 US 09/541,872

Number: 45

Page: The title page

Volume: 20

ERR Gazette correction

Free format text: CORRECT: PRIORITY; FROM: 2000.4.3 US 09/541,872 TO: 1999.10.27 US 60/161,801 2000.4.3 US 09/541,872

ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: ANALOG DEVICES, INC.

Effective date: 20080404

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080404

Address after: Hsinchu Science Industrial Park, Taiwan

Patentee after: MediaTek.Inc

Address before: Massachusetts, USA

Patentee before: Analog Devices, Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20041110