[go: up one dir, main page]

CN1354887A - 半导体存储元件的制法 - Google Patents

半导体存储元件的制法 Download PDF

Info

Publication number
CN1354887A
CN1354887A CN00808661A CN00808661A CN1354887A CN 1354887 A CN1354887 A CN 1354887A CN 00808661 A CN00808661 A CN 00808661A CN 00808661 A CN00808661 A CN 00808661A CN 1354887 A CN1354887 A CN 1354887A
Authority
CN
China
Prior art keywords
layer
barrier layer
barrier
hard mask
described method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00808661A
Other languages
English (en)
Other versions
CN1155063C (zh
Inventor
M·安格哈德特
V·维恩里奇
F·克雷普
M·希尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1354887A publication Critical patent/CN1354887A/zh
Application granted granted Critical
Publication of CN1155063C publication Critical patent/CN1155063C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10P14/69433—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及具有硅衬底的半导体元件,尤其是DRAM或FeRAM的一种制法,在硅衬底上安排了具有下电极,上电极和处于其间尤其是由铁电材料构成的介电层的至少一只存储电容器,其中,下电极通过尤其是由扩散壁垒或扩散壁垒与粘着层组合成夹层形成的壁垒层与硅衬底绝缘,该粘着层尤其是由Ir,IrO2,IrO形成。该壁垒层在存储电容器淀积前,借助尤其是由SiO2,SiN,SiON形成的硬掩模结构化。在结构化后残留的硬掩模层被去除暴露出结构化的壁垒层。本发明的特征为,在排除残留的掩模层前,借助CVD(化学汽相沉积)将其埋入SiO2内,以及其特征为,应用SiO2－CMP(化学机械抛光)将残留的掩模层与SiO2埋入层一起从壁垒层的表面去除。

Description

半导体存储元件的制法
本发明涉及根据权利要求1前序部分的半导体存储元件的制法，正如从US-A-5 464 786，US-A-5 506 166和US-A-5 581 436获悉的那样。
此外，从WO 99/27581获悉，在衬底上提供具有其内存在接触填塞的绝缘层。其上形成具有凹槽的介质，并且在该结构上提供壁垒层作为扩散壁垒。随后淀积用于存储电容器的下电极层，介电层和上电极层。随后紧接着淀积一缓冲层，用来覆盖该结构并填充剩余的凹槽。最后在化学机械平面化步骤中，去掉缓冲层直到壁垒层，随后除掉在表面上暴露的壁垒层。
有关的半导体存储元件包含至少一只具有存储介质的存储器电容器，该存储器介质是由铁电薄膜或具有高介电常数的薄膜构成。在使用这类存储介质时，在高温，以量级800℃的独特方式，在尤其以氧作为工艺气体的氧化气氛里退火处理是必需的。必须避免物质的扩散过程，例如通过用于作为对硅衬底接触的多晶硅填塞(所谓plugs(插塞))的氧化所引起，因为它可以导致半导体存储元件的损害或者甚至故障。
为了杜绝物质的扩散过程，置入扩散壁垒或者这种壁垒与粘着层组合的夹层结构，例如由Ir，IrO2，IrO形成。以下这种结构都称为壁垒或壁垒层。这些壁垒安排在存储电容器和硅衬底之间。就是说，该下电极，典型地由Pt，Ru，RuO2形成的存储电容器所谓的底电极淀积到壁垒层上。为了确保下电极最佳地粘着在壁垒层上，壁垒层必须具有尽可能大的平坦接触面。此外要求尽可能低的接触电阻，特别是电极薄层通常在硅衬底上粘着不良。
壁垒层在等离子体内只可以不良地结构化，因为它在指定作结构转换的工艺化学中形成不充分的或非挥发性的化合物。因此迄今优先通过该层的物理溅射剥离来实现结构化。因此在结构转换时达到对掩模材料微不足道的选择性。此外，在由IrO2形成的壁垒层的情况下，这时释放的氧额外地对光刻胶剥蚀有贡献。此外，结构转换通过光刻胶的侧向缩进，或者通过在产生的结构的侧壁上只是难以去除或甚至完全不可去除的再沉积的积累或通过两者的组合，导致CD(临界尺寸)显著的改变和/或导致轮廓倾斜。
此外已知，与在硅衬底上存储电容器的淀积相结合，应用例如由SiO2，SiN或SiON形成的介质硬的掩模或硬掩模。由于这些掩模层的基本上极微小的可侵蚀性，在借助该掩模层进行工艺处理时，是可实现较高的选择性的。然而，根据掩模棱平面在等离子体结构化处理过程中优先的物理溅射剥蚀时，掩模层的厚度必须选择大于单独通过选择性预定的值，以避免棱面转换到应结构化的层内。在等离子刻蚀工艺中，实现结构转换后残留的掩模的去除，导致预期形貌的额外放大至少为应去除的掩模层厚度。
这类结构化工艺例如由US-A-5 464 786，US-A-5 506 166和US-A-5 581 436获悉。用于随后的掩模层剥蚀的湿法处理工艺，由于与其联系的结构附加的各向同性的钻蚀，原则上被排除掉了。
本发明的任务是提供本文开始所述类型的一种方法，该方法保证壁垒层对存储电容器的下电极最佳的大面积或大粘着面。
本任务通过权利要求1所述的方法解决。
本发明的有益的扩展在从属权利要求内叙述。
换言之，本发明提供借助CVD(化学气相淀积)在SiO2内完全埋没结构化的壁垒层及在其上残留的壁垒层，随后进行CMP(化学机械抛光)工艺，并优先在壁垒层的接触表面用抛光中止层。该工艺步骤保证具有也称为CD(临界尺寸)最小表面或接触面改变的壁垒层，更确切地说，在基于硬掩模用于结构转换，产生垂直侧壁的情况下。借助由此达到的、用于其上应淀积下电极的大面积和平面的接触面，而根据本发明的CVD-SiO2和SiO2-CMP组合不产生附加的形貌，保证在低接触电阻情况下存储电容器最佳的附着。
本发明方法的另一优点是：具有其暴露的接触面的壁垒层除了其表面以及其接触面之外被埋入围绕的SiO2层内。这样一种具有埋藏的壁垒层的结构根据用CVD SiO2和SiO2-CMP的本发明方法的实施来产生。
本发明依靠附图示例地详细说明如下。即：
图1示出在存储电容器区域内半导体存储元件的简略剖面视图；
图2示出用于图1安排的壁垒层的迄今为止的制造工艺，其中，在图2的上部是在涂光刻胶后的处理方法，在图2的下部是在实现的结构转换后的处理方法；
图3A和3B示出在利用硬掩模时处理方法的实施；以及
图3C和3D示出用CVD-SiO2(图3C)和SiO2-CMP(图3D)的本发明的处理方法的实施。
正如图1概略所示，在用例如SiO2淀积的衬底0上，在那里按照传统方式形成的一直伸延到SiO2层1的上侧的填塞或由多晶硅、W和类似物形成的插塞2的区域内，安排了一只存储电容器3，该电容器3包含下电极4，上述的底电极；上电极5，上述的顶电极；和安排在其间的介电体6或由铁电薄膜或具有高介电常数的薄膜构成的存储介质。为了阻止本文开始论述的材料扩散问题，在下电极4和具有SiO2淀积的衬底上侧之间安排了壁垒层7。
图2，未示出衬底，概略地给出用于产生壁垒层7的传统的工艺流程。之后以公知的方式在壁垒层7的上侧涂覆光刻胶掩模8，该光刻胶掩模具有根据掩模结构的一定平面尺寸(CD＝临界尺寸)的覆盖区。这种装置在图2的上侧部分示出。在图2的下侧部分示出具有残留光刻胶掩模8的壁垒层7的结构化后的装置，其中明显地出现：光刻胶掩模8的表面或CD强烈变化，其中常常由于再沉积8’残留光刻胶掩模的向下倾斜的侧面。以类似的方式在光刻胶掩模下残留的壁垒层7显示具有尖锐倾斜侧面的变小的平的表面。
根据该传统方法，壁垒层的不良的轮廓倾斜通过应用也用8表示的硬的掩模，即上述的硬掩模，来避免，如图3A和3B概略所示，其中图3A示出在蚀刻以前装置的状态，图3B示出在蚀刻之后装置的状态。如果随后为了去除硬的掩模8，对在通过图3B一目了然的工艺状态应用湿法处理，则必须考虑结构附加的各向同性的钻蚀。
根据本发明该缺点通过根据图3C和图3D的工艺的运用来避免。因此根据图3C，结构化的壁垒层7连同在其上残留的掩模层8一起借助CVD工艺埋入SiO2内。SiO2埋置层标有相关数字9。正如图3D所示，接着用在壁垒层7的表面上的抛光中止进行CMP工艺，通过壁垒层的CMP工艺，硬掩模9在保留大面积平坦表面或接触面的情况下完全被去掉，在该面上随后淀积的存储电容器3的下电极层4可以不产生附加的形貌和以良好的粘着淀积。

Claims (9)

1.具有硅衬底(0)的半导体存储元件的制法，在该衬底上至少安排具有下电极(4)，上电极(5)和处于其间的介电层(6)的一只存储电容器，其中下电极(4)通过壁垒层(7)与硅衬底(0)隔离，它具有以下步骤：
淀积壁垒层(7)；
在借助硬掩模(8)淀积存储电容器之前，结构化壁垒层(7)；
去除在结构化后留下的硬掩模(8)，暴露结构化的壁垒层(7)；
其特征为以下步骤：
在埋没层(9)内埋入结构化的壁垒层(7)和在结构化后其上残留的硬掩模(8)；以及
借助化学机械抛光步骤去除在结构化后在壁垒层(7)上残留的硬掩模(8)和处于其上的埋没层(9)。
2.根据权利要求1所述的方法，其特征为：在壁垒层(7)表面处中止化学机械抛光。
3.根据权利要求1或2所述的方法，其特征为：半导体储存元件用于DRAM或FeRAM。
4.根据权利要求1，2或3所述的方法，其特征为：铁电材料用于介电层(6)。
5.根据前述权利要求之一所述的方法，其特征为：壁垒层(7)安排成扩散壁垒或与粘着层组合成扩散壁垒夹层。
6.根据前述权利要求之一所述的方法，其特征为：粘着层由Ir，IrO2或IrO制造。
7.根据前述权利要求之一所述的方法，其特征为：硬掩模(8)由SiO2，SiN或SiON制造。
8.根据前述权利要求之一所述的方法，其特征为：埋没层(9)通过SiO2的化学气相淀积制造。
9.根据前述权利要求之一所述的方法，其特征为：在衬底(0)上提供具有处于其内的接触填塞(2)的绝缘层(1)，其上，提供壁垒层(7)用作扩散壁垒。
CNB008086613A 1999-06-10 2000-06-09 半导体存储元件的制法 Expired - Fee Related CN1155063C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19926501A DE19926501A1 (de) 1999-06-10 1999-06-10 Verfahren zur Herstellung eines Halbleiterspeicherbauelements
DE19926501.1 1999-06-10

Publications (2)

Publication Number Publication Date
CN1354887A true CN1354887A (zh) 2002-06-19
CN1155063C CN1155063C (zh) 2004-06-23

Family

ID=7910811

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008086613A Expired - Fee Related CN1155063C (zh) 1999-06-10 2000-06-09 半导体存储元件的制法

Country Status (8)

Country Link
US (1) US6566220B2 (zh)
EP (1) EP1198828B1 (zh)
JP (1) JP3798692B2 (zh)
KR (1) KR100463943B1 (zh)
CN (1) CN1155063C (zh)
DE (2) DE19926501A1 (zh)
TW (1) TW477039B (zh)
WO (1) WO2000077841A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19950540B4 (de) * 1999-10-20 2005-07-21 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10022656B4 (de) 2000-04-28 2006-07-06 Infineon Technologies Ag Verfahren zum Entfernen von Strukturen
DE10105673C2 (de) * 2001-02-08 2003-04-17 Infineon Technologies Ag Verfahren zur Herstellung eines nach dem Stackprinzip aufgebauten integrierten ferroelektrischen Halbleiterspeichers oder eines DRAM-Halbleiters mit Hoch-epsilon-Material
DE10105997C1 (de) * 2001-02-09 2002-07-25 Infineon Technologies Ag Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine
DE10109328A1 (de) 2001-02-27 2002-09-12 Infineon Technologies Ag Verfahren zur Entfernung einer Maskenschicht von einem Halbleitersubstrat
DE10112276C2 (de) * 2001-03-14 2003-02-06 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten ferroelektrischen Halbleiterspeichers und integrierter ferroelektrischer Halbleiterspeicher
WO2002082526A1 (en) * 2001-04-03 2002-10-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method
DE10118422B4 (de) 2001-04-12 2007-07-12 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten metallhaltigen Schicht auf einem Halbleiterwafer
KR100846367B1 (ko) * 2002-06-29 2008-07-15 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
US7270884B2 (en) * 2003-04-07 2007-09-18 Infineon Technologies Ag Adhesion layer for Pt on SiO2
DE10334124A1 (de) * 2003-07-25 2005-02-17 Infineon Technologies Ag Haftung von Strukturen aus schlecht haftenden Materialien

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5464786A (en) * 1994-10-24 1995-11-07 Micron Technology, Inc. Method for forming a capacitor having recessed lateral reaction barrier layer edges
US5597756A (en) * 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
US5518948A (en) * 1995-09-27 1996-05-21 Micron Technology, Inc. Method of making cup-shaped DRAM capacitor having an inwardly overhanging lip
JPH10242422A (ja) * 1997-02-28 1998-09-11 Toshiba Corp 半導体記憶装置およびその製造方法
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
KR100230422B1 (ko) * 1997-04-25 1999-11-15 윤종용 반도체장치의 커패시터 제조방법
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
US5913129A (en) * 1997-11-27 1999-06-15 United Microelectronics Corp. Method of fabricating a capacitor structure for a dynamic random access memory
TW396610B (en) * 1997-12-06 2000-07-01 Samsung Electronics Co Ltd A capacitor formed by high dielectric constant stuff
TW392282B (en) * 1998-01-20 2000-06-01 Nanya Technology Corp Manufacturing method for cylindrical capacitor
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
KR100268447B1 (ko) * 1998-08-07 2000-10-16 윤종용 커패시터 및 그의 제조 방법
US5907782A (en) * 1998-08-15 1999-05-25 Acer Semiconductor Manufacturing Inc. Method of forming a multiple fin-pillar capacitor for a high density dram cell
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US6235636B1 (en) * 1999-04-20 2001-05-22 Advanced Micro Devices, Inc. Resist removal by polishing

Also Published As

Publication number Publication date
WO2000077841A1 (de) 2000-12-21
CN1155063C (zh) 2004-06-23
DE50014668D1 (de) 2007-10-31
JP2003502842A (ja) 2003-01-21
DE19926501A1 (de) 2000-12-21
US6566220B2 (en) 2003-05-20
TW477039B (en) 2002-02-21
KR100463943B1 (ko) 2004-12-30
EP1198828B1 (de) 2007-09-19
EP1198828A1 (de) 2002-04-24
KR20020020908A (ko) 2002-03-16
JP3798692B2 (ja) 2006-07-19
US20020115253A1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
CN1099133C (zh) 用于浅沟槽绝缘隔离的空隙填充及平面化工艺方法
US20020071237A1 (en) Capacitor having sidewall spacer protecting the dielectric layer and method of fabricating the same
TWI479568B (zh) 用以使半導體裝置之導線絕緣的方法
CN1155063C (zh) 半导体存储元件的制法
US7410879B1 (en) System and method for providing a dual via architecture for thin film resistors
JP2000216350A (ja) 強誘電体記憶素子の製造方法
KR100695513B1 (ko) 반도체 소자의 제조방법
KR100474554B1 (ko) 반도체소자의 형성방법
US6258726B1 (en) Method of forming isolation film for semiconductor devices
JP2002217128A (ja) 半導体素子の製造方法
KR100489845B1 (ko) 커패시터 구조물의 제조 방법
CN1276497C (zh) 在微电子结构上的层内对准局部的开孔方法
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
CN100419926C (zh) 高密度堆叠金属电容元件的制造方法
JP4908748B2 (ja) 半導体素子を製造するためのエッチング方法
CN1115724C (zh) 插塞的制造方法
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
CN100378907C (zh) 半导体元件的制造方法及在其内制造电容器的方法
JP2003298015A (ja) 強誘電体メモリ装置およびその製造方法
KR100479812B1 (ko) 반도체소자의 콘택 형성방법
JP2002026290A (ja) 半導体装置の製造方法
JP2001217308A (ja) 半導体装置の製造方法
CN119866018A (zh) 具有电容器阵列的半导体装置及其形成方法
KR100388472B1 (ko) 반도체 소자 제조방법
CN116779566A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120918

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160118

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040623

Termination date: 20160609

CF01 Termination of patent right due to non-payment of annual fee