[go: up one dir, main page]

CN1237605C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1237605C
CN1237605C CN200310104471.9A CN200310104471A CN1237605C CN 1237605 C CN1237605 C CN 1237605C CN 200310104471 A CN200310104471 A CN 200310104471A CN 1237605 C CN1237605 C CN 1237605C
Authority
CN
China
Prior art keywords
film
insulating film
semiconductor device
interconnect architecture
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN200310104471.9A
Other languages
English (en)
Other versions
CN1499608A (zh
Inventor
细田勉
山上朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Consulting Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1499608A publication Critical patent/CN1499608A/zh
Application granted granted Critical
Publication of CN1237605C publication Critical patent/CN1237605C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H10W20/48
    • H10W42/00
    • H10P95/062

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体装置包括:主要由聚烯丙基醚树脂薄膜形成的绝缘薄膜(114);埋于绝缘薄膜(114)中的互联结构(116),具有埋于凹槽状导通孔内的导通部分和形成于导通部分上且具有水平延伸出导通部分的屋檐状部分的互联部分,该互联结构(116)的互联部分的屋檐状部分的长度是该导通部分高度的3倍或大于3倍;在埋有互联结构(116)的绝缘薄膜(114)上形成的绝缘薄膜(118),它主要由有机硅玻璃薄膜组成;埋于绝缘薄膜(118)内并连接到互联结构(116)的互联结构(120)。因此,可降低施加于绝缘薄膜上的应力,可以有效地防止由于产生于互联结构端部的应力而在绝缘薄膜间的界面和绝缘薄膜中产生的裂缝和剥离。

Description

半导体装置
技术领域
本发明涉及一种半导体装置,其包括一低介电材料的层间绝缘薄膜。
背景技术
在半导体装置制造工艺中,会在一个半导体晶片上形成多个元件,并且将半导体晶片沿着切割线切割成独立的LSI芯片。在沿切割线的侧壁上,在形成元件的过程中设置的许多层间绝缘薄膜的界面都暴露出来。这些界面通常是水侵入的通道,会使半导体装置产生一些诸如错误操作和破损之类的问题,这会降低其可靠性。在切割处的应力,以及由于层间绝缘薄膜和密封树脂的热膨胀系数不同而产生的应力会在层间绝缘薄膜中产生裂缝,并且裂缝通常是水侵入的通道。
在沿着所有边界的切割线内部,设有界定各LSI芯片的结构,因此,可以防止水通过层间绝缘薄膜的界面侵入和防止层间绝缘薄膜中的裂缝扩展到芯片。该结构由与形成内部电路的互联层相同的层形成的伪图案(dummy pattern)层构成,通常被称为保护环、密封环、耐湿环或其他名称。防水侵入和防裂缝的结构,在例如以下的文献中有介绍:日本公开的未审查的专利申请2000-232081号、日本公开的未审查的专利申请2000-232104号、日本公开的未审查的专利申请2000-232105号、日本公开的未审查的专利申请2000-277465号、日本公开的未审查的专利申请2000-277713号、日本公开的未审查的专利申请2000-053148号、日本公开的未审查的专利申请2000-168093号、日本公开的未审查的专利申请2000-134506号。
另一方面,由于半导体装置规模更大、集成度更高,随着产品的更新换代,互联层的设计规则已经削弱了。传统地,可以通过沉积导电材料并采用光刻(lithography)和干蚀刻的方法图案化沉积的导电材料来构成互联层。但是,随着产品的更新换代,这种方法有其局限性。一种取代了传统的互联层形成方法的新的成形工艺,即所谓的金属镶嵌工艺(damascene process),应用得越来越多。在该工艺中,在层间绝缘薄膜上形成凹槽图案和孔图案,并且将导电材料埋入凹槽和孔中。该镶嵌工艺可以形成诸如难以进行反应蚀刻的铜的低阻抗材料互联层,并且对于形成有微粒化图案(micronized patterns)的低阻抗互联层很有效。
随着互联层更加微粒化,互联层的间隔变得更小。通过层间绝缘薄膜形成的寄生电容增加,是阻碍半导体装置加速(speed-up)的一个因素。现在正研究使用有机绝缘材料,该有机绝缘材料具有比传统使用的二氧化硅薄膜和氮化硅薄膜更低的介电常数(低介电常数-k的材料)。现在知道的有机绝缘材料例如,DOW化学公司的一种称作“SiLK”(注册商标)的有机基聚合物,它是一种有机SOG材料,以及霍尼韦尔电子材料公司(Honeywell Electronic Materials)的一种称作“FLARE”(注册商标)的有机基的聚合物。
低介电材料,例如上述有机绝缘材料等在如杨氏模量、硬度和热膨胀系数等物理特性上与基于二氧化硅薄膜的含有硅氧烷键的传统材有很大的不同。通常,为了获得低介电常数,必须改变材料内部原子或分子的结构。介电常数可随着原子间或分子间的距离的增大而降低,但是增大原子间或分子间的距离会导致粘结强度(bond strength)降低。因此,当由低介电材料构成多层互联结构时,在层间绝缘薄膜的界面上的结合力(adhension)比基于含有硅氧烷键的传统二氧化硅薄膜的绝缘材料的层间绝缘薄膜界面的结合力低,并且层间绝缘薄膜本身的机械强度也会降低。
如今已发现,与使用传统绝缘材料的半导体装置相比,包含低介电材料的层间绝缘薄膜的半导体装置的机械强度低,并且在诸如保护环等将导体埋于相当大的区域内的结构附近的层间绝缘薄膜的地方,特别是在图案的尖角附近,容易出现裂缝和剥离(peelings)。当将主要由不同的绝缘材料形成的层间绝缘薄膜堆叠起来时,就容易在层间绝缘薄膜之间的界面附近出现裂缝和剥离。
出现在层间绝缘薄膜中的裂缝不损害装置的功能,但是在使用该装置时裂缝会扩展,就有可能造成重大的可靠性问题,影响其可靠性。因此,希望有一种使用低介电材料的半导体装置的结构和制造方法,能有效的防止裂缝和剥离。
发明内容
本发明的目的在于提供一种包含低介电材料(low dielectric constantmaterial)的层间绝缘薄膜的半导体装置,能有效地防止在层间绝缘薄膜之间的界面上和在层间绝缘薄膜上产生裂缝和剥离。
根据本发明一方案提供了一种半导体装置包括:第一绝缘薄膜,形成于一半导体基底上;第一互联结构,埋于该第一绝缘薄膜中,并具有埋于凹槽状导通孔的导通部分和形成于该导通部分上并且具有水平延伸的屋檐状部分的互联部分,该互联部分的屋檐状部分的长度是该导通部分的高度的3倍或大于3倍;第二绝缘薄膜,形成于埋有该第一互联结构的第一绝缘薄膜上,并且由热膨胀系数低于形成该第一绝缘薄膜的绝缘材料的热膨胀系数1/5的绝缘材料形成;和第二互联结构,埋于该第二绝缘薄膜并连接到该第一互联结构。
根据本发明另一方案提供了一种半导体装置包括:第一绝缘薄膜,形成于一半导体基底上并且主要由聚烯丙基醚树脂薄膜形成;第一互联结构,埋于该第一绝缘薄膜中,并具有埋于凹槽状导通孔的导通部分和形成于该导通部分上并且具有水平延伸的屋檐状部分的互联部分,该第一互联结构的互联部分的屋檐状部分的长度是该导通部分高度的3倍或大于3倍;第二绝缘薄膜,形成于埋有该第一互联结构的第一绝缘薄膜上,并且主要由有机硅玻璃薄膜形成;和第二互联结构,埋于该第二绝缘薄膜并连接到该第一互联结构。
根据本发明另一方案还提供了一种半导体装置包括:第一绝缘薄膜,形成于一半导体基底上;第一互联结构,埋入该第一绝缘薄膜的至少一表面旁侧(surface side)中;第二绝缘薄膜,形成于埋有该第一互联结构的第一绝缘薄膜上,并且由热膨胀系数是形成该第一绝缘薄膜的绝缘薄膜的热膨胀系数的5倍或大于5倍的绝缘材料形成;和第二互联结构,埋于该第二绝缘薄膜,并且具有埋于凹槽状导通孔且连接到该第一互联结构的导通部分和形成于该导通部分上且具有水平延伸的屋檐状部分的互联部分,该第二互联结构的互联部分的屋檐状部分的长度是该导通部分的高度的3倍或大于3倍。
根据本发明另一方案还提供了一种半导体装置包括:第一绝缘薄膜,形成于一半导体基底上,并且主要由有机硅玻璃薄膜形成;第一互联结构,埋入该第一绝缘薄膜的至少一表面旁侧中;第二绝缘薄膜,形成于埋有该第一互联结构的第一绝缘薄膜上,并且主要由聚烯丙基醚树脂薄膜形成;和第二互联结构,埋于该第二绝缘薄膜,并且具有埋于凹槽状导通孔且连接到该第一互联结构的导通部分和形成于该导通部分且具有水平延伸的屋檐状部分的互联部分,该第二互联结构的互联部分的屋檐状部分的长度是该导通部分高度的3倍或大于3倍。
根据本实施例,保护环包括:主要是由聚烯丙基醚树脂薄膜形成的第一绝缘薄膜;埋入该第一绝缘薄膜至少一个表面的第一互联结构;第二绝缘薄膜,主要由有机硅玻璃薄膜形成且形成于埋有该第一互联结构的第一绝缘薄膜上;以及第二互联结构,埋于该第二绝缘薄膜且包括埋于凹槽状导通孔并连接到该第一互联结构的导通部分和具有水平延伸超过该导通部分的屋檐状端部的互联部分,从而,可以有效地降低施加于层间绝缘薄膜上的应力,并且可以有效防止由于产生于保护环端部的应力而在层间绝缘薄膜间的界面或绝缘薄膜中产生裂缝和剥离。
附图说明
图1A为用于应力模拟的半导体装置的剖面图,显示了其结构(第一部分);
图1B为应力模拟的结果图(第一部分);
图2为半导体装置的保护环端部的应力随高度变化的曲线图;
图3A为用于应力模拟的半导体装置的剖面图,显示了其结构(第二部分);
图3B为应力模拟的结果图(第二部分);
图4A和图4B为半导体装置的保护环端部的应力随高度变化的曲线图;
图5为根据本发明一实施例的半导体装置的剖面示意图,显示了其结构。
具体实施方式
发明原理
在导体埋入的较宽的区域,诸如设于半导体芯片的边缘部分和熔断电路(fuse circuit)区域的边缘部分的保护环(guard ring)等处,就容易在层间绝缘薄膜上出现裂缝和剥离。当层间绝缘薄膜由低介电材料诸如有机绝缘材料构成时其机械强度低,产生裂缝和剥离则有非常大的影响。
本专利申请的发明人首次阐明了,当相邻的层间绝缘薄膜是由热膨胀系数相差较大的绝缘材料构成时,施加到层间绝缘薄膜上的应力增大,这会增加在层间绝缘薄膜上的裂缝和剥离。
下面将参考应力模拟的结果阐述保护环结构和施加到层间绝缘薄膜的应力之间的关系。
在形成每个环状图案都包括导通部分(via portion)和在导通部分上形成的互联部分的堆叠环状图案的保护环时,可以考虑在互联部分的两端上分别设有导通部分的结构和在互联部分的中心设有一个导通部分的结构。
首先,阐述在互联部分的两端上设有导通部分的保护环结构。
图1A为在各互联部分的两端上分别设有导通部分的结构的保护环的剖面示意图,图1B是图1A结构的应力模拟结果图。图2是保护环端部的应力图。
如图1A所示,用于应力模拟的保护环结构包括在基底100上的依次一个置于另一个之上的5个铜互联层104、108、112、116、120,。将埋有第一至第四铜互联层104、108、112、116的层间绝缘薄膜102、106、110、114分别设定为SiC薄膜/SiLK薄膜/SiC薄膜的层结构。将埋有第五铜互联层120的层间绝缘薄膜118设定为SiOC薄膜/SiC薄膜/SiOC薄膜/SiC薄膜的层结构。在用于应力模拟的结构中,导通部分的宽度为0.14μm,互联部分的宽度为2μm。用于模拟的层间绝缘薄膜的诸如各层的薄膜厚度等具体结构,与将要讲述的实施例的结构相同。
图1B显示在图1A结构上进行的应力模拟结果图。较亮的区域表示较大的应力。如图1B所示,施加于层间绝缘薄膜的应力峰值的位置在保护环的端部(如图1B中虚线所示),在埋有第四铜互联层116的层间绝缘薄膜114和埋有第五铜互联层120的层间绝缘薄膜118之间的界面附近。
如图2所示,在到达在第四铜互联层M4L之前,保护环端部的应力大约在50Mpa以下,但是,在第四铜互联层M4L和第五铜互联层M5L之间的界面附近,应力约为200Mpa以上,增长了4倍多。如图2所示,至于宽度为4μm的互联部分,应力值基本上相同。
在第四铜互联层与第五铜互联层之间应力的突然上升是由于层间绝缘薄膜的材料的变化造成的。第一至第四铜互联层是埋入主要由SiLK薄膜构成的层间绝缘薄膜,并且第五铜互联层是埋入主要由SiOC薄膜构成的层间绝缘薄膜。聚烯丙基醚树脂的有机绝缘材料,诸如SiLK、FLARE等,它们的热膨胀系数很大。SiLK的热膨胀系数大约是60ppm/K。与此相比,有机硅玻璃的绝缘材料的热膨胀系数大约是聚烯丙基醚树脂绝缘材料的热膨胀系数的1/5以下。SiOC和SiO2的热膨胀系数大约是12ppn/K和0.6ppm/K。因此,由于热膨胀系数的不同而造成的应力将集中在主要由SiLK薄膜构成的层间绝缘薄膜和主要由SiOC薄膜构成的层间绝缘薄膜之间的界面附近。
然后,阐述在互联部分的中心设有一导通部分的保护环结构。
图3A是在互联部分的中心设有导通部分的保护环结构剖面示意图。图3B是在图3A结构上进行的应力模拟结果图。图4A和图4B是施加于图3B的应力峰值曲线图。
如图3A所示,用于应力模拟的保护环的结构包括在基底100上的5个铜互联层104、108、112、116、120,依次一个置于另一个之上。将埋有第一至第四铜互联层104、108、112、116的层间绝缘薄膜102、106、110、114分别设定为SiC薄膜/SiLK薄膜/SiC薄膜的层结构。将埋有第五铜互联层120的层间绝缘薄膜118设定为SiOC薄膜/SiC薄膜/SiOC薄膜/SiC薄膜的层结构。在用于模拟的结构中,导通部分的宽度为0.14μm,互联部分的宽度为2μm。用于模拟的层间绝缘薄膜的诸如各层的薄膜厚度等特定结构,与将要描述的实施例的结构相同。
如图3B所示,施加于层间绝缘薄膜的应力峰值的位置在保护环的端部(如图3B中虚线所示),在埋有第四铜互联层116的层间绝缘薄膜114和埋有第五铜互联层120的层间绝缘薄膜118之间的界面附近。这与图1A所示的保护环相同。
然而,在此区域的应力最高约为100Mpa,可以将其抑制到施加于图1A中的保护环结构的应力的一半以下。如图4A所示,对于宽度大于2μm的互联部分,应力值基本上相同。另一方面,如图4B所示,随着互联部分的宽度降低到2μm以下,应力值逐渐升高,当宽度为0.5μm时,应力值升高到150Mpa。
如上所述,当将聚烯丙基醚树脂的层间绝缘薄膜与有机硅玻璃的层间绝缘薄膜设置为彼此相邻时,为了降低施加在层间绝缘薄膜上的应力,优选保护环具有这样的结构,即至少埋入聚烯丙基醚树脂的层间绝缘薄膜的互联层具有与导通部分的端部隔开的端部。互联层的端部与导通部分的端部隔开的保护环的结构可以设于热膨胀系数较高的层间绝缘薄膜内;具有同样结构的保护环不是必须设于埋在有机硅玻璃的层间绝缘薄膜中的互联层。
当聚烯丙基醚树脂的层间绝缘薄膜和有机硅玻璃的层间绝缘薄膜以与上述的顺序相反的顺序堆垛时,具有互联层的端部与导通部分的端部隔开这样结构的保护环是用在埋入于聚烯丙基醚树脂的层间绝缘薄膜中,这样可以降低施加于层间绝缘薄膜的应力。
本申请的发明人经研究发现,当聚烯丙基醚树脂的层间绝缘薄膜与有机硅玻璃的层间绝缘薄膜设置为彼此相邻时,导通部分的高度与侧面方向突出该导通部分的互联部分的屋檐状部分的长度之比超过3倍时,即将互联部分的屋檐状部分的长度比导通部分的高度的值设置成3倍以上,这样可以有效地降低施加于层间绝缘薄膜的应力。
然而,施加于层间绝缘薄膜的应力会依层间绝缘薄膜的材料、结构和薄膜厚度、保护环的构造等而变化。层间绝缘薄膜的断裂强度会依层间绝缘薄膜的材料、结构、薄膜厚度等而变化。因此,很难指定保护环的构造。优选为定义保护环的构造设置合适的参数,以便施加于保护环端部的应力可低于层间绝缘薄膜之间的界面或层间绝缘薄膜本身的断裂强度。
第一实施例
下面将结合图5说明本发明一个实施例的半导体装置。
图5为根据本发明的当前实施例的半导体装置的剖面示意图,显示了其结构。
装置绝缘薄膜12形成于硅基底10上。包含栅极和源/漏扩散层(source/drain diffused layer)16的各MOS晶体管14是形成于其上形成有该装置绝缘薄膜12的硅基底10上。二氧化硅的层间绝缘薄膜18,例如掺杂或不掺杂P(磷)或B(硼),是形成于其上形成有MOS晶体管的硅基底10上。诸如阻障金属和W(钨)的接触插塞(contact plugs)22是埋于层间绝缘薄膜18之中。
例如厚30nm的SiC薄膜24a、厚450nm的SiLK薄膜24b和厚50nm的SiC薄膜的层结构的层间绝缘薄膜24,是形成于层间绝缘薄膜18上。SiC薄膜24a用于防止铜扩散的薄膜,并且SiC薄膜24c是用于硬罩幕(hard mask)的薄膜。
互联凹槽和导通孔是形成于层间绝缘薄膜24内。互联层38a是形成于内部电路区域,多个伪图案(dummy pattern)38b是形成于伪图案区域,环状图案38c埋于保护环区域内。一互联层38a、伪图案38b和环状图案38c是由相同的由阻障金属层和铜层形成的导电层形成的。环状图案38c具有0.14μm宽的导通部分和2μm宽的互联部分。导通部分的高度为0.3μm,互联部分的屋檐状部分的长度为1μm。互联部分的屋檐状部分的长度和导通部分的高度之比(屋檐状部分的长度/导通部分高度)约为3.3。
在层间绝缘薄膜24上,形成有与层间绝缘薄膜24相同层结构的层间绝缘薄膜40、44、48。与在层间绝缘薄膜24中一样,一互联层42a、多个伪图案42b和一环状图案42c是埋入层间绝缘薄膜40中。与在层间绝缘薄膜24中一样,一互联层46a、多个伪图案46b和一环状图案46c是埋入层间绝缘薄膜44中。与在层间绝缘薄膜24中一样,互联层50a、多个伪图案50b和一环状图案50c是埋入层间绝缘薄膜48中。环状图案42c、46c、50c具有与环状图案38c一样的图案尺寸。
例如厚70nm的SiC薄膜52a、厚350nm的SiOC薄膜52b、厚30nm的SiC薄膜52c和厚370nm的SiOC薄膜52d的层结构的层间绝缘薄膜52是形成于层间绝缘薄膜48上。SiC薄膜52a是用于防止铜扩散的薄膜,并且SiC薄膜52c是用作蚀刻阻挡层(etching stopper)的薄膜。
与在层间绝缘薄膜24中一样,一互联层64a、多个伪图案64b和一环状图案64c是埋入层间绝缘薄膜52中。互联层64a、伪图案64b和环状图案64c是由相同的由阻障金属层和铜层形成的导电层而形成。环状图案64c具有0.22μm宽的导通部分和2μm宽的互联层部分。导通部分的高度为0.4μm,互联部分的屋檐状部分的长度为1μm。互联部分的屋檐状部分的长度和导通部分的高度之比(屋檐状部分的长度/导通部分高度)约为2.5。
与层间绝缘薄膜52相同层结构的层间绝缘薄膜66、70、74是形成于层间绝缘薄膜52上。与在层间绝缘薄膜24中一样,一互联层68a、多个伪图案68b和一环状图案68c是埋入层间绝缘薄膜66中。与在层间绝缘薄膜24中一样,一互联层72a、多个伪图案72b和一环状图案72c是埋入层间绝缘薄膜70中。与在层间绝缘薄膜24中一样,一互联层76a、多个伪图案76b和一环状图案76c是埋入层间绝缘薄膜74中。环状图案68c、72c、76c具有0.28μm宽的导通部分和2μm宽的互联部分的图案尺寸。导通部分的高度为0.4μm,互联部分的屋檐状部分的长度为1μm,并且互联部分的屋檐状部分的长度和导通部分的高度之比(屋檐状部分的长度/导通部分高度)约为2.5。
例如厚70nm的SiC薄膜78a、厚530nm的SiO2薄膜78b、厚30nm的SiC薄膜78c和厚870nm的SiO2薄膜78d的层结构的层间绝缘薄膜78,是形成于层间绝缘薄膜74上。SiC薄膜78a是用于防止铜扩散的薄膜,并且SiC薄膜78c是用作蚀刻阻挡层的薄膜。
与在层间绝缘薄膜24中一样,一互联层80a、多个伪图案80b和一环状图案80c是埋入层间绝缘薄膜78中。互联层80a、伪图案80b和环状图案80c是由相同的由阻障金属层和铜层形成的导电层形成。与层间绝缘薄膜78相同层结构的层间绝缘薄膜82是形成于层间绝缘薄膜78上。与在层间绝缘薄膜24中一样,一互联层84a、多个伪图案84b和一环状图案84c是埋入层间绝缘薄膜82中。环状图案80c、84c具有0.42μm宽的导通部分和2μm宽的互联部分的图案尺寸。导通部分的高度为0.6μm,互联部分的屋檐状部分的长度为1μm,并且互联部分的屋檐状部分的长度和导通部分的高度之比(屋檐状部分的长度/导通部分高度)约为1.7。
例如厚70nm的SiC薄膜86a、厚430nm的SiO2薄膜86b的层结构的层间绝缘薄膜86是形成于层间绝缘薄膜82上。如阻障金属和w的接触插塞88是埋于层间绝缘薄膜86之中。TiN/Al/TiN结构的环状图案90c是形成于连接到接触插塞86的层间绝缘薄膜86上。层结构为900nm厚的SiO2薄膜92a和500nm厚的SiN薄膜92b的封面薄膜(cover film)92,是形成于其上形成有环状图案90c的层间绝缘薄膜86上。
在根据本实施例的半导体装置中,保护环由接触插塞22、环状图案38c、42c、46c、50c、64c、68c、72c、76c、80c、84c、接触插塞88和在厚度方向上互联的环状图案90c的层结构形成。
在此,埋于层间绝缘薄膜的热膨胀系数比与相邻的层间绝缘薄膜的热膨胀系数高约5倍的层间绝缘薄膜中形成保护环的环状图案之一,具有埋于凹槽形状导通孔中的导通部分和水平延伸超过导通部分侧壁的互联部分,并且互联部分的屋檐状部分的长度和导通部分的高度之比(屋檐状部分的长度/导通部分高度)大于3,因此可以有效地降低施加于层间绝缘薄膜的应力。这样,可以有效地防止由于产生于保护环端部的应力而在层间绝缘薄膜间的界面或层间绝缘薄膜中产生裂缝和剥离。
如上所述,根据本发明,可以有效地降低施加于层间绝缘薄膜的应力,并且可以有效防止由于产生于保护环内的应力而在层间绝缘薄膜间的界面或层间绝缘薄膜中产生裂缝和剥离。
改进的实施例
本发明并不局限于上述实施例,并且还涵盖其他不同的改进实施例。
在上述实施例中,聚烯丙基醚树脂绝缘材料为SiLK,有机硅玻璃绝缘材料为SiOC。但是,绝缘材料的组合并不局限于此。有机绝缘材料如FLARE等可以用作聚烯丙基醚树脂;并且SiO2可以用作有机硅玻璃。
在上述实施例中,SiC薄膜被用作防止铜扩散和蚀刻阻挡层的薄膜,但是,也可以使用诸如SiN薄膜等其他薄膜。
在上述实施例中,主要由聚烯丙基醚树脂形成的层间绝缘薄膜与主要由有机硅玻璃形成的层间绝缘薄膜是彼此相邻。本发明的保护环结构还适用于以下情况:层间绝缘薄膜具有与上述的层间绝缘薄膜间的热膨胀系数差相同的热膨胀系数差,例如一层间绝缘薄膜的热膨胀系数大约低于另一层间绝缘薄膜的热膨胀系数的1/5。
在上述实施例中设有一个保护环,但是可以设有2个或更多的彼此相邻的保护环。根据本申请的发明人的研究,施加于设有多个保护环的层间绝缘薄膜的应力与施加于设有一个保护环的层间绝缘薄膜的应力实质上相同。因此,即使设有2个或更多的保护环,也可以采用本发明的结构,以有效地降低施加于层间绝缘薄膜的应力。
在上述实施例中,是将本发明用于保护环。本发明的结构并不仅限适用于保护环。在螺旋感应器(spiral inductor)中,经常使用与保护环相同的层结构,在这种情况下,本发明可用于防止感应器周围的层间绝缘薄膜中产生裂缝和剥离。保护环不仅用于密封芯片,而且还可用于密封例如熔断电路区域。

Claims (18)

1.一种半导体装置,包括:
第一绝缘薄膜,形成于一半导体基底上;
第一互联结构,埋于该第一绝缘薄膜中,并具有埋于凹槽状导通孔的导通部分和形成于该导通部分上并且具有水平延伸的屋檐状部分的互联部分,该互联部分的屋檐状部分的长度是该导通部分的高度的3倍或大于3倍;
第二绝缘薄膜,形成于埋有该第一互联结构的第一绝缘薄膜上,并且由热膨胀系数低于形成该第一绝缘薄膜的绝缘材料的热膨胀系数1/5的绝缘材料形成;和
第二互联结构,埋于该第二绝缘薄膜并连接到该第一互联结构。
2.如权利要求1所述的半导体装置,其中该第一互联结构的导通部分和互联部分是由相同的导电层形成。
3.如权利要求1所述的半导体装置,其中该第一互联结构和该第二互联结构形成至少一保护环的一部分。
4.如权利要求1所述的半导体装置,其中该第一互联结构和该第二互联结构是由主要由铜形成的导体材料形成。
5.如权利要求1所述的半导体装置,其中该第一绝缘薄膜是具有聚烯丙基醚树脂薄膜、以及具有防止铜扩散和/或用作该聚烯丙基醚树脂薄膜的蚀刻阻挡层功能的薄膜的层结构。
6.如权利要求5所述的半导体装置,其中该具有防止铜扩散和/或用作该聚烯丙基醚树脂薄膜的蚀刻阻挡层功能的薄膜为SiC薄膜或SiN薄膜。
7.如权利要求1所述的半导体装置,其中该第二绝缘薄膜是具有有机硅玻璃薄膜、以及具有防止铜扩散和/或用作该有机硅玻璃薄膜的蚀刻阻挡层功能的薄膜的层结构。
8.如权利要求7所述的半导体装置,其中该具有防止铜扩散和/或用作该有机硅玻璃薄膜的蚀刻阻挡层功能的薄膜为SiC薄膜或SiN薄膜。
9.一种半导体装置,包括:
第一绝缘薄膜,形成于一半导体基底上并且主要由聚烯丙基醚树脂薄膜形成;
第一互联结构,埋于该第一绝缘薄膜中,并具有埋于凹槽状导通孔的导通部分和形成于该导通部分上并且具有水平延伸的屋檐状部分的互联部分,该第一互联结构的互联部分的屋檐状部分的长度是该导通部分高度的3倍或大于3倍;
第二绝缘薄膜,形成于埋有该第一互联结构的第一绝缘薄膜上,并且主要由有机硅玻璃薄膜形成;和
第二互联结构,埋于该第二绝缘薄膜并连接到该第一互联结构。
10.如权利要求9所述的半导体装置,其中该第一互联结构的导通部分和互联部分是由相同的导电层形成。
11.如权利要求9所述的半导体装置,其中该第一互联结构和该第二互联结构形成至少一保护环的一部分。
12.如权利要求9所述的半导体装置,其中该第一互联结构和该第二互联结构是由主要由铜形成的导体材料形成。
13.如权利要求9所述的半导体装置,其中该聚烯丙基醚树脂薄膜为SiLK薄膜或FLARE薄膜。
14.如权利要求9所述的半导体装置,其中该有机硅玻璃薄膜为SiOC薄膜或SiO2薄膜。
15.一种半导体装置,包括:
第一绝缘薄膜,形成于一半导体基底上;
第一互联结构,埋入该第一绝缘薄膜的至少一表面旁侧中;
第二绝缘薄膜,形成于埋有该第一互联结构的第一绝缘薄膜上,并且由热膨胀系数是形成该第一绝缘薄膜的绝缘薄膜的热膨胀系数的5倍或大于5倍的绝缘材料形成;和
第二互联结构,埋于该第二绝缘薄膜,并且具有埋于凹槽状导通孔且连接到该第一互联结构的导通部分和形成于该导通部分上且具有水平延伸的屋檐状部分的互联部分,该第二互联结构的互联部分的屋檐状部分的长度是该导通部分的高度的3倍或大于3倍。
16.一种半导体装置,包括:
第一绝缘薄膜,形成于一半导体基底上,并且主要由有机硅玻璃薄膜形成;
第一互联结构,埋入该第一绝缘薄膜的至少一表面旁侧中;
第二绝缘薄膜,形成于埋有该第一互联结构的第一绝缘薄膜上,并且主要由聚烯丙基醚树脂薄膜形成;和
第二互联结构,埋于该第二绝缘薄膜,并且具有埋于凹槽状导通孔且连接到该第一互联结构的导通部分和形成于该导通部分且具有水平延伸的屋檐状部分的互联部分,该第二互联结构的互联部分的屋檐状部分的长度是该导通部分高度的3倍或大于3倍。
17.如权利要求16所述的半导体装置,其中该聚烯丙基醚树脂薄膜为SiLK薄膜或FLARE薄膜。
18.如权利要求16所述的半导体装置,其中该有机硅玻璃薄膜为SiOC薄膜或SiO2薄膜。
CN200310104471.9A 2002-10-30 2003-10-30 半导体装置 Expired - Lifetime CN1237605C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002315609 2002-10-30
JP2002315609A JP3961398B2 (ja) 2002-10-30 2002-10-30 半導体装置

Publications (2)

Publication Number Publication Date
CN1499608A CN1499608A (zh) 2004-05-26
CN1237605C true CN1237605C (zh) 2006-01-18

Family

ID=32171197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310104471.9A Expired - Lifetime CN1237605C (zh) 2002-10-30 2003-10-30 半导体装置

Country Status (4)

Country Link
US (1) US6861755B2 (zh)
JP (1) JP3961398B2 (zh)
CN (1) CN1237605C (zh)
TW (1) TWI236067B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US7474000B2 (en) * 2003-12-05 2009-01-06 Sandisk 3D Llc High density contact to relaxed geometry layers
US7397067B2 (en) * 2003-12-31 2008-07-08 Intel Corporation Microdisplay packaging system
TWI227936B (en) * 2004-01-14 2005-02-11 Taiwan Semiconductor Mfg Sealed ring for IC protection
JP4401874B2 (ja) 2004-06-21 2010-01-20 株式会社ルネサステクノロジ 半導体装置
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
JP4699172B2 (ja) * 2005-10-25 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
JP4820683B2 (ja) * 2006-04-28 2011-11-24 川崎マイクロエレクトロニクス株式会社 半導体装置と半導体装置の絶縁破壊防止方法
US8034724B2 (en) * 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7811911B2 (en) * 2006-11-07 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8643147B2 (en) * 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
JP5439901B2 (ja) * 2009-03-31 2014-03-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2012209287A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US9397048B1 (en) * 2015-03-23 2016-07-19 Inotera Memories, Inc. Semiconductor structure and manufacturing method thereof
US20230043166A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring reinforcement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137155A (en) * 1997-12-31 2000-10-24 Intel Corporation Planar guard ring
JP2000232104A (ja) 1999-02-09 2000-08-22 Sanyo Electric Co Ltd チップサイズパッケージ
JP2000232105A (ja) 1999-02-10 2000-08-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000232081A (ja) 1999-02-10 2000-08-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000277713A (ja) 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置
JP2000277465A (ja) 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4192348B2 (ja) 1999-08-09 2008-12-10 株式会社デンソー 半導体装置
JP2001168093A (ja) 1999-12-09 2001-06-22 Sharp Corp 半導体装置
JP2002134506A (ja) 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect

Also Published As

Publication number Publication date
CN1499608A (zh) 2004-05-26
JP2004152939A (ja) 2004-05-27
TW200416888A (en) 2004-09-01
TWI236067B (en) 2005-07-11
US6861755B2 (en) 2005-03-01
US20040084778A1 (en) 2004-05-06
JP3961398B2 (ja) 2007-08-22

Similar Documents

Publication Publication Date Title
CN1237605C (zh) 半导体装置
CN1293622C (zh) 半导体器件及其制造方法
CN1262003C (zh) 半导体器件
CN2720636Y (zh) 集成电路
US7855141B2 (en) Semiconductor device having multiple wiring layers and method of producing the same
CN101459055B (zh) 半导体器件的制造方法
CN1343372A (zh) 自对准通道结构中的气隙电介质
CN1189934C (zh) 包含多孔绝缘材料的半导体器件及其制造方法
CN1770432A (zh) 密封环结构、半导体晶圆与降低切割引起应力影响的方法
CN1926681A (zh) 用于低-k的互连结构的柔顺的钝化边缘密封
CN101641776A (zh) 半导体器件
CN1469467A (zh) 半导体器件及其制造方法
CN1670957A (zh) 半导体装置中的散热系统及方法
CN1278409C (zh) 半导体器件的制造方法和半导体器件
CN1247384A (zh) 半导体器件及其制造方法
CN100481455C (zh) 具有不全接触通孔栈的密封环结构
CN1263109C (zh) 用于低k工艺的铜通孔的铬粘结层
CN1467838A (zh) 具有多层铜线路层的半导体器件及其制造方法
CN1949502A (zh) 半导体装置及集成电路装置
CN1692481A (zh) 半导体装置
CN1163950C (zh) 增加半导体的介电材质的粘附性质的方法
US20070007655A1 (en) Semiconductor device
CN1901171A (zh) 半导体器件
CN1941355A (zh) 集成电路元件及其形成方法
CN1545726A (zh) 低k技术中的铜通孔

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa County, Kawasaki County

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: TERINITY SEMICONDUCTOR CONSULTING CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150513

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150513

Address after: Yokohama City, Kanagawa Prefecture, Japan

Patentee after: Semiconductor Consulting Ltd.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: FUJITSU MICROELECTRONICS Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Semiconductor Consulting Ltd.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: Semiconductor Consulting Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060118