CN1236580C - 延迟控制电路器件，延迟控制方法和半导体集成电路器件 - Google Patents

Abstract

本发明公开了一种用于半导体器件的延迟控制电路器件，该延迟控制电路器件包括：信号引线；毗邻引线，紧邻所述信号引线形成；以及，一控制电路，用于控制所述毗邻引线中的信号以输出一与所述信号引线中的信号相当的信号。本发明还公开了一种利用所述延迟控制电路器件的延迟控制方法和一种半导体集成电路器件。本发明提供的延迟控制电路器件和于半导体集成电路的延迟控制方法，可以在不增加电路尺寸的条件下控制信号延迟在几皮秒的范围内。

Description

延迟控制电路器件，延迟控制方法 和半导体集成电路器件

技术领域

本发明相关的涉及一种延迟控制电路器件，一种半导体集成电路器件和一种使用该延迟控制电路器件的延迟控制方法。

背景技术

随着半导体集成电路变得更快，在时钟信号之间和在时钟信号与数据信号之间的失真已成为一种问题。在时钟信号之间或时钟信号与数据信号之间的失真能降低运转频率，或由于数据传输错误等等导致电路故障。因此减少失真是必要的。

作为减少失真的方法，一种方法是为信号引线提供一个延迟控制电路以在可编程的方式下改变延迟时间。在此技术中，提供了多个包括多种尺寸晶体管的驱动电路，用以驱动信号引线的晶体管的尺寸通过选择哪一个驱动电路将驱动信号引线，从而将信号引线的延迟控制在几十皮秒的范围内而选择。

如上文所述，在时钟信号之间或在时钟信号与数据信号之间的失真能降低运转频率或由于数据传输错误等导致电路故障，因此，为了减少失真，有必要为信号引线提供一个延迟控制电路以在可编程的方式下改变延迟时间。半导体集成电路速度的加快将伴随着几皮秒的范围内的失真的问题。

利用现有技术延迟控制电路的配置，可以改变延迟时间在几百到几十皮秒的范围内，但是改变延迟时间在皮秒量级的非常小的时间的范围内是非常困难的。这样的尝试要求一个具有大量的各种尺寸的晶体管的驱动电路，然而这将显著增大电路的尺寸。

发明内容

提出本发明以消除类似现有技术的问题，并且其目的是提供一种延迟控制电路器件和一种用于半导体集成电路的延迟控制方法，其可以在不增加电路尺寸的条件下控制信号延迟在几皮秒的范围内。

根据本发明的一个方面，提供一种用于半导体器件的延迟控制电路器件，其中，所述延迟控制电路器件包括：信号引线，用于承载第一信号；毗邻引线，紧邻所述信号引线形成，用于承载第二信号；以及一控制电路，用于通过输入到控制电路的控制信号来控制所述毗邻引线中的第二信号，以输出一与所述信号引线中的第一信号的变化相应的信号。

根据本发明的另一方面，提供一种用于半导体集成电路的延迟控制方法，其中：承载第二信号的毗邻引线被紧邻承载第一信号的信号引线设置；以及通过对控制信号的控制，输入一与所述信号引线中的第一信号的变化相当的信号至所述毗邻引线。

根据本发明的再一方面，提供一种半导体集成电路器件，包括：一延迟控制电路，包括一含有承载第一信号的信号引线的半导体集成电路；承载第二信号的毗邻引线，紧邻至少部分所述信号引线形成；以及一控制电路，通过对输入到控制电路中的控制信号，用于控制所述毗邻引线中的第二信号，以输出一与所述信号引线中的第一信号的变化相应的信号。

为了解决上述问题，本发明的延迟电路包括：信号引线(signal wiring)；形成在该信号引线附近的毗邻引线(adjacent wiring)；以及，一用于控制该毗邻引线中的信号的控制电路。该控制电路输出一与该信号引线中的信号相当的信号。利用该方法，通过提供紧邻信号引线的毗邻引线并控制该毗邻引线中的信号，可以利用毗邻引线的交调失真(crosstalk)改变信号引线中信号的延迟时间在几皮秒的范围内。从而，提供一种用于半导体集成电路的延迟控制电路器件，其可以在不增加电路尺寸的条件下控制信号延迟在几皮秒的范围内。

根据本发明在一延迟控制电路器件中，该控制电路可以输出一与该信号引线中信号相位相反的信号。通过输入一与该信号引线中信号相位相反的信号到毗邻引线，可以降低或增加信号引线中信号的延迟。

根据本发明在一种延迟控制电路器件中，该控制电路优选在该信号引线中的信号的上升沿和下降沿处输出不同的信号。通过分开地控制毗邻引线的输入信号的上升沿和信号引线的信号的下降沿，可以分别地改变信号引线中信号的上升时间和下降时间，从而改变信号引线中信号的占空比。

根据本发明在一延迟控制电路器件，该控制电路可仅在信号引线中的信号的上升沿处输出一与信号引线中的信号相当的信号。通过仅在信号引线中的信号的上升沿处输入一与信号引线中的信号相位相反的信号到毗邻引线，可以减少信号引线中的信号的高(HIGH)的持续时间。通过输入一与信号引线中的信号相位相同的信号到毗邻引线，可以增加信号引线中的信号的高持续段。

根据本发明在一延迟控制电路器件中，该控制电路可仅在信号引线的信号的下降沿处输出一与信号引线中的信号相当的信号。通过仅在信号引线中的信号的下降沿处输入一与信号引线中的信号相位相反的信号到毗邻引线，可以增加信号引线中的信号的高持续段。通过输入一与信号引线中的信号相位相同的信号到毗邻引线，可以减少信号引线中的信号的高持续段。

根据本发明在一延迟控制电路器件中，该控制电路可仅在信号引线中的信号的上升沿和下降沿处输出一与信号引线中的信号相当的信号。通过仅在信号引线中信号上升沿和下降沿处输入一与信号引线中的信号相当的信号到毗邻引线，可以减少或增加信号引线中的信号的高持续段。

根据本发明在一延迟控制电路器件中，该毗邻引线可包含多个引线部分(wiring section)并且毗邻引线的每个引线部分可以输入与信号引线中的信号相当的信号或固定的信号(例如：电压为0伏的信号)的控制电路。通过设置具有多个引线部分的毗邻引线，可以在每个引线部分的基础上改变信号引线与毗邻引线之间的间隔。分级地扩大引线间隔可提供对交调失真对信号引线中的信号的影响的高精度的控制。结果，可以在极少的时间单元内精确的改变信号引线中的信号的延迟。通过在每个引线部分的基础上改变输入信号或应用固定的输入信号，可以在可编程方式下改变信号引线中的信号的延迟。

根据本发明在一延迟控制电路器件中，该毗邻引线可包含多个引线部分，每一个引线部分与信号引线之间的间隔是彼此相同的，通过改变引线部分的长度，可以改变由引线部分中的信号产生的交调失真对信号引线中的信号的影响。

根据本发明在一延迟控制电路器件中，该毗邻引线可包含多个引线部分，每一个引线部分与信号引线之间的间隔是互不相同的。通过改变信号引线与每个引线部分之间的间隔，改变了由每个引线部分中的信号产生的交调失真对信号引线中的信号的影响。从而可以分级地改变由交调失真引起的延迟。

为了解决问题，根据本发明的一种延迟控制电路的方法，设置紧邻信号引线的毗邻引线并输入一与信号引线中的信号相当的信号到毗邻引线。利用该方法，通过设置紧邻信号引线的毗邻引线并控制毗邻引线中的信号，可以利用毗邻引线的交调失真改变信号引线中的信号的延迟时间在几皮秒的范围内。从而可以提供可以控制信号延迟在几皮秒的范围内而不增加线路尺寸的用于半导体集成电路的延迟控制方法。

在根据本发明的延迟控制方法中，可为毗邻引线输入一与信号引线中的信号相位相反的信号。通过为毗邻引线输入一与信号引线中的信号相位相反的信号，可以增加信号引线中的信号的延迟。

在根据本发明的延迟控制方法中，可为毗邻引线输入一与信号引线中的信号相位相同的信号，通过为毗邻引线输入一与信号引线中的信号相位相同的信号，可以减少信号引线中的信号的延迟。

在根据本发明的延迟控制方法中，可为毗邻引线输入一与信号引线中的信号相位相同/相反的信号，通过为毗邻引线输入一与信号引线中的信号相位相同/相反的信号，可以减少或增加在信号引线中的信号的延迟。

在根据本发明的延迟控制方法中，不同的与信号引线中的信号相当的信号可在信号引线中的信号的上升沿和下降沿处被输入到毗邻引线。通过在信号引线中的信号的上升沿和下降沿处，分别地控制输入到毗邻引线的信号，可以分别地改变信号引线中的信号的上升沿时间和下降沿时间，从而改变信号引线中的信号的占空比。

在根据本发明的延迟控制方法中，与信号引线中的信号相当的信号可仅在信号引线中的信号的上升沿处被输入到毗邻引线。通过仅在信号引线中的信号的上升沿处为毗邻引线输入一与信号引线中的信号相位相反的信号，可以减少信号引线中的信号的高持续段。通过为毗邻引线输入一与信号引线中的信号相位相同的信号，可以增加信号线中的信号的高持续段。

在根据本发明的延迟控制方法中，与信号引线中的信号相当的信号可仅在信号引线中的信号的下降沿处被输入。通过仅在信号引线中的信号的下降沿处输入一与信号引线中的信号相位相反的信号到毗邻沿线，可以增加信号引线中的信号的高持续段。通过输入一与信号引线中的信号相位相同的信号到毗邻引线，可以减少信号引线中的信号的高持续段。

在根据本发明的延迟控制方法中，与信号引线中的信号相当的信号可仅在信号引线中的信号的上升沿和下降沿处被输入。通过仅在信号引线中的信号的上升沿和下降沿处输入一与信号引线中的信号相位反相的信号到毗邻引线，可以增加或减少信号引线中的信号的高持续段。

在根据本发明延迟控制方法中，该毗邻引线可包括多个引线部分，并且与信号引线中的信号相当的信号，或固定的信号(例如：0伏电压信号)可被输入到毗邻引线的每一个引线部分。通过设置具有多个引线部分的毗邻引线，可以在每一个引线部分的基础上改变信号引线与毗邻引线之间的间隔。分级地扩大引线间隔可提供对交调失真对信号引线中的信号的影响的高精度的控制。结果，可以在极少的时间单元内精确的改变信号引线中的信号的延迟。通过在每个引线部分的基础上改变输入信号或应用固定的输入信号，可以在可编程方式下改变信号引线中的信号的延迟。

在根据本发明的延迟控制方法中，该毗邻引线可包括多个引线部分，每个引线部分与信号引线之间的间隔是彼此相同的。通过改变引线部分的长度，可以改变由引线部分中的信号产生的交调失真对信号引线中的信号的影响。

在根据本发明的延迟控制方法中，该毗邻引线可包括多个引线部分，每个引线部分与信号引线之间的间隔是互不相同的。通过改变信号引线与每个引线部分之间的间隔，改变了由每个引线部分中的信号产生的交调失真对信号引线中的信号的影响。从而可以改变由交调失真引起的各种延迟。

一种根据本发明的半导体集成电路器件，其特点为，该器件包括一延迟控制电路，该延迟控制电路包括一半导体集成电路，该半导体集成电路包括信号引线、至少紧邻部分信号引线的毗邻引线、以及控制毗邻引线中的信号以输出与信号引线中的信号相当的信号的控制电路。

该延迟控制电路一般形成在与信号引线相同衬底的相同引线层上或通过一层绝缘膜形成在其上或下的层上。

附图说明

图1是示出根据本发明的延迟控制电路器件和延迟控制方法的原理的例示图；

图2是根据发明的延迟控制电路器件中信号引线与毗邻引线之间的交调失真效应的例示图；图2(a)为电路图而图2(b)为信号变化图；

图3示出根据发明延迟控制电路器件的第一实施例；图3(a)为电路图而图3(b)为信号变化图；

图4示出根据发明延迟控制电路器件的第二实施例；图4(a)为电路图而图4(b)为信号变化图；

图5是根据发明延迟控制电路器件的第三实施例的电路图；以及

图6是根据发明延迟控制电路器件的第四实施例的电路图。

具体实施方式

本发明的实施例将基于附图进行说明。

图1是示出根据本发明的延迟控制电路器件和延迟控制方法的原理的例示图。如图所示，根据发明的延迟控制电路器件100包括信号引线110，和紧邻信号引线110的毗邻引线120，以及用于控制毗邻引线120中的信号的控制电路130。在信号引线110与毗邻引线120之间存在寄生电容C。信号引线110中信号的延迟由于毗邻引线120中的信号的变化(transition)而随着交调失真变化。

毗邻引线120包括通过一层绝缘薄膜形成在与信号引线110相同的导体层或其上或下层上的引线图案。该引线图案在为控制信号引线110中的信号而设置的专有区域内形成。

该延迟控制电路器件安装在半导体集成电路的信号引线附近，以形成半导体集成电路。

图2是根据发明的延迟控制电路器件中信号引线与毗邻引线之间的交调失真效应的例示图。

在电路图2(a)中，附图标记14，15，16，17代表缓冲器。缓冲器14通过信号引线1与缓冲器15连接。缓冲器16通过毗邻引线2与缓冲器17连接。信号引线1和毗邻引线2彼此平行排列。在引线1与引线2之间存在寄生电容C。

图2(b)是信号变化图。在当信号引线1中的信号S1发生变化时毗邻引线2中的信号S2没有变化的情况下，在信号线1中信号S1表现出以点线表示的波形。当在毗邻引线2中信号S2在信号引线1中的信号S1的上升沿处上升时，由于交调失真作用，信号引线1中的信号S1的延迟被减少。当在毗邻引线2中信号S2在信号引线1中信号S1的上升沿处下降时，由于交调失真作用，信号引线1中的信号S1的延迟被增加。

图3示出根据发明延迟控制电路器件的第一实施例。

在图3(a)的电路图中，附图标记13表示一个控制电路，附图标记18，19表示缓冲器。缓冲器18使用一个输入信号CLK作为输入，并且通过信号引线3与缓冲器19连接。控制电路13使用一个输入信号CLK和一个控制信号EN作为输入并与毗连引线4连接，控制电路13包含一个二端输入与非电路20。在控制信号EN为高的情况下，毗邻引线4中的信号S4的相位与信号引线3中的信号S3的相位相反。

图3(b)是信号变化图。在控制信号EN为高的情况下，毗邻引线4中的信号S4的相位与信号引线3中的信号S3的相位相反。信号引线3中的信号S3由于毗邻引线4中的信号S4的交调失真作用，表现出很大的信号延迟。在控制信号EN为低的情况下，毗邻引线4中的信号S4被固定为高，使得信号引线3的信号S3的延迟没有变化并且表现出以点线表示的波形。从而，通过控制该控制信号EN可以增加信号引线3中的信号3的延迟。

根据图3设置，可以通过简单地增加一个其中包括毗邻引线4和带有一个二端输入与非电路20的控制电路13为信号引线3提供一个延迟控制电路。也就是可以为了半导体集成电路提供一种能够控制信号在几皮秒的范围内而没有增加电路尺寸的延迟控制电路。

上述例子涉及一种通过使毗邻引线4中信号S4的相位与信号引线3中信号S3的相位相反来增加信号引线中信号3的延迟的方法；通过用二端输入与门电路代替二端输入与非电路作为控制电路13，可以将毗邻引线4中信号S4的相位转变为与信号引线3中信号S3的相位相同，从而减少了信号引线3中的信号S3的延迟。

通过提供包括一用于输出与信号引线3中的信号S3相位相同/相反的信号的电路的控制电路13，可以增加或减少信号引线3中的信号S3的延迟。

图4示出根据发明延迟控制电路器件的第二实施例。

在图4(a)的电路图中，附图标记21，22表示缓冲器。缓冲器21使用一个输入信号CLK作为输入并且通过信号引线5与缓冲器22连接。

控制电路13使用一输入信号CLK，一利用反相器使输入信号CLK反向而得到反相信号CLK-B，以及控制信号EN作为输入，并且与毗邻引线6相连。控制电路13包括三端输入与非电路24。在控制信号EN为高的情况下，毗邻引线6中信号S6表现为一个在输入信号CLK的上升沿处下降并且在反相信号CLK-B的下降沿处上升的脉冲。

图4(b)是信号变化图形。在控制信号EN为高的情况下，毗邻引线6中的信号S6在信号引线5中的信号S5的上升沿处下降，从而由于交调失真作用增加信号引线5中的信号S5的延迟。毗邻引线6中的信号S6在信号引线5中的信号S5的下降沿处没有变化。因此信号引线5中的信号S5的延迟没有变化并且表现出以实线表示的波形。结果，信号延迟仅在信号引线5的信号S5的上升沿处增加，从而减少了在信号引线5中的信号S5的高持续段。信号引线5中的信号S5的占空比是以信号S5的低持续段除以信号S5的高持续段获得的数值。因此，通过减少信号S5的高持续段和增加同一信号S5的低持续段，可以改变信号引线5中的信号S5的占空比。

在毗邻引线6中的信号S6在信号引线5中的信号S5的上升沿处上升的情况下，信号引线5中信号S5受到了毗邻引线6中的信号S6的上升沿上的交调失真的影响，从而改变了信号引线5中的信号S5的延迟值。通过增加反相器23的变化的时间，使在信号引线5中的信号S5完全上升之后毗邻引线6中的信号S6上升，可以消除在毗邻引线6中的信号S6的上升沿上的交调失真的影响。

在控制信号EN为低的情况，信号引线6中的信号S6被固定为高，使得信号引线5不会受到信号引线6的交调失真的影响。因此，信号延迟没有改变，并且该信号表现出用点线表示的波形。从而，可以通过控制该控制信号EN来减少信号引线5中的信号S5的高持续段。

根据图4的设置，可以通过简单地增加毗邻引线6，包括一个三端输入与非电路24的控制电路13，以及对信号引线5的反相器，提供一个延迟控制电路。从而，可以提供一个用于半导体集成电路的能够在控制信号延迟几皮秒的范围内而没有增加电路尺寸的延迟控制电路器件。

图4示出了一种方法，即通过在毗邻引线6中提供一在信号引线5中的信号S5的上升沿处下降的脉冲信号作为信号S6，仅在信号引线5中的信号S5的上升沿处增加信号延迟，以减少信号引线5中的信号S5的高持续段，也可通过以三端输入与电路代替三端输入与非电路作为控制电路13，在毗邻引线6中提供一在信号引线5中的信号S5的上升沿处上升的脉冲信号作为信号S6，从而仅在信号引线5中的信号S5的上升沿处减小信号延迟，从而增加信号引线5中的信号S5的高持续段。

图4示出了一种方法，即通过由控制电路13输出一信号脉冲，以仅在信号引线5中的信号S5的上升沿处改变信号延迟，从而改变信号引线5中的信号S5的高持续段；也可由控制电路13输出一信号脉冲，以仅在信号引线5中的信号S5的下降沿处改变信号延迟，从而改变信号引线5中的信号S5的低持续段。

通过提供包括一个用于在信号引线5中的信号S5的上升沿和下降沿处输出一信号脉冲的电路的控制电路13，可以在信号引线5中的信号S5的上升沿和下降沿处分别地增加和减少信号的延迟。

图5是根据发明延迟控制电路器件的第三实施例的电路图。

在这个电路图中附图标记25，26代表缓冲器。缓冲器25使用一输入信号CLK作为输入，并通过信号引线7与缓冲器26连接。控制电路13使用一输入信号CLK和控制信号EN1，EN2，EN3和EN4作为输入，并与组成毗邻引线的引线部分8，9，10，11连接。引线部分8，9，10，11与信号引线7之间的间隔设置为统一的值。

控制电路13包括二端输入与非电路27，28，29，30。在控制信号EN1，EN2，EN3和EN4为高的情况下，引线部分8，9，10，11中的信号分别地与信号引线7中的信号相位相反。在控制信号EN1，EN2，EN3和EN4为低的情况下，引线部分8，9，10，11中的信号分别地被固定为高。通过改变引线部分8，9，10，11的长度，可改变由引线部分8，9，10，11中的信号产生的交凋失真在信号引线7上的影响。

根据图5的电路设置，引线部分8，9，10，11中所有的信号在五种状态内改变，从所有这些信号被固定为高的状态到所有这些信号与信号引线7中的信号相位相反的状态。这使得在五种状态内改变信号引线7中信号中的信号的延迟成为可能。

在这种方式下，根据图5的设置，可以通过简单地为信号引线7增加一个包括引线部分8，9，10，11的毗邻引线和一个包含二端输入与非电路27，28，29，30的控制电路13提供一种延迟控制电路。从而可以提供一种用于半导体集成电路的可控制信号延迟在几皮秒的范围内而没有增加电路尺寸的延迟控制电路。

在图5中每个引线部分8，9，10，11的长度是相等的，也可改变这些引线部分的长度比例为1∶2∶4∶8并为引线部分8，9，10，11提供控制信号EN1，EN2，EN3，EN4，从而在16阶段内改变信号引线7中的信号的延迟。

也可设置信号引线7与引线部分13，14，15，16之间的间隔为彼此不同，来代替引线部分8，9，10，11的长度互相不同，如图6的第四实施例。信号引线7与引线部分13，14，15，16之间的不同的间隔改变了由引线部分13，14，15，16中的信号产生的交凋失真的在信号引线7上的影响。从而可以在五种状态内改变导致失真的延迟。

随着信号引线7与引线部分13，14，15，16之间的间隔变小，由引线部分13，14，15，16中的信号产生的交凋失真的在信号引线7上的影响变得更大。随着信号引线7与引线部分13，14，15，16之间的间隔变大，该影响变得更小。从而，通过控制与信号引线7间的间隔更大的引线部分的信号引线7，可以精确地控制信号引线7中的信号上的交调失真的影响。

甚至，在引线长度或引线间隔由于工艺的变化等原因而变化的情况下，可以通过在信号引线与毗邻引线之间设置一个大间隔而在高精度下提供一极小的交调失真。从而，可以精确地改变信号引线中信号的延迟在极小量级的时间单元的范围内。

根据上述的实施例，可以减少在时钟信号之间或在时钟信号与数据信号之间的信号的失真，从而增加了半导体集成电路的运行频率并稳定电路运行。

同样可以设置一个具有如一个与非门等的简单电路的延迟控制电路器件的控制电路，并通过附加毗邻引线和单独的控制电路实现一延迟控制电路。这减少了由于延迟控制电路的配备而导致的对电路面积的影响。

如上所述，根据本发明，通过设置紧邻信号引线并控制毗邻引线中的控制信号的毗邻引线，可以改变信号的延迟在几皮秒的范围内，并且不增加电路尺寸。

通过在毗邻引线中的信号的上升沿和下降沿处改变毗邻引线中的信号，可以改变信号引线中的信号的高持续段和的低持续段在皮秒的范围内。这样就可以高精确度地改变毗邻引线中的信号的占空比。

通过将毗邻引线设置为具有多个引线部分并在每个引线部分的基础上控制输入信号，可以在可编程方式下改变信号引线的信号的延迟在几皮秒的范围内。

Claims (23)

1.一种用于半导体器件的延迟控制电路器件，其特征在于，所述延迟控制电路器件包括：

信号引线，用于承载第一信号；

毗邻引线，紧邻所述信号引线形成，用于承载第二信号；以及

一控制电路，用于通过输入到控制电路的控制信号来控制所述毗邻引线中的第二信号，以输出一与所述信号引线中的第一信号的变化相应的信号。

2.根据权利要求1的延迟控制电路器件，其特征在于：

所述控制电路由控制信号输出与所述信号引线中的第一信号相位相反的信号或者固定信号。

3.根据权利要求1的延迟控制电路器件，其特征在于：

所述控制电路由控制信号输出与所述信号引线中的第一信号相位相同的信号或者固定信号。

4.根据权利要求1的延迟控制电路器件，其特征在于：

所述控制电路由控制信号输出与所述信号引线中的第一信号相位相同或相反的信号或者固定信号。

5.根据权利要求1至4中任何一个的延迟控制电路器件，其特征在于：

所述控制电路在所述信号引线中的第一信号的上升沿和下降沿处输出不同的信号。

6.根据权利要求5的延迟控制电路器件，其特征在于：

所述控制电路仅在所述信号引线中的第一信号的上升沿处输出一与所述信号引线中的第一信号相应的信号。

7.根据权利要求5的延迟控制电路器件，其特征在于：

所述控制电路仅在所述信号引线中的第一信号的下降沿处输出一与所述信号引线中的第一信号相应的信号。

8.根据权利要求5的延迟控制电路器件，其特征在于：

所述控制电路仅在所述信号引线中的第一信号的上升沿和下降沿处输出一与所述信号引线中的第一信号相应的信号。

9.根据权利要求1至8中任何一个的延迟控制电路器件，其特征在于：

所述毗邻引线包含多个引线部分；以及

所述控制电路输出一与所述信号引线中的第一信号相应的信号或一固定信号至所述毗邻引线的每个引线部分。

10.根据权利要求9的延迟控制电路器件，其特征在于：

在每个所述引线部分与所述信号引线之间的间隔是彼此相同的。

11.根据权利要求9的延迟控制电路器件，其特征在于：

在每个所述引线部分与所述信号引线之间的间隔是互不相同的。

12.一种用于半导体集成电路的延迟控制方法，其特征在于：

承载第二信号的毗邻引线被紧邻承载第一信号的信号引线设置；以及

通过对控制信号的控制，输入一与所述信号引线中的第一信号的变化相应的信号至所述毗邻引线。

13.根据权利要求12的延迟控制方法，其特征在于：

通过控制信号输入一与所述信号引线中的第一信号相位相反的信号或者固定信号至所述毗邻引线。

14.根据权利要求12的延迟控制方法，其特征在于：

通过控制信号输入一与所述信号引线中的第一信号相位相同的信号或者固定信号至所述毗邻引线。

15.根据权利要求12的延迟控制方法，其特征在于：

通过控制信号输入一与所述信号引线中的第一信号相位相同或相反的信号或者固定信号至所述毗邻引线。

16.根据权利要求12至15中任何一个的延迟控制方法，其特征在于：

在所述信号引线中的第一信号的上升沿和下降沿处输入不同的与所述信号引线中的第一信号相应的信号至所述毗邻引线。

17.根据权利要求16的延迟控制方法，其特征在于：

仅在所述信号引线中的第一信号的上升沿处输入一与所述信号引线中的第一信号相应的信号至所述毗邻引线。

18.根据权利要求16的延迟控制方法，其特征在于：

仅在所述信号引线中的信号的下降沿处输入一与所述信号引线中的第一信号相应的信号至所述毗邻引线。

19.根据权利要求16的延迟控制方法，其特征在于：

仅在所述信号引线中的第一信号的上升沿和下降沿处输入一与所述信号引线中的第一信号相应的信号至所述毗邻引线。

20.根据权利要求12至19中任何一个的延迟控制方法，其特征在于：

所述毗邻引线包括多个引线部分；以及

输入一与所述信号引线中的第一信号相应的信号或一固定信号至所述毗邻引线的每个引线部分。

21.根据权利要求20的延迟控制方法，其特征在于：

在每个所述引线部分与所述信号引线之间的间隔是彼此相同的。

22.根据权利要求20的延迟控制方法，其特征在于：

在每个所述引线部分与所述信号引线之间的间隔是互不相同的。

23.一种半导体集成电路器件，其特征在于包括：

一延迟控制电路，包括一含有承载第一信号的信号引线的半导体集成电路；

承载第二信号的毗邻引线，紧邻至少部分所述信号引线形成；以及

一控制电路，通过对输入到控制电路中的控制信号，用于控制所述毗邻引线中的第二信号，以输出一与所述信号引线中的第一信号的变化相应的信号。

Images