[go: up one dir, main page]

CN121076022A - 封装结构 - Google Patents

封装结构

Info

Publication number
CN121076022A
CN121076022A CN202510507348.8A CN202510507348A CN121076022A CN 121076022 A CN121076022 A CN 121076022A CN 202510507348 A CN202510507348 A CN 202510507348A CN 121076022 A CN121076022 A CN 121076022A
Authority
CN
China
Prior art keywords
substrate
contact points
heat dissipation
die
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202510507348.8A
Other languages
English (en)
Inventor
旋乃仁
李安明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW113143266A external-priority patent/TW202549110A/zh
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN121076022A publication Critical patent/CN121076022A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W72/20
    • H10W40/22
    • H10W40/228
    • H10W40/258
    • H10W70/611
    • H10W70/65
    • H10W74/117
    • H10W90/00
    • H10W90/401
    • H10W90/701
    • H10W90/724

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

一种封装结构包含第一基板、晶粒、模塑层、第二基板、导通孔及散热层。第一基板的上、下表面分别具有第一上接触点及第一下接触点。第一上接触点通过第一基板的走线层个别地电性连接第一下接触点。晶粒的主动面电性连接第一上接触点。模塑层侧向地包封晶粒。第二基板位于模塑层上。第二基板的上、下表面分别具有第二上接触点及第二下接触点。第二上接触点通过第二基板的走线层个别地电性连接第二下接触点。导通孔位于模塑层内并电性连接第一上接触点及第二下接触点。散热层位于晶粒的背面上。第二基板的上表面高于或低于散热层的上表面。

Description

封装结构
技术领域
本发明涉及一种封装结构,尤其涉及一种具有散热功能的封装结构。
背景技术
一直以来,半导体封装系统都存在散热问题有待解决。近年来,在应用及设计更趋复杂且追求多功能性的3D系统级封装(Systemin Package,SiP)上,如何有效地散热更是所属技术领域中极待解决的问题。
发明内容
有鉴于此,一些实施例提出一种封装结构,包含第一基板、晶粒、模塑层、第二基板、多个导通孔以及散热层。第一基板包含上表面、走线层及下表面。第一基板的上表面具有多个第一上接触点。第一基板的下表面具有多个第一下接触点。第一上接触点通过走线层个别地电性连接第一下接触点。晶粒具有相对的主动面及背面。晶粒以其主动面电性连接第一基板的上表面的多个第一上接触点。模塑层侧向地包封晶粒。第二基板包含上表面、走线层及下表面。第二基板位于模塑层上。第二基板的上表面具有多个第二上接触点。第二基板的下表面具有多个第二下接触点。第二上接触点通过走线层个别地电性连接第二下接触点。各导通孔位于模塑层内,各导通孔的底端电性连接第一基板的多个第一上接触点其中之一,且各导通孔的顶端电性连接第二基板的多个第二下接触点其中之一。散热层包含上表面且位于晶粒的背面上。其中,第二基板的上表面高于或低于散热层的上表面。
附图说明
以下附图仅用于说明目的的详细描述,以供更全面地理解本发明的一些实施例,但未欲以此些实施例限制本发明所涵盖范围:
图1是根据第一实施例的封装结构的结构示意图;
图2是根据第二实施例的封装结构的结构示意图;
图3是根据第三实施例的封装结构的结构示意图;及
图4是根据第四实施例的封装结构的结构示意图。
符号说明
1a,1b,1c,1d:封装结构
10:第一基板
100:(第一基板的)上表面
101:第一上接触点
102:(第一基板的)走线层
103:(第一基板的)下表面
104:第一下接触点
11,11’:晶粒
110,110’:晶粒本体
111,111’:主动面
112,112’:背面
12:模塑层
13:第二基板
130:(第二基板的)上表面
131:第二上接触点
132:(第二基板的)走线层
133:(第二基板的)下表面
134:第二下接触点
14:导通孔
140:(导通孔的)顶端
141:导通孔本体
142:(导通孔的)底端
15,15’:散热件
150,150’:散热层
151,151’:第一散热连接部
152:第二散热连接部
153,153’:(散热层的)上表面
16,16’:第一凸块
17:第二凸块
18:散热盖
180:主盖
181,181’:主盖连接部
182,184:侧盖
183,185:侧盖连接部
20,22:被动元件
200,201,202,203:被动子元件
21:主动元件
210:晶粒
211:第三基板
212:第三凸块
X:坐标的X方向
Y:坐标的Y方向
Z:坐标的Z方向
具体实施方式
请参考图1,图1是根据第一实施例的封装结构1a的结构示意图。在图1中,封装结构1a包含第一基板10、晶粒11、模塑层12、第二基板13、多个导通孔14及散热件15(包含散热层150)。第一基板10包含上表面100、走线层102及下表面103。第一基板10的上表面100具有多个第一上接触点101,第一基板10的下表面103具有多个第一下接触点104。第一上接触点101通过走线层102个别地电性连接第一下接触点104。晶粒11包含晶粒本体110并具有位于晶粒本体110的相对二侧的主动面111及背面112。晶粒11(或晶粒本体110)以其主动面111电性连接第一基板10的上表面100的多个第一上接触点101。模塑层12侧向地包封晶粒11。第二基板13包含上表面130、走线层132及下表面133。第二基板13位于模塑层12上。第二基板13的上表面130具有多个第二上接触点131。第二基板13的下表面133具有多个第二下接触点134。第二上接触点131通过走线层132个别地电性连接第二下接触点134。各导通孔14位于模塑层12内,各导通孔14的底端142电性连接第一基板10的多个第一上接触点101其中之一,且各导通孔14的顶端140电性连接第二基板13的多个第二下接触点134其中之一。散热层150包含上表面153且位于晶粒11的背面112上,散热层150耦接晶粒11。第二基板13的上表面130高于散热层150的上表面153;例如在图1中,第二基板13位于散热层150上方并使散热层150被全面地覆盖。本文所使用的“耦接”可包含直接耦接(例如使二元件直接物理接触彼此)及间接耦接(例如使二元件再通过物理接触另外元件以间接物理接触彼此),上述物理接触至少包含导热接触,可还包含导电接触。因此,在一些实施例中,晶粒11及其周边所产生的热可经由散热层150传导至其远离晶粒11的一侧,借此使晶粒11有效地散热。
请继续参考图1,第一基板10可为各种材料的基板,例如可为有机或无机基板。第一基板10的上表面100与下表面103之间可视不同需求,通过配置各种孔道(例如通孔、盲孔及埋孔)并辅以防焊剂,通过非塞孔、半塞孔或全塞孔的方式定义出走线层102(即布线);位于上表面100的非塞孔或半塞孔可作为第一上接触点101,位于下表面103的非塞孔或半塞孔可作为第一下接触点104。亦即,位于上表面100的第一上接触点101其中之一可通过走线层102的布线,电性连接位于下表面103的第一下接触点104其中之一或多个。
请参考图1及图4,图4是根据第四实施例的封装结构1d的结构示意图。在一些实施例中,各接触点101、104上独立地配置有焊球或焊垫,其材料可为各种金属(例如锡或其合金);例如图1的第一凸块16(其是位于晶粒11与上表面100之间且分别电性连接第一上接触点101其中之一或多个)及第二凸块17(其是位于下表面103上且分别电性连接第一下接触点104其中之一或多个)。在一些实施例中,第一下接触点104其中之一或多个上还可配置有被动元件(例如电阻、电容、电杆、被动射频元件(例如表面波谐振器(surface waveresonator,SWR))或其组合);例如图4的被动元件22(其是位于下表面103上且电性连接第一下接触点104其中之一或多个)。
请继续参考图1及图4,在一些实施例中,晶粒11、11’的数量为一或多个且分别包含晶粒本体110、110’。例如在图1中,封装结构1a包含单一个晶粒11及其晶粒本体110;或例如在图4中,封装结构1d包含多个晶粒11、11’及其晶粒本体110、110’。若未有特别注明,本文使用的“晶粒/晶粒本体”均是指“功能晶粒(functional die)”,以区隔后述的“虚设晶粒(dummy die)”。
请继续参考图1,在一些实施例中,散热层150可为各种具有导热功能的材料,例如选自以下至少一者:虚设晶粒(dummy die,或称虚拟晶粒或哑晶粒)、石墨烯(graphene,或称单层石墨或碳单层)及金属;亦即,散热层150可为虚设晶粒、石墨烯及金属其中的任一者或其任意组合。虚设晶粒是指不具有特定功能的晶粒,或仅具有功能晶粒的一部分功能的晶粒。金属可为单一金属或含有多种金属的合金,例如金、银、铜、铂或其任意组合的合金。
请继续参考图1,在一些实施例中,散热层150于沿晶粒11的背面112的法线(未示出)的投影方向(例如平行于Z方向)上的投影面(例如XY平面)的面积大于或等于晶粒11于投影方向(例如平行于Z方向)上的投影面(例如XY平面)的面积,以使散热层150尽可能地耦接晶粒11,进而使晶粒11所产生的热可被有效地传导至散热层150,借此使晶粒11有效地散热。例如在图1中,散热层150的投影面的面积即略等于晶粒11的投影面的面积。
请继续参考图1,在一些实施例中,散热件15还包含一或多个散热连接部(例如第一散热连接部151及第二散热连接部152);散热连接部其中之一(例如第一散热连接部151)可位于散热层150与晶粒11之间,以耦接散热层150及晶粒11;散热连接部其中之一(例如第二散热连接部152)可位于第二基板13与散热层150之间,以耦接第二基板13及散热层150。第一散热连接部151与第二散热连接部152可独立地为各种具有导热功能的粘结剂,例如但不限于热接口材料(thermal interface material,TIM)。因此,在一些实施例中,通过第一散热连接部151及/或第二散热连接部152的设置,晶粒11所产生的热可被有效地传导而远离晶粒11,借此使晶粒11更有效地散热。
请继续参考图1及图4,第二基板13及其上表面130、第二上接触点131、走线层132、下表面133及第二下接触点134的具体实施方式可参考前述第一基板10及其下表面103、第一下接触点104、走线层102、上表面100及第一上接触点101的具体实施方式,在此不另详述。此外,基于此些实施方式,所属技术领域中技术人员在其所能理解的范围内,亦可再依照不同需求,加以适当调整而仍能正常运行。例如在图4中,第二基板13可被理解为包含可为被动电路(而非主动电路)的走线层,或例如仅是省略而未示出如图1所示的走线层132(但实际上不排除可包含走线层132)。又或者,例如在图4中,第二基板13可被理解为其上表面130及下表面133的至少一者可选择性地未被防焊剂定义,或例如下表面133仅是省略而未示出如图1所示的防焊剂及第二下接触点134。上述各实施方式均为所属技术领域中技术人员所能清楚理解并可正常运行者,故均涵盖于本发明的保护范围中。
请继续参考图1,在一些实施例中,第二基板13的下表面133位于散热件15上,且第二基板13的第二下接触点134耦接散热件15(例如导热连接散热层150的上表面153或第二散热连接部152的上表面)。换言之,在一些实施例中,第二基板13的上表面130高于散热层150的上表面153,晶粒11所产生的热通过散热层150及第二基板13可被更有效地传导而远离晶粒11,借此使晶粒11更有效地散热。
请继续参考图1及图2,图2是根据第二实施例的封装结构1b的结构示意图。在一些实施例中,第二上接触点131其中之一或多个上还可配置有被动元件(例如电阻、电容、电杆、被动射频元件(例如SWR)或其组合)及/或主动元件(例如NAND FLASH、FLASH、EPROM、SDRAM、SRAM、GPU及TTL,例如DDR SDRAM);例如图1的被动元件20(包含被动子元件200、201、202、203,其分别位于上表面130上且电性连接第二上接触点131其中之一或多个);或例如图2的主动元件21(其是位于上表面130上且电性连接第二上接触点131其中之一或多个)。在一些实施例中,主动元件21由其顶端往底端可按序包含晶粒210、第三基板211及第三凸块212,晶粒210通过第三基板211及第三凸块212电性连接第二上接触点131其中之一或多个。晶粒210、第三基板211及第三凸块212的具体实施方式可参考前述晶粒11、第一基板10及第二凸块17的具体实施方式,在此不另详述。此外,基于此些实施方式,所属技术领域中技术人员在其所能理解的范围内,亦可再依照不同需求,加以适当调整而仍能正常运行。例如在图2,晶粒210可被理解为包含各种主动元件21所可能或应该包含的晶粒或堆叠晶粒;例如包含堆叠存储器晶粒,以使主动元件21整体可进一步作为DDR SDRAM。上述各实施方式均为所属技术领域中技术人员所能清楚理解并可正常运行者,故均涵盖于本发明的保护范围中。
请继续参考图1,在一些实施例中,模塑层12位于第一基板10与第二基板13之间,以至少侧向地包封晶粒11。在一些实施例中,模塑层12更侧向地包封位于晶粒11上的散热层150。模塑层12例如可为固态模封材料(epoxy molding compound,EMC),例如但不限于含有环氧树脂的塑料。
请继续参考图1,在一些实施例中,导通孔14包含导通孔本体141及其顶端140和底端142,导通孔本体141可为各种具有导电功能的元件,例如但不限于连通孔(throughinterposer via,TIV)、焊球、凸块或其组合;导通孔本体141的材料例如可为金、银、铜、铂或其任意组合的合金。在一些实施例中,模塑层12侧向地包封导通孔本体141,以暴露出导通孔本体141的顶端140及底端142,进而使各导通孔本体141可通过其顶端140电性连接第二基板13的第二下接触点134其中之一或多个,并通过其底端142电性连接第一基板10的第一上接触点101其中之一或多个。
请继续参考图1,在一些实施例中,如图1所示的封装结构1a可通过包含以下步骤的制造方法得到:形成多个导通孔本体141于第一基板10的上表面100上;黏接晶粒11于上表面100上(例如通过粘晶(die bonding));粘接散热层150于晶粒11的背面112上;使模塑层12成型于上表面100上(例如通过转注成型(transfer molding)或压缩成型(compression molding)),以包封晶粒11、散热层150及导通孔本体141;使模塑层12的上表面平坦化(例如通过平面研磨(grinding))至高于或略等于散热层150的上表面153的高度;使模塑层12被钻孔(例如通过激光钻孔(laser drilling)),以暴露出所需的导通孔本体141;覆晶并形成多个第二凸块17于第一基板10的下表面103上;再覆晶并使第二基板13位于散热层150、模塑层12及导通孔本体141上,以使第二基板13的第二下接触点134的一部分耦接散热层150,并使第二基板13的第二下接触点134的另一部分耦接导通孔本体141其中之一或多个;以及使被动元件20(如图1所示)或主动元件21(如图2所示)位于第二基板13的上表面130,以使被动元件20或主动元件21电性连接第二基板13的第二上接触点131其中之一或多个。
请参考图1及图2,相较于如图1所示的封装结构1a,在一些实施例中,如图2所示的封装结构1b还还包含散热盖18,且散热盖18位于第二基板13上并通过第二基板13的走线层132耦接散热层150。散热盖18可为各种具有导热功能的材料,例如金、银、铜、锌、铂或其任意合金。因此,在一些实施例中,晶粒11所产生的热可通过散热层150、第二基板13及散热盖18被有效地传导而远离晶粒11,以使晶粒11更有效地散热。
请继续参考图2,在一些实施例中,封装结构1b还包含位于第二基板13的上表面130上的主动元件21,散热盖18位于主动元件21及第二基板13上,以使主动元件21位于散热盖18的内部并耦接散热盖18。因此,在一些实施例中,晶粒11所产生的热可通过散热层150、第二基板13及散热盖18被有效地传导而远离晶粒11,主动元件21所产生的热亦可通过散热盖18被有效地带离主动元件21,从而可使晶粒11及主动元件21二者均能更有效地散热。
请继续参考图2,在一些实施例中,散热盖18包含主盖180及二侧盖182、184,二侧盖182、184分别耦接主盖180并位于第二基板13的上表面130上,主盖180位于主动元件21上,以使主动元件21位于散热盖18的内部并至少耦接主盖180。主盖180及侧盖182、184可独立地为各种具有导热功能的材料,例如金、银、铜、锌、铂或其任意合金;亦即,主盖180及侧盖182、184可为彼此相同或不同的材料。
请继续参考图2,在一些实施例中,散热盖18还包含主盖连接部181及二侧盖连接部183、185。主盖连接部181位于主盖180与主动元件21之间,以使主动元件21位于散热盖18的内部并至少耦接主盖180。二侧盖连接部183、185分别位于对应的侧盖182、184与第二基板13之间,以通过侧盖连接部183耦接侧盖182及第二上接触点131其中之一或多个,并通过侧盖连接部185耦接侧盖184及第二上接触点131其中之一或多个。主盖连接部181及侧盖连接部183、185可独立地为各种具有导热功能的粘结剂;亦即,主盖连接部181及二侧盖连接部183、185可为彼此相同或不同的材料。例如,主盖连接部181为热介质材料(TIM),侧盖连接部183、185为导电热熔胶。
请继续参考图2,相较于前述封装结构1a的制造方法,在一些实施例中,如图2所示的封装结构1b的制造方法还包含以下步骤:在使被动元件20(如图1所示)或主动元件21(如图2所示)位于第二基板13的上表面130的步骤之后,粘接散热盖18(例如主盖180)于被动元件20(如图1所示)或主动元件21(如图2所示)上、并耦接散热盖18(例如侧盖182、184)及第二基板13的第二上接触点131其中之一或多个。
请参考图2及图3,图3是根据第三实施例的封装结构1c的结构示意图。相较于如图2所示的封装结构1b,在一些实施例中,如图3所示的封装结构1c的第二基板13的上表面130低于散热层150的上表面153,且散热盖18位于散热层150的上表面153上,以至少耦接散热盖18及散热层150。因此,在一些实施例中,晶粒11所产生的热可通过散热层150及散热盖18被有效地传导而远离晶粒11,使晶粒11更有效地散热。
请继续参考图3,在一些实施例中,散热盖18包含主盖180及二侧盖182、184,二侧盖182、184分别耦接主盖180并位于第二基板13的上表面130上,主盖180位于散热层150上,以使散热层150位于散热盖18的内部并至少耦接主盖180。主盖180及侧盖182、184的具体实施方式可参考前述,在此不另详述。
请继续参考图3,在一些实施例中,散热盖18还包含主盖连接部181及二侧盖连接部183、185。主盖连接部181位于主盖180与散热层150之间,以使散热层150位于散热盖18的内部并至少耦接主盖180。二侧盖连接部183、185分别位于对应的侧盖182、184与第二基板13之间,以通过侧盖连接部183耦接侧盖182及第二上接触点131其中之一或多个,并通过侧盖连接部185耦接侧盖184及第二上接触点131其中之一或多个。主盖连接部181及侧盖连接部183、185的具体实施方式可参考前述,在此不另详述。
请继续参考图3及图4,在一些实施例中,被动元件20可设置在位于散热盖18的内部或外部的第二基板13的上表面130上,以使被动元件20电性连接导通孔本体141其中之一或多个。例如在图3中,被动元件20的被动子元件200、201均设置在位于散热盖18的内部的第二基板13的上表面130上;又例如在图4中,被动子元件200是设置在位于散热盖18的内部的第二基板13的上表面130上,被动子元件201则是设置在位于散热盖18的外部的第二基板13的上表面130上。因此,在一些实施例中,即便设置有散热盖18,但仍可在几乎不影响第二基板13的上表面130上的被动元件20或主动元件21(如图2所示)的设置的情况下,使晶粒11有效地散热。
请继续参考图3,相较于前述封装结构1a的制造方法,在一些实施例中,如图3所示的封装结构1c的制造方法还包含以下步骤:在使模塑层12的上表面平坦化的步骤中,模塑层12的上表面是平坦化至低于散热层150的上表面153的高度;以及在使被动元件20(如图3所示)或主动元件21(如图2所示)位于第二基板13的上表面130的步骤之后,粘接散热盖18(例如主盖180)于散热层150上、并耦接散热盖18(例如侧盖182、184)及第二基板13的第二上接触点131其中之一或多个。
请参考图3及图4,相较于如图3所示的封装结构1c,在一些实施例中,如图4所示的封装结构1d包含多个晶粒11、11’,各晶粒11、11’可具有大致与前述晶粒11类似或对应的晶粒本体110、110’和其主动面111、111’及背面112、112’、第一凸块16、16’、散热层150、150’和其上表面153、153’、第一散热连接部151、151’及第二散热连接部152(其于图4中分别是以主盖连接部181、181’标示;亦即,在一些实施例中,第二散热连接部152与主盖连接部181、181’的材料可为彼此相同的材料)。因此,在一些实施例中,多个晶粒11、11’所产生的热亦可分别通过各自对应的散热层150、150’及散热盖18被有效地传导并远离晶粒11、11’,使晶粒11、11’更有效地散热。
请继续参考图3及图4,相较于如图3所示的封装结构1c,在一些实施例中,如图4所示的封装结构1d包含被动元件22,该被动元件22是位于下表面103上且电性连接第一下接触点104其中之一或多个;此外,第二凸块17亦可位于下表面103上且电性连接第一下接触点104其中之一或多个。上述被动元件22的具体实施方式可参考前述被动元件22的具体实施方式,在此不另详述。
请继续参考图4,相较于前述封装结构1c的制造方法,在一些实施例中,如图4所示的封装结构1d的制造方法,大致可参考前述封装结构1c的制造方法,在此不另详述。
综合以上,依据一些实施例,通过耦接散热层与晶粒,晶粒所产生的热可通过散热层的传导而远离晶粒,因而可使晶粒有效地散热。此外,依据一些实施例,通过耦接散热盖及该散热层,晶粒所产生的热可还通过散热盖及该散热层的传导而远离晶粒,因而可使晶粒有效地散热。此外,依据一些实施例,基板可设置于耦接晶粒的散热层上,以耦接基板的下表面及散热层;主动元件可设置于基板上,以通过基板耦接主动元件及散热层;散热盖可设置于主动元件及基板上,以耦接主动元件及基板;因此,晶粒所产生的热可通过散热层、散热盖及基板的传导而远离晶粒,且主动元件所产生的热也可通过散热盖的传导而远离主动元件,从而可有效地使晶粒及主动元件二者均达到散热的技术效果。
虽然本发明以前述的实施例公开如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的构思和范围内,当可作些许的变动与润饰,因此本发明的专利保护范围须视本说明书权利要求所界定者为准。

Claims (10)

1.一种封装结构,包含:
一第一基板,包含一上表面、一走线层及一下表面,该上表面具有多个第一上接触点,该下表面具有多个第一下接触点,该多个第一上接触点通过该走线层个别地电性连接该多个第一下接触点;
一晶粒,具有相对的一主动面及一背面,该晶粒以该主动面电性连接该第一基板的该上表面的该多个第一上接触点;
一模塑层,侧向地包封该晶粒;
一第二基板,包含一上表面、一走线层及一下表面,该第二基板位于该模塑层上,该第二基板的上表面具有多个第二上接触点,该第二基板的下表面具有多个第二下接触点,该多个第二上接触点通过该第二基板的走线层个别地电性连接该多个第二下接触点;
多个导通孔,位于该模塑层内,各该导通孔的一底端电性连接该第一基板的该多个第一上接触点其中之一,且各该导通孔的一顶端电性连接该第二基板的该多个第二下接触点其中之一;及
一散热层,包含一上表面,该散热层位于该晶粒的该背面上;
其中,该第二基板的上表面高于该散热层的上表面。
2.一种封装结构,包含:
一第一基板,包含一上表面、一走线层及一下表面,该上表面具有多个第一上接触点,该下表面具有多个第一下接触点,该多个第一上接触点通过该走线层个别地电性连接该多个第一下接触点;
一晶粒,具有相对的一主动面及一背面,该晶粒以该主动面电性连接该第一基板的上表面的该多个第一上接触点;
一模塑层,侧向地包封该晶粒;
一第二基板,包含一上表面,位于该模塑层上;
多个导通孔,位于该模塑层内,各该导通孔电性连接该第一基板的该多个第一上接触点其中之一;及
一散热层,包含一上表面,该散热层位于该晶粒的该背面上;
其中,该第二基板的上表面低于该散热层的上表面。
3.如权利要求1或2所述的封装结构,其中,该散热层于沿该晶粒的该背面的法线的一投影方向上的一投影面的面积大于或等于该晶粒于该投影方向上的该投影面的面积。
4.如权利要求1或2所述的封装结构,其中,该散热层是选自以下至少一者:虚设晶粒、石墨烯及金属。
5.如权利要求1或2所述的封装结构,还包括多个第一凸块,位于该晶粒与该第一基板的上表面之间,且各该第一凸块电性连接该第一基板的该多个第一上接触点其中之一。
6.如权利要求1或2所述的封装结构,还包括多个第二凸块,位于该第一基板的下表面上,且各该第二凸块电性连接该第一基板的该多个第一下接触点其中之一。
7.如权利要求1或2所述的封装结构,还包括一被动元件,位于该第一基板的下表面上,且该被动元件电性连接该第一基板的该多个第一下接触点其中之一。
8.如权利要求1或2所述的封装结构,还包括一被动元件,位于该第二基板的上表面上。
9.如权利要求2所述的封装结构,还包含一散热盖,位于该第二基板上且耦接该散热层。
10.如权利要求1所述的封装结构,还包括:
一散热盖,位于该第二基板的上表面上;及
一主动元件,位于该第二基板的上表面上且位于该散热盖的内部,该主动元件电性连接该第二基板的该多个第二上接触点其中之一,其中该散热盖耦接该主动元件。
CN202510507348.8A 2024-06-05 2025-04-22 封装结构 Pending CN121076022A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202463656292P 2024-06-05 2024-06-05
US63/656,292 2024-06-05
TW113143266A TW202549110A (zh) 2024-06-05 2024-11-11 封裝結構
TW113143266 2024-11-11

Publications (1)

Publication Number Publication Date
CN121076022A true CN121076022A (zh) 2025-12-05

Family

ID=97848100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202510507348.8A Pending CN121076022A (zh) 2024-06-05 2025-04-22 封装结构

Country Status (2)

Country Link
US (1) US20250379114A1 (zh)
CN (1) CN121076022A (zh)

Also Published As

Publication number Publication date
US20250379114A1 (en) 2025-12-11

Similar Documents

Publication Publication Date Title
US10770418B2 (en) Fan-out semiconductor package
US6521990B2 (en) Ball grid array package comprising a heat sink
US11508639B2 (en) System in package (SiP) semiconductor package
US7339278B2 (en) Cavity chip package
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US9899331B2 (en) Fan-out semiconductor package and method of manufacturing same
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US20180082979A1 (en) Substrate and the Method to Fabricate Thereof
TWI636546B (zh) 電子元件封裝
TWI712112B (zh) 半導體封裝
KR102600004B1 (ko) 반도체 패키지
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US8441120B1 (en) Heat spreader package
KR20110085481A (ko) 적층 반도체 패키지
US10833070B2 (en) Fan-out semiconductor package module
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
TW201810562A (zh) 包含散熱器的半導體封裝及其製造方法
WO2013047520A1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US11450597B2 (en) Semiconductor package substrate having heat dissipating metal sheet on solder pads, method for fabricating the same, and electronic package having the same
KR102607109B1 (ko) 반도체 패키지 시스템
CN116978874A (zh) 封装结构及其制作方法
US20200027811A1 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
KR102654893B1 (ko) 반도체 패키지 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination