CN120998875A - 半导体结构及其形成方法、以及封装结构 - Google Patents

Abstract

一种半导体结构及其形成方法、以及封装结构，半导体结构包括：基底结构；通孔结构，分立设置于基底结构的顶部上；种子层，仅位于各个通孔结构的底部和基底结构之间；第一介质层，位于基底结构的顶部，第一介质层覆盖通孔结构的侧壁和种子层的侧壁，且第一介质层的顶部高于通孔结构的顶部；互连层，位于高于通孔结构顶部的第一介质层中，至少部分互连层与对应的通孔结构的顶部相连。本发明实施例中，由于种子层仅位于各个种子层的底部和基底结构之间，因此，形成的种子层是平面结构，从而增大了种子层的面积，有利于增大通孔结构的表面积，相应有利于提高通孔结构的表面平坦度，进而提高互连层的表面平坦度，使得半导体结构的性能得到提升。

Description

半导体结构及其形成方法、以及封装结构

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法、以及封装结构。

背景技术

近年来，随着集成电路工艺的发展，集成电路的集成度及半导体技术都取得了巨大的进步。在半导体制造工艺中，由于集成电路的尺寸在不断缩小，后段工艺(back end ofline，BEOL)制程中的金属互连结构的线宽也在不断减小。

后段工艺制程中的金属互连线结构的形成通常包括通孔结构和金属互连层的形成，但目前金属互连结构的良率和性能有待提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法、以及封装结构，有利于进一步提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底结构；在所述基底结构的顶部形成种子层；在所述基底结构的顶部形成牺牲层，所述牺牲层中形成有暴露所述种子层的顶部的第一开口；在所述第一开口中的种子层上形成通孔结构；形成通孔结构之后，去除所述牺牲层；去除所述牺牲层之后，形成覆盖所述基底结构和通孔结构的第一介质层；在高于所述通孔结构顶部的所述第一介质层中形成互连层，至少部分所述互连层与对应的所述通孔结构的顶部相连。

相应的，本发明实施例提供一种半导体结构，包括：基底结构；通孔结构，分立设置于所述基底结构的顶部上；种子层，仅位于各个所述通孔结构的底部和基底结构之间；第一介质层，位于所述基底结构的顶部，所述第一介质层覆盖所述通孔结构的侧壁和种子层的侧壁，且所述第一介质层的顶部高于所述通孔结构的顶部；互连层，位于高于所述通孔结构顶部的所述第一介质层中，至少部分所述互连层与对应的所述通孔结构的顶部相连。

相应的，本发明实施例提供一种封装结构，包括：堆叠键合的第一晶圆和第二晶圆，所述第一晶圆和第二晶圆中的一者或者两者采用本发明任一实施例的半导体结构，且所述互连层为键合垫；其中，所述第一晶圆的键合垫和所述第二晶圆的键合垫相对设置并相接触。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供一种半导体结构的形成方法中，包括：提供基底结构；在所述基底结构的顶部形成种子层；在所述基底结构的顶部形成牺牲层，所述牺牲层中形成有暴露所述种子层的顶部的第一开口；在所述第一开口中的种子层上形成通孔结构；形成通孔结构之后，去除所述牺牲层；去除所述牺牲层之后，形成覆盖所述基底结构和通孔结构的第一介质层；在高于所述通孔结构顶部的所述第一介质层中形成互连层，至少部分所述互连层与对应的所述通孔结构的顶部相连。本发明实施例中，通过先形成种子层以及具有第一开口的牺牲层，之后在所述第一开口中形成通孔结构，与传统的单大马士革工艺形成通孔结构的方法相比，通孔结构在牺牲层的限制下，能够以种子层作为生长基础，由下而上形成通孔结构，不需要额外进行平坦工艺，从而降低了通孔结构的表面产生蚀坑(erosion)的概率，有利于为互连层的形成提供平坦面，进而提高互连层的表面平坦度，使得半导体结构的性能得到提升。

本发明实施例提供一种半导体结构，包括：基底结构；通孔结构，分立设置于所述基底结构的顶部上；种子层，仅位于各个所述通孔结构的底部和基底结构之间；第一介质层，位于所述基底结构的顶部，所述第一介质层覆盖所述通孔结构的侧壁和种子层的侧壁，且所述第一介质层的顶部高于所述通孔结构的顶部；互连层，位于高于所述通孔结构顶部的所述第一介质层中，至少部分所述互连层与对应的所述通孔结构的顶部相连。本发明实施例中，由于种子层仅位于各个所述通孔结构的底部和基底结构之间，因此，形成的种子层是平面结构，从而增大了种子层的面积，有利于增大通孔结构的表面积，相应有利于提高通孔结构的表面平坦度，进而提高互连层的表面平坦度，使得半导体结构的性能得到提升。

本发明实施例提供一种封装结构，包括：堆叠键合的第一晶圆和第二晶圆，所述第一晶圆和第二晶圆中的一者或者两者采用本发明任一实施例的半导体结构，且所述互连层为键合垫；其中，所述第一晶圆的键合垫和所述第二晶圆的键合垫相对设置并相接触。所述第一晶圆和第二晶圆中至少一者具有表面平坦度更高的键合垫，键合垫表面产生蚀坑的概率较小，因此，在通孔结构的顶部形成互连键合垫的工艺过程中，降低了互连键合垫表面产生蚀坑的概率，从而降低了在第一晶圆的键合垫和第二晶圆的键合垫之间产生气泡缺陷(bubble)的概率，使得第一晶圆的键合垫和第二晶圆的键合垫能够实现良好的接触，进而提高了封装结构的良率。

附图说明

图1至图6是一种半导体结构的形成方法中的各步骤对应的结构示意图；

图7至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；

图22是本发明半导体结构一实施例的结构示意图；

图23是本发明封装结构一实施例的结构示意图。

具体实施方式

目前，半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法，分析半导体结构性能有待提高的原因。图1至图6是一种半导体结构的形成方法中的各步骤对应的结构示意图。

参考图1，提供衬底10，衬底10上形成第一介质层11，第一介质层11中形成有第一开口12。

参考图2，在第一开口12中、以及第一开口12侧部的第一介质层11的顶部形成通孔结构材料层13A。

参考图3，对高于第一介质层11顶部的通孔结构材料层13A进行平坦化处理，剩余的位于第一开口12中的通孔结构材料层13A作为通孔(via)结构13。

参考图4，在第一介质层11和通孔结构13的顶部形成第二介质层14，第二介质层14中形成有第二开口15。

参考图5，在第二开口15中、以及第二开口15侧部的第二介质层14的顶部形成互连材料层16A。

参考图6，对于高于第二介质层14顶部的互连材料层16A进行平坦化处理，剩余的位于第二开口15中的互连材料层16A作为互连层16。

具体地，通孔结构13和互连层16组成互连结构(未标示)。

经研究发现，在形成互连结构的过程中，需要进行两次平坦化处理工艺。如图3所示，在对第一介质层11顶部的通孔材料层13A进行平坦化处理的过程中，由于受到图形密度不同的影响，导致第一开口12中的通孔结构13的顶面容易出现蚀坑现象；如图6所示，在对第二介质层14顶部的互连材料层16A进行平坦化处理，由于膜层的传递性，导致第二开口15中的互连层16的顶部的蚀坑的面积更大，蚀坑的深度更深，相应的，后续采用该工艺形成的半导体结构进行键合的工艺中，增大了键合半导体结构的互连层16之间出现空隙的风险，导致半导体结构的互连层16之间的接触不佳，从而影响了半导体结构的封装可靠性和封装良率。

通过提高通孔结构13的图形密度的均一性，有利于改善通孔结构13顶面的蚀坑现象。但是，由于通孔结构13贯穿第一介质层11的底面，若在第一介质层11中设置伪栅通孔结构，可能会产生不希望出现的短路问题。因此，通孔结构13通常难以制作对应的伪栅通孔结构。

为了解决技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底结构；在所述基底结构的顶部形成种子层；在所述基底结构的顶部形成牺牲层，所述牺牲层中形成有暴露所述种子层的顶部的第一开口；在所述第一开口中的种子层上形成通孔结构；形成通孔结构之后，去除所述牺牲层；去除所述牺牲层之后，形成覆盖所述基底结构和通孔结构的第一介质层；在高于所述通孔结构顶部的所述第一介质层中形成互连层，至少部分所述互连层与对应的所述通孔结构的顶部相连。

本发明实施例所公开的方案中，通过先形成种子层以及具有第一开口的牺牲层，之后在所述第一开口中形成通孔结构，与传统的单大马士革工艺形成通孔结构的方法相比，通孔结构在牺牲层的限制下，能够以种子层作为生长基础，由下而上形成通孔结构，不需要额外进行平坦工艺，从而降低了通孔结构的表面产生蚀坑的概率，有利于为互连层的形成提供平坦面，进而提高互连层的表面平坦度，使得半导体结构的性能得到提升。

为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图7至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

参考图7，提供基底结构500。

基底结构500用于为形成半导体结构提供工艺平台。

本实施例中，提供基底结构500的步骤中，所述基底结构500包括衬底(图未示)、位于所述衬底上的第二介质层(图未示)、以及位于所述第二介质层中的前层互连结构(图未示)，所述第二介质层暴露所述前层互连结构的顶面。

本实施例中，衬底为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种，还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。

第二介质层，用于实现各种器件或者互连结构之间的电隔离。例如，器件可以为形成在衬底上的MOS器件等，互连结构可以包括后段制程形成的互连层或通孔结构等。

本实施例中，第二介质层的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅、低k介质材料(低k介质材料指相对介电常数大于或等于2.6、且小于或等于3.9的介质材料)和超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)中的一种或多种。

前层互连结构用于与衬底内或衬底上的特定器件电连接，从而将各器件的电性引出或者实现器件之间的电连接。

需要说明的是，后段工艺形成的互连结构通常包括互连层，且互连层的层数为多层，多层的互连层分别位于第二介电层的不同厚度位置处。

作为一种示例，所述前层互连结构为后段工艺中最顶层的互连层。

在其他实施例中，所述前层互连结构也可以为后段工艺中某一层的互连层。

参考图8，在所述基底结构500的顶部形成种子层501。

种子层501为后续形成的通孔结构的形成提供生长基础，且提供均匀的起始表面，从而有利于降低通孔结构中存在的空洞、裂纹等缺陷的概率，进而提高通孔结构的质量和可靠性。

本实施例中，在所述基底结构500的顶部形成所述种子层的步骤中，所述种子层501覆盖所述基底结构500的整个顶部。

具体地，种子层501覆盖所述基底结构500的整个顶部，则无需对种子层501进行图形化处理，降低了形成种子层501的工艺复杂度。其次，种子层501覆盖所述基底结构500的整个顶部，还有利于增大后续形成第一开口的工艺窗口，从而有利于增大通孔结构底部的表面积，相应有利于提高通孔结构的表面平坦度，进而提高形成的通孔结构的质量。

在另一些实施例中，所述种子层也可以分立设置于所述基底结构的顶部上。换言之，所述种子层分别设置在后续形成通孔结构的位置处，从而省去去除通孔结构侧部的种子层的步骤，进而避免去除通孔结构侧部的种子层的步骤对通孔结构的影响。

本实施例中，在所述基底结构500的顶部形成种子层501的步骤中，所述种子层501至少位于所述前层互连结构的顶面上方。

具体地，种子层501至少位于前层互连结构的顶面上方，从而使得后续形成的通孔结构能够与对应的前层互连结构实现电连接。

本实施例中，在所述基底结构500的顶部形成种子层501的步骤中，所述种子层501的材料包括氮化钽。

具体地，氮化钽有利于后续电镀工艺中，通孔材料的电镀液准确的沉积在对应的位置处，且形成连续无孔和空洞的通孔结构。

参考图9至图10，在所述基底结构500的顶部形成牺牲层502，所述牺牲层502中形成有暴露所述种子层501的顶部的第一开口510。

牺牲层502用于控制后续形成的通孔结构的生长方向，使得通孔结构能够形成在第一开口510中。

第一开口510用于为后续形成的通孔结构提供空间。

具体地，在所述种子层顶部形成牺牲层的步骤包括：参考图9，在所述基底结构500的顶部形成覆盖所述种子层501的牺牲材料层502A；参考图10，图形化所述牺牲材料层502A，在所述牺牲材料层502A中形成暴露所述种子层501的顶部的第一开口510，剩余的所述牺牲材料层502A作为牺牲层502。

在牺牲层502中形成暴露所述种子层501的顶部的第一开口510，使得后续形成的通孔结构在牺牲层502的限制下，能够以种子层501作为生长基础，由下而上形成通孔结构，不需要额外进行平坦工艺，从而降低了通孔结构的表面产生蚀坑的概率。

需要说明的是，由于所述种子层501覆盖所述基底结构500的整个顶部，因此，所述第一开口510的底面均为种子层501的表面，从而显著降低了所述第一开口510和所述种子层501的对准难度，也有利于确保后续形成的通孔结构均位于所述种子层501上。

本实施例中，所述牺牲材料层502A为可光刻材料。

具体地，使用可光刻材料作为牺牲材料层502A，所述牺牲材料层502A可以通过光刻工艺实现图形化，不需要额外进行刻蚀工艺在牺牲材料层502A中形成暴露所述种子层501的顶部的第一开口510，从而简化工艺流程，且避免所述种子层501受到刻蚀损伤。

具体地，所述牺牲材料层502A的材料包括光刻胶。光刻胶易于被去除，从而降低工艺复杂度，进而提高生产效率。而且，还有利于降低去除牺牲层502的工艺对通孔结构的损伤。

本实施例中，在所述基底结构500的顶部形成覆盖所述种子层501的牺牲材料层502A的工艺包括旋涂工艺。

具体地，所述旋涂工艺能够在基底结构500上均匀涂布液体或薄膜材料，确保了一致的涂层厚度，可以在较短的时间内涂布大面积的基底结构500，提高生产率，且可以通过调整旋涂工艺参数，控制所得涂层的厚度。因此可以得到厚度均匀的牺牲材料层502A。

本实施例中，图形化所述牺牲材料层502A的步骤包括：对所述牺牲材料层502A进行曝光处理，并对曝光处理后的所述牺牲材料层502A进行显影处理，以在所述牺牲材料层502A中形成第一开口510。

具体地，曝光处理和显影处理是常见的半导体工艺，从而具有工艺成本低、生产效率高等优点。

本实施例中，所述第一开口510形成在相对应的前层互连结构的顶部上方。

需要说明的是，所述第一开口510形成在相对应的前层互连结构的顶部上方，便于牺牲层502和种子层501围成容纳通孔结构的空间，从而确保通孔结构能够与相对应的前层互连结构实现电连接。

还需要说明的是，在其他实施例中，在所述基底结构的顶部形成种子层的步骤中，所述种子层分立设置于所述基底结构的顶部上，相应的，在所述基底结构的顶部形成牺牲层的步骤中，所述第一开口暴露相对应的所述种子层的顶部。

参考图11，在所述第一开口510中的种子层501上形成通孔结构503。

通孔结构503用于连接互连层和前层互连结构，从而是实现互连层与半导体结构的内部电路的电连接。

本实施例中，通孔结构503的材料包括铜。铜的金属导电性较好，电阻较小，有利于获得导电性较好的通孔结构503。

在其他实施例中，通孔结构的材料也可以包括铝等合适的导电材料。

本实施例中，在所述第一开口510中的种子层501上形成通孔结构503的步骤中，所述通孔结构503的顶部低于或者齐平于所述牺牲层502的顶面。

具体地，通孔结构503的顶部低于或者齐平于所述牺牲层502的顶面，使得通孔结构在牺牲层502的限制下，能够以种子层501作为生长基础，由下而上形成通孔结构503，不需要额外进行平坦工艺，从而降低了通孔结构503的表面产生蚀坑的概率，有利于为互连层的形成提供平坦面，进而提高互连层的表面平坦度，使得半导体结构的性能得到提升。

在一个实施例中，所述通孔结构503的顶部低于所述牺牲层502的顶面，以确保各个位置的通孔结构503均仅形成在第一开口510中。

本实施例中，在所述第一开口510的种子层501上形成通孔结构503的工艺包括电镀工艺。

具体地，采用电镀工艺能够使形成的通孔结构503与种子层501之间的结合力增强，提高通孔结构503的附着力，同时，采用电镀工艺形成的通孔结构503具有高导电性，从而提高半导体结构性能。

参考图12，形成通孔结构503之后，去除所述牺牲层502。

具体地，形成通孔结构503之后，去除所述牺牲层502，从而为后续形成第一介质层提供工艺基础。

本实施例中，去除所述牺牲层502的工艺包括湿法工艺。

具体地，湿法工艺具有各向同性刻蚀的特性，有利于将牺牲层502去除干净，而且，湿法工艺易于获得较大的刻蚀选择比，从而有利于在去除牺牲层502的过程中，减少对其他膜层的损伤(例如，通孔结构503)。

本实施例中，所述牺牲层502的材料为光刻胶，因而采用湿法去胶的方式去除所述牺牲层502。在其他实施例中，也可以采用灰化工艺去除所述牺牲层。

参考图13，去除所述牺牲层502之后，还包括：去除所述通孔结构503侧部的所述种子层501。

具体地，去除所述通孔结构503侧部的所述种子层501，便于防止通孔结构503之间的连通，从而减低漏电流。

本实施例中，去除所述通孔结构503侧部的所述种子层501的工艺包括干法刻蚀工艺。

具体地，干法刻蚀工艺具有较好的选择性，可以针对种子层501的材料进行刻蚀，而减少对其他材料膜层(例如，通孔结构503)的损坏，同时，干法刻蚀工艺能够精确的控制刻蚀速率，从而能够精确的去除种子层501。

此外，干法刻蚀工艺具有各向异性刻蚀的特性，有利于在刻蚀后获得较好的剖面，从而提高通孔结构503与其底部的种子层501的接触效果。

参考图14，去除所述牺牲层502之后，还包括：在所述通孔结构503的顶部和侧壁形成保护层504。

具体地，保护层504用于保护通孔结构503，防止通孔结构503暴露在空气中，从而降低通孔结构503被氧化的概率，同时，还可以用于定义刻蚀第一介质层的刻蚀停止位置。

本实施例中，保护层504的厚度不易过大，也不宜过小。如果保护层504的厚度过大，则保护层504会对后续形成的第一介质层产生较大的应力，从而影响半导体结构的性能；如果保护层504的厚度过小，容易导致降低通孔结构503被氧化的概率的效果不佳。因此，本实施例中，所述保护层504的厚度为至

本实施例中，所述保护层504的材料包括氮化硅或正硅酸乙酯。

具体地，氮化硅或正硅酸乙酯是常见的半导体材料，从而与现有工艺技术兼容，具有工艺成本低的特点。

在所述通孔结构503的顶部和侧壁形成保护层504的工艺包括原子层沉积工艺或化学气相沉积工艺。

具体地，所述原子层沉积工艺或化学气相沉积工艺具有良好的覆盖能力，有利于降低在形成保护层504具有空洞等缺陷的概率，相应提高了保护层504的质量及其绝缘性能，从而提高了半导体结构的性能。

参考图15至16，去除所述牺牲层502之后，形成覆盖所述基底结构500和通孔结构503的第一介质层505。

第一介质层505用于为设置互连层提供工艺基础，还用于对相邻互连层之间起到电隔离作用，减少相邻互连层之间出现漏电的风险。

本实施例中，第一介质层505的材料为绝缘材料，包括四乙氧基硅烷。在其他实施例中，第一介质层的材料还包括氧化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。

具体地，形成覆盖所述基底结构500和通孔结构503的第一介质层505的步骤包括：参考图15，形成覆盖所述基底结构500和通孔结构503的介质材料层505A；参考图16，对所述第一介质材料层505A进行平坦化处理，形成具有平坦表面的第一介质层505。

需要说明的是，第一介质材料层505A进行平坦化处理，即先去除部分第一介质材料层505A，一方面，使得第一介质层505的厚度满足工艺要求，可以为后续工艺制程节省工艺时间，进而提高半导体结构的生产效率。另一方面，提高了形成第一介质层505的表面平整度，为后续工艺提供较平整的工艺基础，有利于提高半导体结构的质量。

本实施例中，形成覆盖所述基底结构500和通孔结构503的第一介质层的505步骤中，所述第一介质层505覆盖所述保护层504。

具体地，第一介质层505覆盖所述保护层504，后续在第一介质层505中形成互连开口的工艺中，保护层504可以用于定义刻蚀第一介质层505的刻蚀停止位置，同时，保护层504还可以便于形成在第一介质层505中的伪键合垫与前层互连结构之间的电隔离。

参考图17至图21，在高于所述通孔结构503顶部的所述第一介质层505中形成互连层506，至少部分所述互连层506与对应的所述通孔结构503的顶部相连。

互连层506用于与通孔结构503实现电连接。

相应的，通孔结构503位于互连层506和前层互连结构之间，且连接互连层506和前层互连结构，从而实现了互连层506与半导体结构的内部电路的电连接。

需要说明的是，本实施例中种子层501是平面结构，因而的通孔结构503的表面积较大，有利于进一步提高通孔结构503的表面平坦度，从而提高互连层506的表面平坦度；而且，在种子层501在基底结构500表面的投影面积不变的情况下，与U型的种子层相比，平面结构的种子层501使得通孔结构503表面积较大，相应改善了通孔结构503和互连层506的接触效果、以及通孔结构503和前层互连结构的接触效果，进而有利于减小通孔结构503的电阻、以及通孔结构503与互连层506的接触电阻、以及通孔结构503与前层互连结构的接触电阻，使得半导体结构的电性能得到提升。

其中，在横向上与所述通孔结构503相隔离的剩余所述互连层506用于作为伪(Dummy)互连层。

需要说明的是，伪互连层用于增加互连层506的总数量，以提高互连层506的分布均匀性和图形密度均匀性，从而有利于提高互连层506的顶面平坦度。

在一个实施例中，在高于所述通孔结构503顶部的所述第一介质层505中形成互连层506的步骤中，所述互连层506为键合垫509。

具体地，在后续进行半导体结构的键合工艺中，所述键合垫509用于实现不同半导体结构之间的金属键合，以提高键合强度。

本实施例中，所述键合垫509的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的一种或多种，有利于获得较好的导电性能。

本实施例中，键合垫509包括伪键合垫(图未示)和互连键合垫507。其中，在横向上与所述通孔结构503相隔离的剩余所述互连层506用于作为伪互连键合垫。

部分所述互连层506与对应的所述通孔结构503的顶部相连，且用于作为互连键合垫507，剩余所述互连层506在横向上与所述通孔结构503相隔离作为伪键合垫。

具体地，互连键合垫507与对应的所述通孔结构503的顶部相连，从而使得各个互连键合垫507通过对应的通孔结构503，实现与特定的前层互连结构电连接。

需要说明的是，本实施例中，在同一步骤中形成互连键合垫507和伪键合垫，提高了互连键合垫507和伪键合垫整体的分布均匀性和图形密度的一致性，从而提高平坦化处理过程中的均匀性，进而提高互连键合垫507和伪键合垫的顶面平坦度。

参考图17，在高于所述通孔结构503顶部的所述第一介质层505中形成互连层506之前，还包括：在所述第一介质层505的顶部形成键合介质层520。

具体地，键合介质层520用于为后续键合工艺提供光滑的键合面，提高键合质量，同时，键合介质层520可以调整整体结构的热膨胀系数，从而降低由温度变化引起的应力，进而提高键合的良率。

本实施例中，键合介质层520的材料为介电材料，因而通过键合介质层520和键合垫509，实现混合键合(hybrid bonding)工艺，以进一步提高键合的良率。

本实施例中，键合介质层520的材料包括氮碳化硅(SiCN)。

本实施例中，在高于所述通孔结构503顶部的所述第一介质层505中形成互连层506的步骤中，所述互连层506还形成在所述键合介质层520中，所述互连层506的顶面被所述键合介质层520暴露。

具体地，所述互连层506贯穿高于所述通孔结构503顶部的键合介质层520和第一介质层505，所述互连层506的顶面被所述键合介质层520暴露，为后续通过互连层506实现半导体结构的键合做准备。

本实施例中，在高于所述通孔结构503顶部的所述第一介质层505中形成互连层506的步骤包括：参考图18至图19，在高于所述通孔结构503顶部的所述第一介质层505中形成互连开口511，至少部分的所述互连开口511暴露所述通孔结构503的顶部；参考图20，在所述互连开口511中填充互连材料层506A；参考图21，对所述互连材料层506A进行平坦化处理，去除所述互连开口511外部的互连材料层506A。

互连开口511以便于为形成互连层506提供空间。具体地，互连开口511贯穿高于所述通孔结构503顶部的键合介质层520和第一介质层505。

具体地，所述互连开口511暴露所述通孔结构503的顶部，便于在互连开口511中形成的互连层506与通孔结构503的顶部相接触，从而实现前层互连结构与互连层506之间实现电连接，进而实现半导体结构的内部电路的电连接。

需要说明的是，对所述互连材料层506A进行平坦化处理，有利于提高形成的互连层506顶面的平整度，以便于为后续键合工艺提供工艺基础。

在高于所述通孔结构503顶部的所述第一介质层中形成互连开口511的步骤包括：参考图18，以位于所述通孔结构顶部的保护层504作为停止层，对所述第一介质层505进行图形化处理，形成初始互连开口512；参考图19，去除所述初始互连开口512底部的保护层504，形成互连开口511。

具体地，初始互连开口512用于为后续形成互连开口提供工艺窗口。

先以位于所述通孔结构顶部的保护层504作为停止层，使得各个初始互连开口512均能贯穿高于所述通孔结构503顶部的键合介质层520和第一介质层505，从而确保各个互连开口511均能暴露相对应的通孔结构503。

需要说明的是，本实施例在形成通孔结构503之后，形成第一介质层505和互连层506，因而所述互连层506可以采用单大马士革结构，相比于通过双大马士革工艺来形成互连层和通孔结构的方案，有利于改善互连层506的形貌质量，降低互连层506顶部尺寸过大的概率，从而有利于降低互连层506的材料的扩散问题。

相应的，本发明实施例还提供一种半导体结构。图22是本发明半导体结构一实施例的结构示意图。

参考图22，半导体结构包括：基底结构100；通孔结构101，分立设置于所述基底结构100的顶部上；种子层102，仅位于各个所述通孔结构101的底部和基底结构100之间；第一介质层103，位于所述基底结构100的顶部，所述第一介质层103覆盖所述通孔结构101的侧壁和种子层102的侧壁，且所述第一介质层103的顶部高于所述通孔结构101的顶部；互连层104，位于高于所述通孔结构101顶部的所述第一介质层103中，至少部分所述互连层104与对应的所述通孔结构101的顶部相连。

基底结构100用于为形成半导体结构提供工艺平台。

本实施例中，所述基底结构100包括衬底(图未示)、位于所述衬底上的第二介质层(图未示)、以及位于所述第二介质层中的前层互连结构(图未示)，所述第二介质层暴露所述前层互连结构的顶面。

本实施例中，衬底为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种，还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。

第二介质层，用于实现各种器件或者互连结构之间的电隔离。例如，器件可以为形成在衬底上的MOS器件等，互连结构可以包括后段制程形成的互连层或通孔结构等。

本实施例中，第二介质层的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅、低k介质材料(低k介质材料指相对介电常数大于或等于2.6、且小于或等于3.9的介质材料)和超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)中的一种或多种。

前层互连结构用于与衬底内或衬底上的特定器件电连接，从而将各器件的电性引出或者实现器件之间的电连接。

需要说明的是，后段工艺形成的互连结构通常包括互连层，且互连层的层数为多层，多层的互连层分别位于第二介电层的不同厚度位置处。

作为一种示例，所述前层互连结构为后段工艺中最顶层的互连层。

在其他实施例中，所述前层互连结构也可以为后段工艺中某一层的互连层。

本实施例中的，前层互连结构的材料为铜。在其他实施例中，前层互联结构的材料还可以为其他导电材料，例如：铝等。

通孔结构101用于连接互连层104和前层互连结构，从而是实现互连层104与半导体结构的内部电路的电连接。

本实施例中，通孔结构101的材料包括铜。铜的金属导电性较好，电阻较小，有利于获得导电性较好的通孔结构101。

在其他实施例中，通孔结构的材料也可以包括铝等合适的导电材料。

本实施例中，所述通孔结构101位于所述前层互连结构的顶面上方，并电连接所述前层互连结构。

具体地，所述通孔结构101位于所述前层互连结构的顶面上方，并电连接所述前层互连结构的原因是为了将前层互连结构引出，从而实现前层互连结构与互连层104之间实现电连接，进而实现半导体结构的内部电路的电连接。

种子层102为通孔结构101结构的形成提供生长基础，且提供均匀的起始表面，从而有利于降低通孔结构101中存在的空洞、裂纹等缺陷的概率，进而提高通孔结构101的质量和可靠性。

本实施例中，种子层102，仅位于各个所述通孔结构101的底部和基底结构100之间。

需要说明的是，由于种子层102仅位于各个所述通孔结构101的底部和基底结构100之间，因此，形成的种子层102是平面结构，从而增大了种子层102的面积，有利于增大通孔结构101的工艺窗口，相应增大通孔结构101的表面积，有利于进一步提高通孔结构101的表面平坦度，进而提高互连层104的表面平坦度，使得半导体结构的性能得到提升。

本实施例中，所述种子层102的材料包括氮化钽。

具体地，氮化钽有利于后续电镀工艺中，通孔材料的电镀液准确的沉积在对应的位置处，且形成连续无孔和空洞的通孔结构。

第一介质层103用于为设置互连层104提供工艺基础，还用于对相邻互连层104之间起到电隔离作用，减少相邻互连层104之间出现漏电的风险。

本实施例中，第一介质层103的材料为绝缘材料，包括四乙氧基硅烷。在其他实施例中，第一介质层的材料还包括氧化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。

互连层104用于与通孔结构101实现电连接。

相应的，通孔结构101位于互连层104和前层互连结构之间，且连接互连层104和前层互连结构，从而实现了互连层104与半导体结构的内部电路的电连接。

需要说明的是，本实施例中的种子层102是平面结构，因而通孔结构101的表面积较大，有利于进一步提高通孔结构101的表面平坦度，从而提高互连层104的表面平坦度；而且，在种子层102在基底结构100表面的投影面积不变的情况下，与U型的种子层相比，平面结构的种子层102使得通孔结构101表面积较大，相应改善了通孔结构101和互连层104的接触效果、以及通孔结构101和前层互连结构的接触效果，进而有利于减小通孔结构101的电阻、以及通孔结构101与互连层104的接触电阻、以及通孔结构101与前层互连结构的接触电阻，使得半导体结构的电性能得到提升。

本实施例中，互连层104的材料为铜。在其他实施例中，互连层的材料还可以为其他导电材料，例如，铝等。

其中，在横向上与所述通孔结构101相隔离的剩余所述互连层104用于作为伪互连层(图未示)。

需要说明的是，伪互连层用于增加互连层104的总数量，以提高互连层104的分布均匀性和图形密度均匀性，从而有利于提高互连层104的顶面平坦度。

本实施例中，所述互连层104为键合垫105。

具体地，在后续进行半导体结构的键合工艺中，键合垫105用于实现不同半导体结构之间的金属键合，以提高键合强度。

本实施例中，所述键合垫105的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的一种或多种，有利于获得较好的导电性能。

本实施例中，键合垫105包括伪键合垫和互连键合垫107。其中，在横向上与所述通孔结构101相隔离的剩余所述互连层104用于作为伪互连键合垫。

部分所述互连层104与对应的所述通孔结构101的顶部相连，且用于作为互连键合垫107，剩余所述互连层104在横向上与所述通孔结构101相隔离作为伪互连垫。

需要说明的是，互连键合垫107与对应的所述通孔结构101的顶部相连，从而使得各个互连键合垫107通过对应的通孔结构101，实现与特定的前层互连结构电连接。

本实施例中，所述半导体结构还包括：保护层108，位于所述通孔结构101的侧壁和第一介质层103之间，且暴露出所述通孔结构101的顶部。

具体地，保护层108用于保护通孔结构101，防止通孔结构101暴露在空气中，从而降低通孔结构101被氧化的概率，同时，还可以用于定义刻蚀第一介质层103的刻蚀停止位置。

本实施例中，保护层108的厚度不易过大，也不宜过小。如果保护层108的厚度过大，则保护层108会对后续形成的第一介质层103产生较大的应力，从而影响半导体结构的性能；如果保护层108的厚度过小，容易导致降低通孔结构101被氧化的概率的效果不佳。因此，本实施例中，所述保护层108的厚度为至

本实施例中，所述保护层108的材料包括氮化硅或正硅酸乙酯。

具体地，氮化硅或正硅酸乙酯是常见的半导体材料，从而与现有工艺技术兼容，具有工艺成本低的特点。

本实施例中，所述半导体结构还包括：键合介质层120，位于所述第一介质层103的顶部；所述互连层104位于高于所述通孔结构101顶部的所述键合介质层120和第一介质层103中，所述互连层104(也即所述键合垫105)的顶面被所述键合介质层120暴露。

具体地，键合介质层120用于为后续键合工艺提供光滑的键合面，提高键合质量，同时，键合介质层120可以调整整体结构的热膨胀系数，从而降低由温度变化引起的应力，进而提高键合的良率。

本实施例中，键合介质层120的材料为介电材料，因而通过键合介质层120和键合垫105，实现混合键合工艺，以进一步提高键合的良率。

本实施例中，键合介质层120的材料包括氮碳化硅(SiCN)。

本实施例中，所述互连层104的顶面被所述键合介质层120暴露，为后续通过互连层104实现半导体结构的键合做准备。

需要说明的是，本发明实施例的半导体结构可以采用前述任一实施例的形成方法所形成，也可以采用其他形成方法所形成。对本发明实施例的半导体结构的具体描述，可以参考前述实施例的相关内容。

相应的，本发明实施例还提供一种封装结构。图23是本发明封装结构一实施例的结构示意图。

参考图23，堆叠键合的第一晶圆200和第二晶圆201，所述第一晶圆200和第二晶圆201中的一者或者两者采用前述任一实施例的半导体结构，且所述互连层304为键合垫204；其中，所述第一晶圆200的键合垫204和所述第二晶圆201的键合垫204相对设置并相接触。

需要说明的是，所述第一晶圆200和第二晶圆201中至少一者具有表面平坦度更高的键合垫204，键合垫204表面产生蚀坑的概率较小，因此，在通孔结构301的顶部形成互连键合垫206的工艺过程中，降低了互连键合垫206表面产生蚀坑的概率，从而降低了在第一晶圆200的键合垫204和第二晶圆201的键合垫204之间产生气泡缺陷的概率，使得第一晶圆200的键合垫204和第二晶圆201的键合垫204能够实现良好的接触，进而提高了封装结构的良率。

还需要说明的是，在键合过程中通常会采用退火(anneal)工艺，因而第一晶圆200和第二晶圆201的键合垫204会发生膨胀，以促使第一晶圆200和第二晶圆201的键合垫204相连。

具体地，第一晶圆200和第二晶圆201中的一者或者两者包括：基底结构300；通孔结构301，分立设置于所述基底结构300的顶部上；种子层302，仅位于各个所述通孔结构301的底部和基底结构300之间；第一介质层303，位于所述基底结构300的顶部，所述第一介质层303覆盖所述通孔结构301的侧壁和种子层302的侧壁，且所述第一介质层303的顶部高于所述通孔结构301的顶部；互连层304，位于高于所述通孔结构301顶部的所述第一介质层303中，至少部分所述互连层304与对应的所述通孔结构301的顶部相连，互连层304为键合垫204；其中，键合垫204包括伪键合垫(图未示)和互连键合垫206。

本实施例中，为了进一步提高封装结构的良率，所述第一晶圆200和第二晶圆201均采用前述任一实施例的半导体结构。

第一晶圆200和第二晶圆201用于实现封装结构的晶圆级封装。

具体地，第一晶圆200和第二晶圆201形成有键合垫204的面相接触，实现相互键合。

本实施例中，基底结构300包括衬底(图未示)、位于所述衬底上的第二介质层(图未示)、以及位于所述第二介质层中的前层互连结构(图未示)，所述第二介质层暴露所述前层互连结构的顶面。

本实施例中，第一晶圆200中的伪键合垫并不实现与第一晶圆200内部的前层互连结构的电连接，第二晶圆201中的伪键合垫并不实现与第二晶圆201内部的前层互连结构的电连接，通过设置伪键合垫，增加键合垫204的数量，以提高键合垫204的分布均匀性和图形密度均匀性。

具体地，第一晶圆200和第二晶圆201中的一者或者两者采用本实施例的半导体结构，对第一晶圆200和第二晶圆201中基底结构300、通孔结构301、种子层302、第一介质层303、互连层304的具体描述，可参考前述实施例的相应描述，在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底结构；

在所述基底结构的顶部形成种子层；

在所述基底结构的顶部形成牺牲层，所述牺牲层中形成有暴露所述种子层的顶部的第一开口；

在所述第一开口中的种子层上形成通孔结构；

形成通孔结构之后，去除所述牺牲层；

去除所述牺牲层之后，形成覆盖所述基底结构和通孔结构的第一介质层；

在高于所述通孔结构顶部的所述第一介质层中形成互连层，至少部分所述互连层与对应的所述通孔结构的顶部相连。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述基底结构的顶部形成所述种子层的步骤中，所述种子层覆盖所述基底结构的整个顶部；

去除所述牺牲层之后，还包括：去除所述通孔结构侧部的所述种子层；

或者，

在所述基底结构的顶部形成种子层的步骤中，所述种子层分立设置于所述基底结构的顶部上；

在所述基底结构的顶部形成牺牲层的步骤中，所述第一开口暴露相对应的所述种子层的顶部。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述种子层顶部形成牺牲层的步骤包括：在所述基底结构的顶部形成覆盖所述种子层的牺牲材料层；

图形化所述牺牲材料层，在所述牺牲材料层中形成暴露所述种子层的顶部的第一开口，剩余的所述牺牲材料层作为牺牲层。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述牺牲材料层为可光刻材料；

图形化所述牺牲材料层的步骤包括：对所述牺牲材料层进行曝光处理，并对曝光处理后的所述牺牲材料层进行显影处理，以在所述牺牲材料层中形成第一开口。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一开口中的种子层上形成通孔结构的步骤中，所述通孔结构的顶部低于或者齐平于所述牺牲层的顶面。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成覆盖所述基底结构和通孔结构的第一介质层的步骤包括：形成覆盖所述基底结构和通孔结构的介质材料层；

对所述介质材料层进行平坦化处理，形成具有平坦表面的第一介质层。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，在高于所述通孔结构顶部的所述第一介质层中形成互连层的步骤中，部分所述互连层与对应的所述通孔结构的顶部相连，剩余所述互连层在横向上与所述通孔结构相隔离。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底结构的步骤中，所述基底结构包括衬底、位于所述衬底上的第二介质层、以及位于所述第二介质层中的前层互连结构，所述第二介质层暴露所述前层互连结构的顶面；

在所述基底结构的顶部形成种子层的步骤中，所述种子层至少位于所述前层互连结构的顶面上方；

在高于所述通孔结构顶部的所述第一介质层中形成互连层的步骤中，所述互连层为键合垫。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，在高于所述通孔结构顶部的所述第一介质层中形成互连层之前，还包括：在所述第一介质层的顶部形成键合介质层；

在高于所述通孔结构顶部的所述第一介质层中形成互连层的步骤中，所述互连层还形成在所述键合介质层中，所述互连层的顶面被所述键合介质层暴露。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，在高于所述通孔结构顶部的所述第一介质层中形成互连层的步骤包括：在高于所述通孔结构顶部的所述第一介质层中形成互连开口，至少部分的所述互连开口暴露所述通孔结构的顶部；

在所述互连开口中填充互连材料层；

对所述互连材料层进行平坦化处理，去除所述互连开口外部的互连材料层。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述牺牲层之后，还包括：在所述通孔结构的顶部和侧壁形成保护层；

形成覆盖所述基底结构和通孔结构的第一介质层的步骤中，所述第一介质层覆盖所述保护层；

在高于所述通孔结构顶部的所述第一介质层中形成互连开口的步骤包括：以位于所述通孔结构顶部的保护层作为停止层，对所述第一介质层进行图形化处理，形成初始互连开口；去除所述初始互连开口底部的保护层，形成互连开口。

12.如权利要求1～11中任一项所述的半导体结构的形成方法，其特征在于，在所述基底结构的顶部形成牺牲层的步骤中，所述牺牲层的材料包括光刻胶。

13.如权利要求1～11中任一项所述的半导体结构的形成方法，其特征在于，在所述第一开口的种子层上形成通孔结构的工艺包括电镀工艺。

14.一种半导体结构，其特征在于，包括：

基底结构；

通孔结构，分立设置于所述基底结构的顶部上；

种子层，仅位于各个所述通孔结构的底部和基底结构之间；

第一介质层，位于所述基底结构的顶部，所述第一介质层覆盖所述通孔结构的侧壁和种子层的侧壁，且所述第一介质层的顶部高于所述通孔结构的顶部；

互连层，位于高于所述通孔结构顶部的所述第一介质层中，至少部分所述互连层与对应的所述通孔结构的顶部相连。

15.如权利要求14所述的半导体结构，其特征在于，部分所述互连层与对应的所述通孔结构的顶部相连，剩余所述互连层在横向上与所述通孔结构相隔离。

16.如权利要求14所述的半导体结构，其特征在于，所述互连层为键合垫。

17.如权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括：保护层，位于所述通孔结构的侧壁和第一介质层之间，且暴露出所述通孔结构的顶部。

18.如权利要求17所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅或正硅酸乙酯。

19.如权利要求14～18中任一项所述的半导体结构，其特征在于，所述基底结构包括衬底、位于所述衬底上的第二介质层、以及位于所述第二介质层中的前层互连结构，所述第二介质层暴露所述前层互连结构的顶面；

所述通孔结构位于所述前层互连结构的顶面上方，并电连接所述前层互连结构。

20.一种封装结构，其特征在于，包括：

堆叠键合的第一晶圆和第二晶圆，所述第一晶圆和第二晶圆中的一者或两者包括如权利要求14～19任一项所述的半导体结构，且所述互连层为键合垫；其中，所述第一晶圆的键合垫和第二晶圆的键合垫相对设置并相接触。