[go: up one dir, main page]

CN120826998A - 半导体装置 - Google Patents

半导体装置

Info

Publication number
CN120826998A
CN120826998A CN202380095641.7A CN202380095641A CN120826998A CN 120826998 A CN120826998 A CN 120826998A CN 202380095641 A CN202380095641 A CN 202380095641A CN 120826998 A CN120826998 A CN 120826998A
Authority
CN
China
Prior art keywords
electrode
region
nitride semiconductor
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380095641.7A
Other languages
English (en)
Inventor
齐藤泰伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN120826998A publication Critical patent/CN120826998A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

实施方式提供能够抑制导通电阻的增加并且能够实现高耐压化的半导体装置。根据本实施方式，半导体装置具备第一氮化物半导体层、第二氮化物半导体层、第一电极、第二电极、第三电极、电极部以及区域。第二氮化物半导体层设置在第一氮化物半导体层之上，是与第一氮化物半导体层相比带隙更大的氮化物半导体层。第一电极设置在第二氮化物半导体层之上。第二电极设置在第二氮化物半导体层之上。第三电极设置在第一电极与第二电极之间的第二氮化物半导体层之上。电极部与第一电极、第二电极以及第三电极中的至少任一个电连接，且配置于比第三电极靠上方的位置。区域是第二氮化物半导体层中与第三电极分离的导入了负电荷固定电荷的区域。

Description

半导体装置
技术领域
本发明的实施方式涉及半导体装置。
背景技术
关于使用了氮化物半导体的晶体管、二极管等半导体装置，已知与以往的半导体装置相比提高动作电压且提高电流密度。另外，设置场板来缓和电场的情况得以推进。
但是，在场板的端部残留电场强度的峰值，耐压有可能降低。
[现有技术文献]
专利文献
[专利文献1]日本专利第5715588号公报
发明内容
发明所要解决的技术问题
本发明所要解决的技术问题在于，提供一种能够抑制导通电阻的增加并且实现高耐压化的半导体装置。
用于解决技术问题的手段
根据本实施方式，半导体装置具备第一氮化物半导体层、第二氮化物半导体层、第一电极、第二电极、第三电极、电极部以及区域。第二氮化物半导体层设置在第一氮化物半导体层之上，是与第一氮化物半导体层相比带隙更大的氮化物半导体层。第一电极设置在第二氮化物半导体层之上。第二电极设置在第二氮化物半导体层之上。第三电极设置在第一电极与第二电极之间的第二氮化物半导体层之上。电极部与第一电极、第二电极以及第三电极中的至少任一个电连接，配置于比第三电极靠上方的位置。区域是第二氮化物半导体层内与第三电极分离的导入了负的固定电荷的区域。
附图说明
图1是本实施方式的半导体装置的示意剖视图。
图2是表示第一区域32的详细的构成例的剖视图。
图3是考虑了第一区域32的制造余量的情况下的剖视图。
图4是示意性地表示二维电子气体的密度和电场的缓和效果的图。
图5是第二实施方式的半导体装置1的示意剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。在以下的实施方式中，以半导体装置的特征性的结构以及动作为中心进行说明，但在半导体装置中可能存在以下的说明中省略的结构以及动作。
（第一实施方式）
以下，参照附图对本发明的各实施方式进行说明。附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等不一定与现实的相同。即使在表示相同部分的情况下，也存在根据附图而彼此的尺寸、比率不同地进行表示的情况。另外，在本申请说明书和各图中，对与已经说明的要素相同的要素标注相同的附图标记并适当省略详细的说明。
图1是本实施方式的半导体装置1的示意剖视图。该半导体装置1例如是使用了GaN（氮化镓）、AlGaN（氮化铝镓）、InGaN（氮化铟镓）这样的氮化物半导体的HEMT（HighElectron Mobility Transistor）。本实施方式的半导体装置1具有使用氮化物半导体的横向的器件结构。
半导体装置1具备基板2、缓冲层4、第一氮化物半导体层6、第二氮化物半导体层8、源极电极（第一电极的一例）10、栅极电极（第三电极的一例）12、漏极电极（第二电极的一例）14、栅极场板电极部16（第一电极部的一例）、场板电极部（第二电极部的一例）18、源极场板电极部（第三电极部的一例）20、漏极场板电极部22（第四电极部的一例）、绝缘膜24、第一绝缘层26、第二绝缘层28、第三绝缘层30、第一区域32以及第二区域34。此外，在实施方式中，定义X方向、与X方向垂直地交叉的Y方向、以及与X方向及Y方向垂直地交叉的Z方向。Z方向是基板2、缓冲层4、第一氮化物半导体层6以及第二氮化物半导体层8层叠的方向。另外，有时将本说明书中的附图的上方向称为“上”，将附图的下方向称为“下”。在本说明书中，“上”、“下”的概念不一定是表示与重力的朝向的关系的用语。
作为基板2，例如使用Si（硅）基板或蓝宝石基板。缓冲层4设置在基板2之上。缓冲层4缓和与基板2之间的晶格失配。这些基板2及缓冲层4有时被称为基底层。
第一氮化物半导体层6设置在缓冲层4之上。第一氮化物半导体层6例如是未掺杂的AlXGa1-XN（0≦X<1）。更具体而言，第一氮化物半导体层6例如为未掺杂的GaN。第一氮化物半导体层6作为沟道层发挥功能。第一氮化物半导体层6的膜厚例如为1μm以上且10μm以下。
第二氮化物半导体层8设置在第一氮化物半导体层6之上。第二氮化物半导体层8的带隙构成为比第一氮化物半导体层6的带隙大。第二氮化物半导体层8例如是未掺杂的AlYGa1-YN（0<Y≦1，X<Y）。更具体而言，第二氮化物半导体层8例如为未掺杂的Al0.2Ga0.8N。第二氮化物半导体层8作为阻挡层发挥功能。第二氮化物半导体层8的膜厚例如为15nm~50nm，优选为30nm。
在第一氮化物半导体层6与第二氮化物半导体层8之间设置有异质结界面。在半导体装置1的导通动作时，在异质结界面形成二维电子气体（2DEG），成为载流子。这些基板2、缓冲层4、第一氮化物半导体层6及第二氮化物半导体层8相对于包含与X方向平行的X轴及与Y方向平行的Y轴的面、即XY平面平行地设置。另外，基板2与缓冲层4的界面、缓冲层4与第一氮化物半导体层6的界面以及第一氮化物半导体层6与第二氮化物半导体层8的界面相对于XY平面平行地设置。Y方向是作为HEMT的半导体装置1的载流子流动的方向。换言之，Y方向是半导体装置1的栅极长度方向。X方向是半导体装置1的栅极宽度方向。
源极电极10设置在第二氮化物半导体层8之上。源极电极10作为半导体装置1的源极电极发挥功能。源极电极10例如构成为包含钛（Ti）与铝（Al）的层叠结构。
漏极电极14设置在第二氮化物半导体层8之上。漏极电极14作为半导体装置1的漏极电极发挥功能。漏极电极14例如构成为包含钛（Ti）与铝（Al）的层叠结构。源极电极10与漏极电极14的距离例如为5μm以上且30μm以下。
绝缘膜24设置在第二氮化物半导体层8之上的源极电极10与漏极电极14之间。绝缘膜24与第二氮化物半导体层8直接相接。绝缘膜24构成为包含绝缘材料。例如，绝缘材料是硅氮化物（SiN）。但是，绝缘膜24所包含的材料并不限定于此。例如，也可以是硅氧化物（SiO）、硅氮氧化物（SiON）、含碳硅氧化物（SiOC）、氮化铝（AlN）、氧化铝（AlO）等。绝缘膜24的Z方向上的膜厚例如为20nm~30nm。
栅极电极12设置于源极电极10与漏极电极14之间的第二氮化物半导体层8之上。更详细而言，栅极电极12设置在第二氮化物半导体层8与第一绝缘层26之间的绝缘膜24之上。栅极电极12例如包含镍（Ni）与金（Au）的层叠结构、氮化钛（TiN）或多晶硅（Poly-Si）。栅极电极12的底面与绝缘膜24相接。
第一绝缘层26设置在绝缘膜24之上、栅极电极12之上。第一绝缘层26例如构成为包含硅氮化物（SiN）。但是，第一绝缘层26所包含的材料并不限定于此。例如，也可以构成为包含硅氧化物（SiO）、硅氮氧化物（SiON）、含碳硅氧化物（SiOC）、氮化铝（AlN）、氧化铝（AlO）等。第一绝缘层26的Z方向上的膜厚例如为200nm~300nm。
栅极场板电极部16具有沿着第一绝缘层26的上表面延伸的部分，一端与栅极电极12电连接。即，该栅极场板电极部16的一端与栅极电极12的上表面电连接。而且，栅极场板电极部16在第一绝缘层26之中朝向上方延伸，在第一绝缘层26之上沿栅极长度方向延伸。但是，栅极场板电极部16的方式并不限定于此。栅极场板电极部16用于半导体装置1内的电场缓和。栅极场板电极部16例如是包含Al（铝）、Cu（铜）、W（钨）、TiN（氮化钛）或钛（Ti）与铝（Al）的层叠结构的结构。
场板电极部18具有沿着栅极场板电极部16与漏极电极14之间的第一绝缘层26的上表面延伸的部分。即，该场板电极部18设置在绝缘膜24与第二绝缘层28之间的第一绝缘层26之上。场板电极部18例如使用在未图示的栅极宽度方向上设置的布线，与例如源极电极10电连接。场板电极部18用于半导体装置1内的电场缓和。场板电极部18例如是包含Al（铝）、Cu（铜）、W（钨）、TiN（氮化钛）或钛（Ti）与铝（Al）的层叠结构的结构。
第二绝缘层28设置在第一绝缘层26之上、栅极场板电极部16之上以及场板电极部18之上。第二绝缘层28例如构成为包含作为硅氧化物的二氧化硅（SiO2）。或者，也可以构成为包含作为硅氧化物的一氧化硅（SiO）、硅氮氧化物（SiON）、含碳硅氧化物（SiOC）、氮化铝（AlN）、氧化铝（AlO）等。但是，第二绝缘层28所包含的材料并不限定于此。
源极场板电极部20的一端与源极电极10电连接，在栅极场板电极部16之上和场板电极部18之上具有沿着第一绝缘层26的上表面延伸的部分。即，该源极场板电极部20的一端例如设置于源极电极10之上，与源极电极10电连接。源极场板电极部20设置于源极电极10之上、栅极电极12之上、栅极场板电极部16之上、场板电极部18之上、绝缘膜24之上以及第一绝缘层26与第三绝缘层30之间的第二绝缘层28之上。该源极场板电极部20用于半导体装置1内的电场缓和。源极场板电极部20例如是包含Al（铝）、Cu（铜）、W（钨）、TiN（氮化钛）或钛（Ti）与铝（Al）的层叠结构的结构。
漏极布线电极部22的一端与漏极电极14电连接。漏极布线电极部22例如设置在第二绝缘层28之上。漏极场板电极部22用于半导体装置1内的电场缓和。漏极场板电极部22例如是包含Al（铝）、Cu（铜）、W（钨）、TiN（氮化钛）或钛（Ti）与铝（Al）的层叠结构的结构。
第一区域32以及第二区域34为，在第二氮化物半导体层8内根据电极部16、18的漏极电极14侧的端部E16、18的位置而构成、且与栅极电极12分离的负电荷的区域。即，第一区域32以及第二区域34为，在第二氮化物半导体层8内导入了与栅极电极12分离的负的固定电荷的区域。y方向上的第一区域32及第二区域34的范围分别例如为0.3μm以上且0.6μm以下。
更详细而言，第一区域32形成于第二氮化物半导体层8的栅极场板电极部16的漏极电极14侧的端部E16。第一区域32是被导入有卤素元素的区域。卤素元素例如为氟（F）、氯（Cl）等。即，第一区域32是被卤代的区域，且是通过退火处理而被导入了负的固定电荷的区域。通过退火处理，卤素元素也在栅极长度方向（y方向）上扩散，因此电荷缓慢地变化，电场变化也变得平缓。另外，作为卤素元素的导入方法，例如通过使用了包含CF4的气体的CDE（Chemical Dry Etching）法等执行。
如上所述，通过栅极场板电极部16，缓和栅极电极12端的电场集中。另一方面，在栅极场板电极部16的漏极电极14侧的端部E16残留有电场集中。因此，第一区域32用于缓和在端部E16产生的电场的集中。由此，半导体装置1的耐压进一步提高。
第二区域34形成于第二氮化物半导体层8的场板电极部18的漏极电极14侧的端部E18。第二区域34是被导入有卤素元素的区域。卤素元素例如为氟（F）、氯（Cl）等。即，第二区域34是被卤代的区域，且是通过退火处理而被导入了负的固定电荷的区域。通过退火处理，卤素元素也在栅极长度方向（y方向）上扩散，因此电荷缓慢地变化，电场变化也变得平缓。另外，作为卤素元素的导入方法，例如通过使用了包含CF4的气体的CDE（Chemical DryEtching）法等执行。
如上所述，通过场板电极部18缓和电场集中。另一方面，在场板电极部18的漏极电极14侧的端部E18残留有电场集中。因此，第二区域34用于缓和在端部E18产生的电场的集中。由此，半导体装置1的耐压进一步提高。
另一方面，若扩大第一区域32、第二区域34的范围，则对二维电子气体造成影响，使导通电阻增加。因此，第一区域32、第二区域34的范围限定于图2所示的范围。
图2是表示第一区域32的详细的结构例的剖视图。在图2中，以第一区域32的例子进行说明，但第二区域34也具有同样的结构。如图2所示，第一区域32构成为与第二氮化物半导体层8的例如绝缘膜24侧的上表面齐平。
构成第一区域32的范围基于由栅极场板电极部16产生的电场的峰值位置来设定。该峰值位置成为栅极场板电极部16的漏极电极14侧的端部E16。该峰值在端部E16急剧上升，一边向漏极电极14侧引出下摆一边减少。因此，第一区域32的沿着第二氮化物半导体层8的表面的长度为从漏极电极14侧的端部E16起例如0.4μm。该宽度根据电场的集中区域来设定。另外，第一区域32以第一区域32的负的固定电荷不对栅极电极12的开关动作造成影响的方式配置于与栅极电极12分离的位置。
另外，其深度是未达到二维电子气体（2DEG）的范围。例如，第一区域32的深度是留在第二氮化物半导体层8的范围。另外，卤素元素的导入浓度能够根据由场板电极部18产生的电场而变更。例如，第一区域32中的卤素元素的导入浓度例如为二维电子气体（2DEG）的最大浓度左右。由于第一区域32及第二区域34的活化率为50%以下，因此即使注入二维电子气体（2DEG）浓度左右的卤素元素，注入部分的二维电子气体的减少也为50%以下，对导通电阻的影响也得到抑制。
图3是考虑了第一区域32的制造余量的情况下的剖视图。在图3中，以第一区域32的例子进行说明，但第二区域34的结构例也相同。由于电场的峰值在端部E16处成为最大，因此当第一区域32从端部E16向漏极电极14侧离开时，电场的缓和效果会降低。因此，例如，作为制造余量，以大致0.2um左右将第一区域32扩展到栅极电极侧而构成。由此，抑制第一区域32从端部E16向漏极电极14侧离开。
图4是示意性地表示二维电子气体的密度和电场的缓和效果的图。示意图Ed是示意性地表示半导体装置1的动作中的二维电子气体的密度的图。在图4中，以“低”、“中”、“高”三个等级表示密度。随着变为“低”、“中”、“高”，二维电子气体的密度变高。另外，线L10表示不具有第一区域32及第二区域34的情况下的电场强度。线L12表示具有第一区域32及第二区域34的情况下的电场强度。纵轴是电场强度，横轴与Y坐标对应。
如图4所示，二维电子气体的密度在源极场板电极部20的漏极侧的端部与漏极场板电极部22的栅极侧的端部之间成为“高”等级。栅极场板电极部16的漏极电极14侧的端部E16与场板电极部18的栅极电极12侧的端部之间成为“中”等级。同样地，场板电极部18的漏极电极14侧的端部E18与源极场板电极部20的漏极侧的端部之间成为“中”等级。另外，栅极电极12的下部成为“低”等级。
在半导体装置1动作时，在漏极电极14与栅极电极12之间施加电压（漏极电压）。不具有第一区域32及第二区域34的情况下的电场强度如线L10所示，存在电场集中于栅极场板电极部16的漏极电极14侧的端部E16及场板电极部18的漏极电极14侧的端部E18的倾向。
相对于此，根据实施方式，由于在端部E16及端部E18的漏极电极14侧的端部构成具有负的固定电荷的第一区域32及第二区域34，所以如线L12所示，集中于端部E16及端部E18的电场得到缓和。这样，通过第一区域32及第二区域34，在端部E16及端部E18产生的电场的集中得到缓和，半导体装置1的耐压进一步提高。
如以上说明的那样，根据本实施方式，在本实施方式的半导体装置1中，电极部16、18与源极电极10、栅极电极12以及漏极电极14中的至少任一个电连接，配置在比栅极电极12靠上方的位置，在比栅极电极12的漏极电极14侧的端部更靠近漏极电极14的位置具有端部E16、E18，第一区域32以及第二区域34根据第二氮化物半导体层8内的端部E16、E18的位置而构成为与栅极电极12分离的负电荷的区域。由此，抑制负电荷对栅极电极12的影响，并且缓和在端部E16及端部E18产生的电场的集中，半导体装置1的耐压进一步提高。
（第二实施方式）
第二实施方式的半导体装置1与第一实施方式的半导体装置1的不同点在于，根据电场的峰值的大小，变更导入卤素元素的区域的卤素元素的导入浓度。以下，对与第一实施方式的半导体装置1不同的点进行说明。
图5是第二实施方式的半导体装置1的示意剖视图。在图5中，在源极场板电极部20的漏极侧的端部E20还构成第三区域36，在漏极布线电极部22的端部E22还构成第四区域38，这一点与第一实施方式的半导体装置1不同。
另外，根据电场的峰值的大小来变更第一区域32、第二区域34、第三区域36以及第四区域38的卤素元素的导入浓度。例如，不具有第一区域32、第二区域34、第三区域36、第四区域38的情况下的电场的峰值的大小按照端部E22、端部E20、端部E16、端部E18的顺序变大，因此卤素元素的导入浓度也按照第四区域38、第三区域36、第一区域32、第二区域34的顺序变高。此外，本实施方式的第一区域32、第二区域34、第三区域36以及第四区域38中的至少任一个与区域对应。
由此，在端部E22、端部E20、端部E16、端部E18产生的电场的集中被相同程度地缓和，且卤素元素的导入浓度得到抑制，对半导体装置1的导通电阻的影响也得到抑制。
如以上说明的那样，根据本实施方式，栅极场板电极部16、场板电极部18、源极场板电极部20以及漏极布线电极部22具有沿着沿第二氮化物半导体层8的上表面的方向（y方向）延伸的部分，根据靠近第二电极的一侧的端部E16、E18、E20、E22的位置来构成第一区域32、第二区域34、第三区域36、第四区域38。由此，能够缓和在端部E16、E18、E20、E22的位置产生的电场，能够实现半导体装置1的高耐压化。另外，根据在端部E16、E18、E20、E22的位置处生成的电场强度的大小来变更卤素元素的导入浓度，因此能够抑制卤素元素的导入，因此能够在抑制导通电阻的增加的同时实现半导体装置1的高耐压化。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围及主旨中，同样包含在权利要求书所记载的发明及其等同的范围中。
[附图标记说明]
1：半导体装置，10：源极电极，12：栅极电极，14：漏极电极，16：栅极场板电极部，18：源极场板电极部，20：源极场板电极部，22：漏极布线电极部，24：绝缘膜，26：第一绝缘层，32：第一区域，34：第二区域34、36：第三区域，38：第四区域，E16、E18、E20、E22：端部。

Claims (15)

1.一种半导体装置，具备：
第一氮化物半导体层；
第二氮化物半导体层，设置在所述第一氮化物半导体层之上，与所述第一氮化物半导体层相比带隙更大；
第一电极，设置在所述第二氮化物半导体层之上；
第二电极，设置在所述第二氮化物半导体层之上；
第三电极，设置在所述第一电极与所述第二电极之间的所述第二氮化物半导体层之上；
电极部，与所述第一电极、所述第二电极以及所述第三电极中的至少任一个电连接，配置于比所述第三电极靠上方的位置；以及
在所述第二氮化物半导体层内与所述第三电极分离的导入了负的固定电荷的区域。
2.根据权利要求1所述的半导体装置，其中，
所述电极部在比所述第三电极的所述第二电极侧的端部更靠近所述第二电极的位置具有端部，
所述区域是导入了卤素元素的区域。
3.根据权利要求2所述的半导体装置，其中，
所述区域根据所述电极部的所述第二电极侧的第一端部的位置而构成，所述卤素元素是氟（F）及氯（Cl）的至少任一种，且是在导入所述卤素元素后进行了退火的区域。
4.根据权利要求1所述的半导体装置，其中，
所述区域与所述第二氮化物半导体层的上表面齐平。
5.根据权利要求1所述的半导体装置，其中，
所述区域构成为包含第一位置，所述第一位置的沿着所述第一端部与所述第二氮化物半导体层的上表面正交的第一方向与所述第二氮化物半导体层的上表面交叉。
6.根据权利要求5所述的半导体装置，其中，
所述区域构成为，与所述第二氮化物半导体层的上表面平行，且在与所述第一方向正交的第二方向上，从所述第一电极侧到所述第一位置的第一范围比从所述第一位置到所述第二电极侧的第二范围窄。
7.根据权利要求6所述的半导体装置，其中，
所述第二方向上的第一电极与所述第二电极的距离为5μm以上且30μm以下，所述第二方向上的所述区域的范围为0.3μm以上且0.6μm以下。
8.根据权利要求2所述的半导体装置，其中，
所述区域由多个构成，卤素元素的导入密度根据第一端部的位置而不同。
9.根据权利要求8所述的半导体装置，其中，
所述区域由多个构成，卤素元素的导入密度构成为随着应生成的电场的大小变大而变大。
10.根据权利要求1至9中任一项所述的半导体装置，其中，还具备：
绝缘膜，设置在所述第二氮化物半导体层之上的、所述第一电极与所述第二电极之间，与所述第二氮化物半导体层相接；以及
第一绝缘层，设置在所述第一电极与所述第三电极之间的所述绝缘膜之上、所述第三电极与所述第二电极之间的所述绝缘膜之上、以及所述第三电极之上，
所述第三电极设置在所述第一电极与所述第二电极之间的所述绝缘膜之上。
11.根据权利要求10所述的半导体装置，其中，
具备多个所述电极部，还具备第一电极部，该第一电极部具有沿着第一绝缘层的上表面延伸的部分，且一端与所述第三电极电连接。
12.根据权利要求11所述的半导体装置，其中，
还具备第二电极部，该第二电极部具有沿着所述第一电极部与所述第二电极之间的第一绝缘层的上表面延伸的部分。
13.根据权利要求12所述的半导体装置，其中，
还具备第三电极部，该第三电极部的一端与所述第一电极电连接，在所述第一电极部之上和所述第二电极部之上具有沿着所述第一绝缘层的上表面延伸的部分。
14.根据权利要求13所述的半导体装置，其中，
还具备第四电极部，该第四电极部的一端与所述第二电极电连接，且具有沿着所述第一绝缘层的上表面延伸的部分。
15.根据权利要求14所述的半导体装置，其中，
所述区域在所述第一电极部、所述第二电极部、所述第三电极部以及所述第四电极部中的至少任一个中根据沿着所述第一绝缘层的上表面延伸的部分的靠近所述第二电极的一侧的端部的位置而构成。
CN202380095641.7A 2023-09-20 2023-09-20 半导体装置 Pending CN120826998A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/034091 WO2025062526A1 (ja) 2023-09-20 2023-09-20 半導体装置

Publications (1)

Publication Number Publication Date
CN120826998A true CN120826998A (zh) 2025-10-21

Family

ID=95072343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380095641.7A Pending CN120826998A (zh) 2023-09-20 2023-09-20 半导体装置

Country Status (4)

Country Link
US (1) US20250386538A1 (zh)
JP (1) JPWO2025062526A1 (zh)
CN (1) CN120826998A (zh)
WO (1) WO2025062526A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1938385B1 (en) * 2005-09-07 2014-12-03 Cree, Inc. Transistors with fluorine treatment
JP5671100B2 (ja) * 2008-02-13 2015-02-18 株式会社東芝 半導体装置
JP5790461B2 (ja) * 2011-12-07 2015-10-07 富士通株式会社 化合物半導体装置及びその製造方法
CN202616234U (zh) * 2012-06-28 2012-12-19 电子科技大学 栅边缘凹槽型源场板结构高电子迁移率晶体管
JP6230456B2 (ja) * 2014-03-19 2017-11-15 株式会社東芝 半導体装置
JP7472064B2 (ja) * 2021-03-10 2024-04-22 株式会社東芝 半導体装置
JP7653816B2 (ja) * 2021-03-19 2025-03-31 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
WO2025062526A1 (ja) 2025-03-27
US20250386538A1 (en) 2025-12-18
JPWO2025062526A1 (zh) 2025-03-27

Similar Documents

Publication Publication Date Title
CN113066864B (zh) 半导体器件
US10312339B2 (en) Semiconductor device
JP6214978B2 (ja) 半導体装置
US7538366B2 (en) Nitride semiconductor device
US9437708B2 (en) Enhancement mode III-N HEMTs
CN105390539B (zh) 半导体器件
CN102623498A (zh) 半导体元件
JP6272557B2 (ja) 窒化物半導体電界効果トランジスタ
JP2023038273A (ja) 半導体装置
US20150263155A1 (en) Semiconductor device
US12119396B2 (en) Semiconductor device
US10109715B2 (en) Semiconductor device
JP2017054960A (ja) 半導体装置
US10243049B2 (en) Nitride semiconductor device
CN103003930B (zh) 场效应晶体管
JP4955292B2 (ja) 半導体装置
CN115084258A (zh) 半导体装置
CN114256344B (zh) 半导体装置
US20170069747A1 (en) Semiconductor device
CN120826998A (zh) 半导体装置
US20250301687A1 (en) III-Nitride Semiconductor Devices with Reduced Effective Size
US20240194759A1 (en) Field effect transistor
JP6313509B2 (ja) 半導体装置
US20190288098A1 (en) Semiconductor device
JP2019207991A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination