[go: up one dir, main page]

JP6272557B2 - 窒化物半導体電界効果トランジスタ - Google Patents

窒化物半導体電界効果トランジスタ Download PDF

Info

Publication number
JP6272557B2
JP6272557B2 JP2017509146A JP2017509146A JP6272557B2 JP 6272557 B2 JP6272557 B2 JP 6272557B2 JP 2017509146 A JP2017509146 A JP 2017509146A JP 2017509146 A JP2017509146 A JP 2017509146A JP 6272557 B2 JP6272557 B2 JP 6272557B2
Authority
JP
Japan
Prior art keywords
insulating film
nitride semiconductor
recess
multilayer body
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017509146A
Other languages
English (en)
Other versions
JPWO2016157581A1 (ja
Inventor
寛 仲山
寛 仲山
順一郎 小山
順一郎 小山
藤田　耕一郎
耕一郎 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2016157581A1 publication Critical patent/JPWO2016157581A1/ja
Application granted granted Critical
Publication of JP6272557B2 publication Critical patent/JP6272557B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10W74/137—
    • H10W74/147—
    • H10W74/43—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Description

この発明は、ヘテロ界面を有する窒化物半導体積層体を備えた窒化物半導体電界効果トランジスタに関する。
従来、窒化物半導体電界効果トランジスタとしては、特許文献１(特開２０１４−２９９９１号公報)に開示されたものがある。この窒化物半導体電界効果トランジスタは、ヘテロ界面を有する窒化物半導体積層体を備えている。この窒化物半導体積層体の表面には、ヘテロ界面に向かって窪む凹部が設けられている。また、上記窒化物半導体積層体の表面上には、凹部の開口縁から予め定められた距離だけ離隔するように絶縁膜が形成されている。この絶縁膜と凹部の開口縁との間で窒化物半導体積層体の表面に接するように窒化物半体積層体の凹部から絶縁膜の表面上に亘ってドレイン電極が形成されている。
このような構造によって、窒化物半導体積層体に隣接するドレイン電極の端でのオン時の最大電界強度を低減し、オン耐圧を向上させようとしている。
特開２０１４−２９９９１号公報
しかしながら、上記従来の窒化物半導体電界効果トランジスタでは、スイッチング動作時の高電圧の場合におけるコラプスに対しては、改善が不十分であるという問題がある。一般にコラプスとは、トランジスタをオフからオンに切り替えるスイッチング動作時において、ドレイン電流が減少してしまう現象のことであるが、この発明が課題とするスイッチング動作時の高電圧という条件下では、これまで知られているコラプスの現象とは異なる現象が生じている。
すなわち、上記高電圧の場合におけるコラプスとは、スイッチング動作時において、ドレイン電極の近傍で、一瞬ではあるが高電界で大電流が流れ、この大電流のエネルギーで電子トラップの発生または半導体結晶の劣化が生じ、コラプス現象を生じさせているというメカニズムであると発明者等は考えている。
そこで、発明者らは、上記高電圧の場合におけるコラプス改善のため、図９の参考例の構造について検討した。この構造では、Ｓｉからなる基板９０１上に窒化物半導体積層体９０４を形成する。そして、窒化物半導体積層体９０４上に、トランジスタのゲート電極（図示せず）から窒化物半導体積層体９０４の凹部９１３の開口縁９１４まで延在するように第１絶縁膜９０９を形成する。そして、第１絶縁膜９０９上に、第１絶縁膜９０９の凹部９１３側の端部の表面を覆わないように、第２絶縁膜９１０を形成する。さらに、第１絶縁膜９０９の凹部９１３側の端部の表面上から第２絶縁膜９１０の凹部９１３側の端部の表面上に渡って、トランジスタのドレイン電極９０６のフィールドプレート部９１１を形成する。これにより、フィールドプレート部９１１は、第１絶縁膜９０９の凹部９１３側の端部の表面に接触すると共に、第２絶縁膜９１０の凹部９１３側の端部の表面にも接触する。
しかしながら、上記構造においては、オン抵抗が不安定でバラツキを持ってしまうとの課題が新たに発生した。
そこで、この発明の課題は、スイッチング動作時の高電圧の場合においてもコラプスを改善でき、かつ、オン抵抗のバラツキが小さい窒化物半導体電界効果トランジスタを提供することにある。
この発明の窒化物半導体電界効果トランジスタは、
ヘテロ界面を有すると共に、表面から上記ヘテロ界面に向かって窪む凹部を有する窒化物半導体積層体と、
上記窒化物半導体積層体の表面上に配置されたソース電極と、
上記窒化物半導体積層体の表面上に、上記ソース電極に対して間隔を置いて配置され、一部が上記凹部内に入るドレイン電極と、
上記ソース電極と上記ドレイン電極との間に配置されたゲート電極と、
上記窒化物半導体積層体の表面上に形成されて、上記凹部側の端が上記凹部の開口縁から予め設定された距離だけ離隔すると共に、少なくともシリコンおよび窒素を構成元素として含む第１絶縁膜と、
上記第１絶縁膜上に形成された第２絶縁膜と
一部が上記第２絶縁膜上に形成されると共に、他の一部が上記第１絶縁膜の上記凹部側の端と上記凹部の開口縁との間における上記窒化物半導体積層体の表面上に形成された第３絶縁膜と
を備え、
上記第３絶縁膜の上記凹部側の端は上記凹部の開口縁から予め設定された距離だけ離隔し、
上記ドレイン電極の上記凹部外の部分は、上記ゲート電極側に向かってひさし状にせり出していると共に、上記凹部から上記窒化物半導体積層体および第３絶縁膜の各表面上に亘って形成され、かつ、上記窒化物半導体積層体および第３絶縁膜の各表面に接触していることを特徴としている。
この発明の窒化物半導体電界効果トランジスタは、上記窒化物半導体積層体、ドレイン電極および第１,第２絶縁膜により、スイッチング動作時の高電圧の場合においてもコラプスを改善でき、かつ、オン抵抗が安定した電界効果トランジスタを実現することができる。
この発明の第１実施形態の窒化物半導体電界効果トランジスタの模式断面図である。 図１のドレイン電極近傍の部分の拡大図である。 この発明の第２実施形態の窒化物半導体電界効果トランジスタのドレイン電極近傍の模式断面図である。 この発明の第３実施形態の窒化物半導体電界効果トランジスタのドレイン電極近傍の模式断面図である。 この発明の第４実施形態の窒化物半導体電界効果トランジスタのドレイン電極近傍の模式断面図である。 上記第４実施形態の窒化物半導体電界効果トランジスタの変形例のドレイン電極近傍の模式断面図である。 上記第４実施形態の窒化物半導体電界効果トランジスタの他の変形例のドレイン電極近傍の模式断面図である。 この発明の第５実施形態の窒化物半導体電界効果トランジスタのドレイン電極近傍の模式断面図である。 参考例の窒化物半導体電界効果トランジスタのドレイン電極近傍の模式断面図である。
以下、この発明を図示の実施の形態により詳細に説明する。
・第１実施形態
図１は、この発明の第１実施形態の窒化物半導体電界効果トランジスタを基板表面に垂直な面で切ったときの断面を模式的に示す図である。また、図２は、図１のドレイン電極１０６近傍の部分を拡大して示す図である。
上記窒化物半導体電界効果トランジスタは窒化物半導体ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。この窒化物半導体電界効果トランジスタでは、図１,図２に示すように、Ｓｉからなる基板１０１上に、ＧａＮからなるチャネル層１０２と、ＡｌｘＧａ１−ｘＮ(０＜ｘ＜１)からなるバリア層１０３とが、この順序で積層されて形成されている。チャネル層１０２とバリア層１０３とで窒化物半導体積層体１０４を構成している。尚、ＡｌｘＧａ１−ｘＮバリア層１０３のＡｌ結晶比ｘは、この第１実施形態においては、例えばｘ＝０．１７としている。さらに、この第１実施形態においては、例えば、チャネル層１０２の厚みを１．０μｍとし、バリア層１０３の厚みを３０ｎｍとしている。
上記バリア層１０３上に、ソース電極１０５とドレイン電極１０６とが予め設定された間隔を空けて形成されている。このソース電極１０５およびドレイン電極１０６の材料には、例えば、Ｔｉ,Ａｌ,ＴｉＮを順に積層したＴｉ/Ａｌ/ＴｉＮを用いる。ここで、この第１実施形態においては、電極１０６の形成箇所にあるバリア層１０３およびチャネル層１０２には凹部１２１を形成し、ドレイン電極１０６の形成箇所にあるバリア層１０３およびチャネル層１０２には凹部１２２を形成している。この凹部１２１,１２２は、ＡｌｘＧａ１−ｘＮバリア層１０３の表面からＡｌｘＧａ１−ｘＮバリア層１０３を貫通してＧａＮチャネル層１０２まで達している。電極材料を積層してアニールすることで、ソース電極１０５,ドレイン電極１０６と、チャネル層１０２の表層に形成される２ＤＥＧ(two dimensional electron Ｇａs：二次元電子ガス)１０７との間に、オーミックコンタクトを形成している。尚、凹部１２１,１２２の深さは例えば５０ｎｍ〜１５０ｎｍの範囲内に設定される。
上記バリア層１０３上におけるソース電極１０５とドレイン電極１０６との間に、ゲート電極１０８が形成されている。このゲート電極１０８は、例えば、ＴｉＮまたはＷＮなどで作製される。
この窒化物半導体電界効果トランジスタでは、チャネル層１０２とバリア層１０３との界面近傍に発生した２ＤＥＧ１０７でチャネルが形成される。このチャネルをゲート電極１０８に電圧を印加することで制御することにより、窒化物半導体ＨＦＥＴをオンオフさせる。より詳しくは、上記窒化物半導体電界効果トランジスタは、ゲート電極１０８に負電圧が印加されているときにゲート電極１０８下のチャネル層１０２に空乏層が形成されてオフ状態となる一方、ゲート電極１０８の電圧がゼロのときにゲート電極１０８下のチャネル層１０２に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
上記バリア層１０３上におけるソース電極１０５からゲート電極１０８までの間と、バリア層１０３上におけるゲート電極１０８からドレイン電極１０６までの間とには、ＳｉＮｙからなる第１絶縁膜１０９が形成されている。この第１絶縁膜１０９は凹部１２１,１２２外において窒化物半導体積層体１０４の表面上に形成されている。より詳しくは、第１絶縁膜１０９の凹部１２１側の端は凹部１２１の開口縁１３１からバリア層１０３の表面に沿って予め定められた距離Ｄ１だけ離隔している。一方、第１絶縁膜１０９の凹部１２２側の端は凹部１２２の開口縁１３２からバリア層１０３の表面に沿って予め定められた距離Ｄ２だけ離隔している。この離隔の効果については、後で詳述する。尚、この第１実施形態においては、第１絶縁膜１０９の厚みを例えば３０ｎｍとし、距離Ｄ１の長さを例えば０．５μｍとし、距離Ｄ２の長さを例えば０．５μｍとしている。
上記第１絶縁膜１０９の機能は、窒化物半導体積層体１０４の表面の界面制御である。ここで、上記界面制御とは、コラプスの抑制のために、窒化物半導体積層体１０４と第１絶縁膜１０９との界面に負電荷が蓄積され難くする制御であり、窒化物半導体積層体１０４の表面に生ずるダングリングボンドを適切に処理し、界面準位の発生の低減および界面準位の深さを浅くする等を行うことである。
このように、上記窒化物半導体積層体１０４の表面の界面制御を行う観点上、第１絶縁膜１０９の形成に用いるＳｉＮｙの比誘電率は、７.５〜９.５の範囲内であることが望ましい。さらには、第１絶縁膜１０９は、ストイキオメトリな膜よりも、Ｓｉ組成が多い膜であることが望ましい。すなわち、第１絶縁膜１０９の材料としてＳｉＮｙ(ｙ＜４／３)を用いるのが望ましい。この場合、あまりにＳｉ組成が多いと、リークが発生してしまうが、第１絶縁膜１０９に用いるＳｉＮｙの比誘電率が７.５〜９.５の範囲内であれば、リークが発生し難くなる。
上記第１絶縁膜１０９上におけるソース電極１０５からゲート電極１０８までの間と、バリア層１０３上におけるゲート電極１０８からドレイン電極１０６までの間とには、ＳｉＮｚからなる第２絶縁膜１１０が形成されている。この第２絶縁膜１１０の凹部１２１側の端は、第１絶縁膜１０９の凹部１２１側の端から第１絶縁膜１０９の表面に沿って予め定められた距離Ｄ１１だけ離隔している。一方、第２絶縁膜１１０の凹部１２２側の端は、第１絶縁膜１０９の凹部１２２側の端から第１絶縁膜１０９の表面に沿って予め定められた距離Ｄ１２だけ離隔している。尚、この第１実施形態においては、第２絶縁膜１１０の膜厚を例えば２３０ｎｍとし、距離Ｄ１１の長さを例えば１．０μｍとし、距離Ｄ１２の長さを例えば１．０μｍとしている。
上記ソース電極１０５の一部は凹部１２１内に入っている。そして、ソース電極１０５の凹部１２１外の部分は、ゲート電極１０８側に向かってひさし状にせり出していると共に、凹部１２１から窒化物半導体積層体１０４、第１絶縁膜１０９および第２絶縁膜１１０の各表面上に亘って形成され、かつ、窒化物半導体積層体１０４、第１絶縁膜１０９および第２絶縁膜１１０の凹部１２１側の各表面に接触している。すなわち、ソース電極１０５は、ゲート電極１０８側に向かってひさし状にせり出し、且つ、窒化物半導体積層体１０４の表面と第１絶縁膜の表面と第２絶縁膜の表面とに接触しているフィールドプレート部１４１を有している。このようなフィールドプレート構造によって、ソース電極１０５の段切れの発生を抑制することが可能になる。
ここで、上記フィールドプレート部１４１の長さは、開口縁１３１からフィールドプレート部１４１の先端１５１までの距離であり、例えば２．０μｍとしている。
上記ドレイン電極１０６の一部は凹部１２２内に入っている。そして、ドレイン電極１０６の凹部１２２外の部分は、ゲート電極１０８側に向かってひさし状にせり出していると共に、凹部１２２から窒化物半導体積層体１０４、第１絶縁膜１０９および第２絶縁膜１１０の各表面上に亘って形成され、かつ、窒化物半導体積層体１０４、第１絶縁膜１０９および第２絶縁膜１１０の各表面に接触している。すなわち、ドレイン電極１０６は、ゲート電極１０８側に向かってひさし状にせり出し、且つ、窒化物半導体積層体１０４の表面と第１絶縁膜１０９の表面と第２絶縁膜１１０の表面とに接触しているフィールドプレート部１４２を有している。このようなフィールドプレート構造によって、フィールドプレート部１４２の下部の電界強度、特に、開口縁１３２近傍の電界強度を低減することができる。さらに、フィールドプレート部１４２の厚さが凹部１２２に向かって段階的に増すように、フィールドプレート部１４２を形成することにより、ドレイン電極１０６近傍における電界強度をさらに緩和することができると共に、ドレイン電極１０６の段切れの発生を抑制することが可能になる。
ここで、上記フィールドプレート部１４２の長さは、開口縁１３２からフィールドプレート部１４２の先端１５２までの距離であり、例えば２μｍとしている。
また、上記フィールドプレート部１４２の先端１５２からゲート電極１０８までの距離は、図１において、フィールドプレート部１４１の先端１５１からゲート電極１０８までの距離よりも遠くなるように設定されている。
以下、上記第１絶縁膜１０９が凹部１２２の開口縁１３２から離隔していることの効果について述べる。
図９の参考例では、窒化物半導体電界効果トランジスタのゲート電極から凹部９１３の開口縁９１４(ドレイン電極９０６と窒化物半導体積層体９０４との接触面の縁)まで第１絶縁膜９０９が形成され、ドレイン電極９０６が凹部９１３内に入る構造を形成している。この場合、第１絶縁膜９０９と窒化物半導体積層体９０４とを連続でエッチング加工する必要がある。ところが、チャネル層９０２がＧａＮ、バリア層９０３がＡｌｘＧａ１−ｘＮ、第１絶縁膜９０９がＳｉＮｙからなる場合、ＳｉＮｙはＧａＮおよびＡｌｘＧａ１−ｘＮとエッチングレートが異なる。このため、ＳｉＮｙ、ＧａＮおよびＡｌｘＧａ１−ｘＮを連続でエッチングすると、エッチング深さやエッチング側面の加工形状の制御が困難になる。したがって、ドレイン電極９０６と２ＤＥＧ９０７とのオーミックコンタクト抵抗が不安定になる。このことがオン抵抗の不安定性とバラツキの原因と考えられる。
一方、図２に示すように、第１絶縁膜１０９が凹部１２２の開口縁１３２から離隔した構造の場合、第１絶縁膜１０９と窒化物半導体積層体１０４とを独立に加工することができる。このため、エッチング深さやエッチング側面の加工形状の制御が容易になる。したがって、ドレイン電極１０６と２ＤＥＧとのオーミックコンタクト抵抗が安定する。よって、オン抵抗が安定した電界効果トランジスタを実現することができる。
さらに詳細な検討を行ったところ、第１絶縁膜１０９の凹部１２２側の端が凹部１２２の開口縁１３２から離隔した距離Ｄ２は、０．１μｍ以上あれば、第１絶縁膜１０９と窒化物半導体積層体１０４とを独立に加工することができるので、オーミックコンタクト抵抗が確実に安定する。また、第１絶縁膜１０９が凹部１２２の開口縁１３２から離隔した距離Ｄ２が１．５μｍよりも広くなると、スイッチング動作時の高電圧の場合におけるコラプスを十分に改善できない。したがって、第１絶縁膜１０９が凹部１２２の開口縁１３２から離隔した距離Ｄ２は、０．１μｍ以上かつ１．５μｍ以下であることが望ましい。
また、上記第２絶縁膜１１０の凹部１２２側の端が第１絶縁膜１０９の凹部１２２側の端から離隔した距離Ｄ１２は、０．５μｍ以上あれば、上記フィールドプレート部１４２の加工形状が安定する。また、第２絶縁膜１１０の凹部１２２側の端が第１絶縁膜１０９の凹部１２２側の端から離隔した距離Ｄ１２が２．０μｍよりも広くなると、ドレイン電極１０６近傍における電界強度の高い箇所が生じる。したがって、第２絶縁膜１１０の凹部１２２側の端が第１絶縁膜１０９の凹部１２２側の端から離隔した距離Ｄ１２は、０．５μｍ以上かつ２．０μｍ以下であることが望ましい。
上記第１実施形態において、距離Ｄ１は距離Ｄ２と同じ距離としてもよい。すなわち、例えば、距離Ｄ１を０．１μｍ以上かつ１．５μｍ以下に設定してもよい。
上記第１実施形態において、距離Ｄ１１は距離Ｄ１２と同じ距離としてもよい。すなわち、例えば、距離Ｄ１１を０．５μｍ以上かつ２．０μｍ以下に設定してもよい。
また、上記第１実施形態においては、フィールドプレート部１４１およびフィールドプレート部１４２の長さを２．０μｍとしたが、距離Ｄ１、Ｄ２、Ｄ１１およびＤ１２の長さに応じて適宜変更することが可能であり、例えば１．０μｍ以上かつ４．０μｍ以下に設定してもよい。
・第２実施形態
図３は、この発明の第２実施形態の窒化物半導体電界効果トランジスタのドレイン電極１０６近傍の模式断面図である。なお、図３では、上記第１実施形態の構成部と同一構成部は、上記第１実施形態の参照番号と同一参照番号を付している。また、以下の説明においても、上記第１実施形態の構成部と同一部構成部には、上記第１実施形態の構成部と同一参照場号を付して、その同一構成部の説明を省略する。
上記窒化物半導体電界効果トランジスタは、窒化物半導体ＨＦＥＴであり、図３に示すように、第１絶縁膜１０９とは異なる第１絶縁膜２０９を備えている点だけが上記第１実施形態とは異なる。
上記第１絶縁膜２０９は、窒化物半導体積層体１０４の表面と接触する第１下側絶縁膜２０９Ａと、この第１下側絶縁膜２０９Ａ上に形成された第１上側絶縁膜２０９Ｂとで構成されている。この第１下側絶縁膜２０９Ａの表面にはフィールドプレート部１４２が接触していないが、第１上側絶縁膜２０９Ｂの凹部１２２側の端部の表面にはフィールドプレート部１４２が接触している。
上記第１下側絶縁膜２０９Ａとしては、Ｓｉ‐Ｈ結合量が３×１０２１ｃｍ−３であるＳｉＮ膜を用いている。また、第１下側絶縁膜２０９Ａの厚みは例えば１０ｎｍとしている。
また、上記第１上側絶縁膜２０９Ｂとしては、第１下側絶縁膜２０９ＡのＳｉＮ膜よりもＳｉ‐Ｈ結合量が多いＳｉＮ膜を用いる。このとき、第１上側絶縁膜２０９Ｂの厚みは例えば２０ｎｍ程度であればよい。
発明者等は、窒化物半導体積層体１０４の表面上に形成する第１下側絶縁膜２０９Ａについて、種々検討を行った。その結果、Ｓｉ‐Ｈ結合量が６×１０２１ｃｍ−３以下のＳｉＮからなる絶縁膜を用いることによって、高温高電圧ストレス試験によるリーク電流の増加を抑制できることを見出した。
ここで、上記高温高電圧ストレス試験とは、上記窒化物半導体電界効果トランジスタが通常用いられる温度よりも高い温度(例えば１５０℃)に保持した状態で、且つ、スイッチング動作のオフ状態において、上記窒化物半導体電界効果トランジスタが通常用いられるオフ電圧よりも高いオフ電圧(例えば６００Ｖ)によって一定時間(例えば１０００時間)継続させた後に、リーク電流の増加を評価する加速試験である。このリーク電流の増加が抑制されて、リーク電流による窒化物半導体電界効果トランジスタの破壊が生じないことが、窒化物半導体電界効果トランジスタをスイッチングデバイスとして使用する際に必須とされている。
上記第１下側絶縁膜２０９Ａおよび第１上側絶縁膜２０９Ｂからなる第１絶縁膜２０９を用いた場合にも、第１絶縁膜２０９が凹部１２２の開口縁１３２から離隔する構造によって、第１絶縁膜２０９と窒化物半導体積層体１０４とを独立に加工することができる点は、上記第１実施形態と同様である。したがって、この第２実施形態の窒化物半導体電界効果トランジスタにおいても、エッチング深さやエッチング側面の加工形状の制御が容易になるので、ドレイン電極１０６と２ＤＥＧとのオーミックコンタクト抵抗が安定する。その結果、この第２実施形態の窒化物半導体電界効果トランジスタのオン抵抗を安定させることができる。
すなわち、この第２実施形態においては、オン抵抗が安定し、且つ、高温高電圧ストレス試験によるリーク電流の増加を抑制した窒化物半導体ＨＦＥＴが実現できる。
・第３実施形態
図４は、この発明の第３実施形態の窒化物半導体電界効果トランジスタのドレイン電極１０６近傍の模式断面図である。なお、図４では、上記第１実施形態の構成部と同一構成部は、上記第１実施形態の参照番号と同一参照番号を付している。また、以下の説明においても、上記第１実施形態の構成部と同一部構成部には、上記第１実施形態の構成部と同一参照場号を付して、その同一構成部の説明を省略する。
上記窒化物半導体電界効果トランジスタは、窒化物半導体ＨＦＥＴであり、図４に示すように、第１絶縁膜１０９とは異なる第１絶縁膜４０９を備えている点だけが上記第１実施形態とは異なる。
上記第１絶縁膜４０９は、第１絶縁膜１０９と同じ材料からなるが、凹部１２２側の端部の形状が異なっている。より詳しくは、第１絶縁膜４０９の凹部１２２側の端面４６１は、窒化物半導体積層体１０４と第１絶縁膜１０９の界面に対して１５°の角度で傾斜している。
この場合、上記ドレイン電極１０６のフィールドプレート部１４２の下部の電界強度、特に、第１絶縁膜４０９の凹部１２２側の端面４６１近傍の電界強度をさらに緩和することができると共に、ドレイン電極１０６の段切れの発生を抑制することが可能になる。
上記窒化物半導体積層体１０４と第１絶縁膜１０９の界面と、第１絶縁膜４０９の凹部１２２側の端面４６１とのなす角度θについては、１５°でなくても、３０°以下であれば、電界強度の緩和の効果が顕著になることがわかった。
すなわち、この第３実施形態においては、オン抵抗が安定し、且つ、スイッチング動作時の高電圧の場合においてもコラプスがさらに改善された窒化物半導体ＨＦＥＴが実現できる。
・第４実施形態
図５は、この発明の第４実施形態の窒化物半導体電界効果トランジスタのドレイン電極１０６近傍の模式断面図である。なお、図５では、上記第１実施形態の構成部と同一構成部は、上記第１実施形態の参照番号と同一参照番号を付している。また、以下の説明においても、上記第１実施形態の構成部と同一部構成部には、上記第１実施形態の構成部と同一参照場号を付して、その同一構成部の説明を省略する。
上記窒化物半導体電界効果トランジスタは、窒化物半導体ＨＦＥＴであり、図５に示すように、第３絶縁膜５１１を備えている点だけが上記第１実施形態とは異なる。
上記第３絶縁膜５１１は、第２絶縁膜１１０の表面上に形成されてＳｉＯ２からなっている。この第３絶縁膜５１１の凹部１２２側の端は、第２絶縁膜１１０の凹部１２２側の端から予め定められた距離だけ離隔している。尚、この第４実施形態においては、第２絶縁膜１１０の膜厚は例えば１００ｎｍに設定されている。また、第３絶縁膜５１１の膜厚は例えば２００ｎｍに設定されている。
このように、上記窒化物半導体積層体１０４の表面を覆うと共にドレイン電極１０６のフィールドプレート部１４２下に位置する絶縁膜を３層構造にすることによって、ドレイン電極１０６のフィールドプレート部１４２の厚さを３段階変化させることができる。したがって、ドレイン電極１０６の段切れの発生をさらに抑制することができる。さらに、上記絶縁膜の総膜厚を厚くすることができ、窒化物半導体積層体１０４の表面における電界強度をさらに緩和し、スイッチング動作時の高電圧の場合におけるコラプスを改善することが可能になる。
上記第３絶縁膜５１１としては、第１絶縁膜１０９や第２絶縁膜１１０よりも誘電率が低い絶縁膜である方が望ましい。その理由は、上側の膜ほど誘電率を低くすることによって、電界の集中を窒化物半導体積層体１０４の表面から遠ざけることができるので、コラプスの２ＤＥＧ１０７への影響を小さくできるためである。したがって、第３絶縁膜５１１の材料としては、ＳｉＯ２以外に、第１絶縁膜１０９や第２絶縁膜１１０よりもＮ組成が多いＳｉＮ、特にストイキオメトリのＳｉＮｗ(ｗ＝４/３)やＮ組成の多いＳｉＮｗ(ｗ＞４/３)や、ＳｉＯＮ、ＳｉＯＣ等が挙げられる。
上記第４実施形態において、窒化物半導体積層体１０４と第２絶縁膜１１０の間に、図６に示すように、第２実施形態の第１絶縁膜２０９を形成してもよいし、図７に示すように、第４実施形態の第１絶縁膜４０９を形成してもよい。
・第５実施形態
図８は、この発明の第５実施形態の窒化物半導体電界効果トランジスタのドレイン電極１０６近傍の模式断面図である。なお、図８では、上記第１実施形態の構成部と同一構成部は、上記第１実施形態の参照番号と同一参照番号を付している。また、以下の説明においても、上記第１実施形態の構成部と同一部構成部には、上記第１実施形態の構成部と同一参照場号を付して、その同一構成部の説明を省略する。
上記窒化物半導体電界効果トランジスタは、窒化物半導体ＨＦＥＴであり、図８に示すように、第１絶縁膜８０９、第２絶縁膜８１０および第３絶縁膜８１１を備えている点だけが上記第１実施形態とは異なる。
上記第１,第２絶縁膜８０９,８１０は、第１,第２絶縁膜１０９,１１０と同じ材料からなるが、形状が異なっている。より詳しくは、第１絶縁膜８０９は、窒化物半導体積層体１０４の表面上に形成されて、凹部１２２側の端が凹部１２２の開口縁１３２から予め設定された距離だけ離隔している。この距離は上記第１実施形態の距離Ｄ２よりも大きくなるように設定される。また、第２絶縁膜８１０の凹部１２２側の端は第１絶縁膜８０９の凹部１２２側の端から予め設定された距離だけ離隔している。尚、この第５実施形態においては、第１絶縁膜８０９の膜厚は例えば３０ｎｍに設定され、第２絶縁膜８１０の膜厚は例えば１００ｎｍに設定されている。
上記第３絶縁膜８１１は、一部が第２絶縁膜８１０上に形成されていると共に、他の一部が第１絶縁膜８０９の凹部１２２側の端と凹部１２２の開口縁１３２との間における窒化物半導体積層体１０４の表面上に形成されている。より詳しくは、第３絶縁膜８１１は、ＳｉＯ２からなり、第２絶縁膜１１０の表面上から、第１絶縁膜１０９および窒化物半導体積層体１０４の表面上の一部に亘って形成され、かつ、窒化物半導体積層体１０４、第１絶縁膜１０９および第２絶縁膜１１０の各表面に接触している。この第３絶縁膜８１１の凹部１２２側の端は、開口縁１３２の開口縁１３２から予め定められた距離Ｄ３だけ離隔している。尚、第３絶縁膜８１１の膜厚は例えば２００ｎｍに設定され、距離Ｄ３は例えば０．５μｍに設定されている。
上記ドレイン電極１０６の一部は凹部１２２内に入っている。そして、ドレイン電極１０６の凹部１２２外の部分は、ゲート電極１０８側に向かってひさし状にせり出していると共に、凹部１２２から窒化物半導体積層体１０４および第３絶縁膜８１１の各表面上に亘って形成され、かつ、窒化物半導体積層体１０４および第３絶縁膜８１１の各表面に接触している。すなわち、ドレイン電極１０６は、ゲート電極１０８側に向かってひさし状にせり出し、かつ、窒化物半導体積層体１０４の表面と第３絶縁膜８１１の表面に接触しているフィールドプレート部１４２を有している。このようなフィールドプレート構造によって、フィールドプレート部１４２の下部の電界強度、特に、開口縁１３２近傍の電界強度を低減することができる。さらに、フィールドプレート部１４２の厚さが凹部１２２に向かって段階的に増すように、フィールドプレート部１４２を形成することにより、ドレイン電極１０６近傍における電界強度をさらに緩和することができると共に、ドレイン電極１０６の段切れの発生を抑制することが可能になる。
このように、上記窒化物半導体積層体１０４の表面を覆うと共にドレイン電極１０６のフィールドプレート部１４２下に位置する絶縁膜を３層構造にすることによって、ドレイン電極１０６のフィールドプレート部１４２の厚さを３段階変化させることができる。したがって、ドレイン電極１０６の段切れの発生をさらに抑制することができる。さらに、窒化物半導体積層体１０４上の絶縁膜の総膜厚を厚くすることができ、窒化物半導体積層体１０４の表面における電界強度をさらに緩和し、スイッチング動作時の高電圧の場合におけるコラプスを改善することが可能になる。
上記第３絶縁膜８１１としては、第１絶縁膜８０９や第２絶縁膜８１０よりも誘電率が低い絶縁膜である方が望ましい。その理由は、上側の膜ほど誘電率を低くすることによって、電界の集中を窒化物半導体積層体１０４の表面から遠ざけることができるので、コラプスの２ＤＥＧ１０７への影響を小さくできるためである。したがって、第３絶縁膜８１１の材料としては、ＳｉＯ２以外に、第１絶縁膜８０９や第２絶縁膜８１０よりもＮ組成が多いＳｉＮ、特にストイキオメトリのＳｉＮｗ(ｗ＝４/３)やＮ組成の多いＳｉＮｗ(ｗ＞４/３)や、ＳｉＯＮ、ＳｉＯＣ等が挙げられる。
また、上記第３絶縁膜８１１の凹部１２２側の端と開口縁１３２の開口縁１３２との間の距離Ｄ３は、上記第１実施形態のＤ２と同様の理由で、０．１μｍ以上かつ１．５μｍ以下であることが望ましい。
上記第５実施形態では、窒化物半導体積層体１０４とドレイン電極１０６との間で、誘電率が低い第３絶縁膜８１１を介在していない領域はないので、窒化物半導体積層体１０４の表面の電界を緩和することが広範囲で可能となる。したがって、スイッチング動作時の高電圧の場合におけるコラプスをさらに改善することが可能になる。
また、上記第５実施形態においても、窒化物半導体積層体１０４と第２絶縁膜８１０の間に、第２実施形態の第１絶縁膜２０９、または、第４実施形態の第１絶縁膜４０９と同様の絶縁膜を形成してもよい。
また、上記第５実施形態では、第２絶縁膜８１０の凹部１２２側の端は、第１絶縁膜８０９の凹部１２２側の端から予め設定された距離だけ離隔していたが、第１絶縁膜８０９の凹部１２２側の端から予め設定された距離だけ離隔しないようにしてもよい。すなわち、第２絶縁膜８１０の凹部１２２側の端は、第１絶縁膜８０９の凹部１２２側の端と一致するようにしてもよい。
また、上記第１〜第５実施形態では、Ｔｉ/Ａｌ/ＴｉＮを積層してオーミック電極を形成していたが、これに限らず、ＴｉＮはなくともよく、また、Ｔｉ/Ａｌを積層した後、その上にＡｕ,Ａｇ,Ｐｔなどを積層してオーミック電極を形成してもよい。
また、上記第１〜第５実施形態では、Ｓｉ基板を用いた窒化物半導体電界効果トランジスタについて説明したが、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよい。すなわち、サファイヤ基板やＳｉＣ基板上に窒化物半導体積層体を成長させてもよい。
また、上記第１〜第５実施形態において窒化物半導体からなる基板を用いる場合、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体積層体を成長させてもよい。
また、上記第１〜第５実施形態において、基板と窒化物半導体積層体の間にバッファ層を形成してもよいし、窒化物半導体積層体１０４のＡｌＧａＮバリア層１０３とＧａＮチャネル層１０２との間に層厚１ｎｍ程度のＡｌＮヘテロ特性改善層を形成してもよい。
また、上記第１〜第５実施形態では、ノーマリーオンタイプの窒化物半導体ＨＦＥＴについて説明したが、例えばノーマリーオフタイプの窒化物半導体ＨＦＥＴにこの発明を適用してもよい。
また、上記第１〜第５実施形態では、ソース電極１０５の構造は、ドレイン電極１０６の構造と同様に形成していたが、ドレイン電極１０６の構造と異なるように形成してもよい。例えば、ソース電極１０５は、窒化物半導体積層体１０４の表面上に全部を形成し、一部が凹部１２１内に入らないようにしてもよい。
この発明の窒化物半導体電界効果トランジスタの窒化物半導体は、ＡｌxＩｎyＧａ１−x−yＮ(ｘ≦０、ｙ≦０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。例えば、上記第１〜第４実施形態で記載した内容を適宜組み合わせたものを、この発明の一実施形態としてもよい。
すなわち、この発明および実施形態を纏めると、次のようになる。
この発明および実施形態をまとめると、次のようになる。
この発明の窒化物半導体電界効果トランジスタは、
ヘテロ界面を有すると共に、表面から上記ヘテロ界面に向かって窪む凹部１２２を有する窒化物半導体積層体１０４と、
上記窒化物半導体積層体１０４の表面上に配置されたソース電極１０５と、
上記窒化物半導体積層体１０４の表面上に、上記ソース電極１０５に対して間隔を置いて配置され、一部が上記凹部１２２内に入るドレイン電極１０６と、
上記ソース電極１０５と上記ドレイン電極１０６との間に配置されたゲート電極１０８と、
上記窒化物半導体積層体１０４の表面上に形成され、少なくともシリコンおよび窒素を構成元素として含む第１絶縁膜１０９,２０９,４０９と、
上記第１絶縁膜１０９,２０９,４０９上に形成された第２絶縁膜１１０と
を備え、
上記第１絶縁膜１０９,２０９,４０９の上記凹部１２２側の端は上記凹部１２２の開口縁１３２から予め設定された距離Ｄ２だけ離隔する一方、上記第２絶縁膜１１０の上記凹部１２２側の端は上記第１絶縁膜１０９,２０９,４０９の上記凹部１２２側の端から予め設定された距離Ｄ１２だけ離隔し、
上記ドレイン電極１０６の上記凹部１２２外の部分は、上記ゲート電極１０８側に向かってひさし状にせり出していると共に、上記凹部１２２から上記窒化物半導体積層体１０４、第１絶縁膜１０９,２０９,４０９および第２絶縁膜１１０の各表面上に亘って形成され、かつ、上記窒化物半導体積層体１０４、第１絶縁膜１０９,２０９,４０９および第２絶縁膜１１０の各表面に接触していることを特徴としている。
上記構成によれば、上記ドレイン電極１０６の凹部１２２外の部分は、ゲート電極１０８側に向かってひさし状にせり出していると共に、凹部１２２から窒化物半導体積層体１０４、第１絶縁膜１０９,２０９,４０９および第２絶縁膜１１０の各表面上に亘って形成され、かつ、窒化物半導体積層体１０４、第１絶縁膜１０９,２０９,４０９および第２絶縁膜１１０の各表面に接触している。これにより、ドレイン電極１０６の凹部１２２外の部分の厚さを窒化物半導体積層体１０４の凹部１２２側に向かって段階的に増加させることができる。したがって、上記ドレイン電極１０６近傍における電界強度を大きく緩和することができるので、スイッチング動作時の高電圧の場合においてもコラプスを改善できる。
また、上記第１絶縁膜１０９,２０９,４０９の上記凹部１２２側の端は凹部１２２の開口縁１３２から予め設定された距離Ｄ２だけ離隔するので、窒化物半導体積層体１０４の凹部１２２と第１絶縁膜１０９,２０９,４０９を独立にエッチング加工することができる。したがって、上記凹部１２２の深さや、凹部１２２の側面の加工形状は、エッチングで容易に制御することができる。その結果、上記窒化物半導体積層体１０４とドレイン電極１０６のオーミックコンタクト抵抗を安定させて、オン抵抗を安定させることができる。
一実施形態の窒化物半導体電界効果トランジスタでは、
上記第１絶縁膜１０９,２０９,４０９の上記凹部１２２側の端と上記凹部１２２の開口縁１３２との間の距離Ｄ２は、０．１μｍ以上かつ１．５μｍ以下である。
上記実施形態によれば、上記第１絶縁膜１０９,２０９,４０９の凹部１２２側の端と凹部１２２の開口縁１３２との間の距離Ｄ２を０．１μｍ以上にすることにより、窒化物半導体積層体１０４の凹部１２２と第１絶縁膜１０９,２０９,４０９の独立エッチング加工を確実に行える。
また、上記第１絶縁膜１０９,２０９,４０９の凹部１２２側の端と凹部１２２の開口縁１３２との間の距離Ｄ２を１．５μｍ以下にすることにより、スイッチング動作時の高電圧の場合におけるコラプスを十分に改善できる。
一実施形態の窒化物半導体電界効果トランジスタでは、
上記第１絶縁膜２０９は上記窒化物半導体積層体１０４の表面に接する領域を有し、
上記領域はＳｉ‐Ｈ結合量が６×１０２１ｃｍ−３以下のＳｉＮからなる。
上記実施形態によれば、上記領域を構成するＳｉＮのＳｉ‐Ｈ結合量を６×１０２１ｃｍ−３以下とすることにより、高温高電圧ストレス試験によるリーク電流の増加を抑制できる。
一実施形態の窒化物半導体電界効果トランジスタでは、
上記第１絶縁膜４０９の上記凹部１２２側の端面４６１は、上記窒化物半導体積層体１０４と上記第１絶縁膜４０９との界面に対して３０°以下の角度で傾斜している。
上記実施形態によれば、上記第１絶縁膜４０９の凹部１２２側の端面を３０°以下の角度で傾斜させることにより、ドレイン電極１０６近傍における電界強度の緩和効果を高めることができる。
この発明の窒化物半導体電界効果トランジスタは、
ヘテロ界面を有すると共に、表面から上記ヘテロ界面に向かって窪む凹部１２２を有する窒化物半導体積層体１０４と、
上記窒化物半導体積層体１０４の表面上に配置されたソース電極１０５と、
上記窒化物半導体積層体１０４の表面上に、上記ソース電極１０５に対して間隔を置いて配置され、一部が上記凹部１２２内に入るドレイン電極１０６と、
上記ソース電極１０５と上記ドレイン電極１０６との間に配置されたゲート電極１０８と、
上記窒化物半導体積層体１０４の表面上に形成されて、上記凹部１２２側の端が上記凹部１２２の開口縁１３２から予め設定された距離だけ離隔すると共に、少なくともシリコンおよび窒素を構成元素として含む第１絶縁膜８０９と、
上記第１絶縁膜８０９上に形成された第２絶縁膜８１０と
一部が上記第２絶縁膜８１０上に形成されると共に、他の一部が上記第１絶縁膜８０９の上記凹部１２２側の端と上記凹部１２２の開口縁１３２との間における上記窒化物半導体積層体１０４の表面上に形成された第３絶縁膜８１１と
を備え、
上記第３絶縁膜８１１の上記凹部１２２側の端は上記凹部１２２の開口縁１３２から予め設定された距離Ｄ３だけ離隔し、
上記ドレイン電極１０６の上記凹部１２２外の部分は、上記ゲート電極１０８側に向かってひさし状にせり出していると共に、上記凹部１２２から上記窒化物半導体積層体１０４および第３絶縁膜８１１の各表面上に亘って形成され、かつ、上記窒化物半導体積層体１０４および第３絶縁膜８１１の各表面に接触していることを特徴としている。
上記構成によれば、上記ドレイン電極１０６の凹部１２２外の部分は、ゲート電極１０８側に向かってひさし状にせり出していると共に、凹部１２２から窒化物半導体積層体１０４および第３絶縁膜８１１の各表面上に亘って形成され、かつ、窒化物半導体積層体１０４および第３絶縁膜８１１の各表面に接触している。これにより、ドレイン電極１０６の凹部１２２外の部分の厚さを窒化物半導体積層体１０４の凹部１２２側に向かって段階的に増加させることができる。したがって、上記ドレイン電極１０６近傍における電界強度を大きく緩和することができるので、スイッチング動作時の高電圧の場合においてもコラプスを改善できる。
また、上記第３絶縁膜８１１の上記凹部１２２側の端は上記凹部１２２の開口縁１３２から予め設定された距離Ｄ３だけ離隔するので、窒化物半導体積層体１０４の凹部１２２と第３絶縁膜８１１を独立にエッチング加工することができる。したがって、上記凹部１２２の深さや、凹部１２２の側面の加工形状は、エッチングで容易に制御することができる。その結果、上記窒化物半導体積層体１０４とドレイン電極１０６のオーミックコンタクト抵抗を安定させて、オン抵抗を安定させることができる。
１０１ 基板
１０２ チャネル層
１０３ バリア層
１０４ 窒化物半導体積層体
１０５ ソース電極
１０６ ドレイン電極
１０７ ２ＤＥＧ
１０８ ゲート電極
１０９,２０９,４０９,８０９ 第１絶縁膜
１１０,８１０ 第２絶縁膜
１４１,１４２ フィールドプレート部
１２１,１２２ 凹部
１３１,１３２ 開口縁
１５１,１５２ 先端
２０９Ａ 第１下側絶縁膜
２０９Ｂ 第１上側絶縁膜
４６１ 端面
５１１,８１１ 第３絶縁膜
Ｄ１,Ｄ２,Ｄ３,Ｄ１１,Ｄ１２ 距離
θ 角度

Claims (3)

  1. ヘテロ界面を有すると共に、表面から上記ヘテロ界面に向かって窪む凹部を有する窒化物半導体積層体と、
    上記窒化物半導体積層体の表面上に配置されたソース電極と、
    上記窒化物半導体積層体の表面上に、上記ソース電極に対して間隔を置いて配置され、一部が上記凹部内に入るドレイン電極と、
    上記ソース電極と上記ドレイン電極との間に配置されたゲート電極と、
    上記窒化物半導体積層体の表面上に形成されて、上記凹部側の端が上記凹部の開口縁から予め設定された距離だけ離隔すると共に、少なくともシリコンおよび窒素を構成元素として含む第１絶縁膜と、
    上記第１絶縁膜上に形成された第２絶縁膜と、
    一部が上記第２絶縁膜上に形成されると共に、他の一部が上記第１絶縁膜の上記凹部側の端と上記凹部の開口縁との間における上記窒化物半導体積層体の表面上に形成された第３絶縁膜と
    を備え、
    上記第３絶縁膜の上記凹部側の端は上記凹部の開口縁から予め設定された距離だけ離隔し、
    上記ドレイン電極の上記凹部外の部分は、上記ゲート電極側に向かってひさし状にせり出していると共に、上記凹部から上記窒化物半導体積層体および第３絶縁膜の各表面上に亘って形成され、かつ、上記窒化物半導体積層体および第３絶縁膜の各表面に接触していることを特徴とする窒化物半導体電界効果トランジスタ。
  2. 請求項１に記載の窒化物半導体電界効果トランジスタにおいて、
    上記第３絶縁膜の誘電率は、上記第１絶縁膜と上記第２絶縁膜の少なくとも一方の誘電率よりも低いことを特徴とする窒化物半導体電界効果トランジスタ。
  3. 請求項１または２に記載の窒化物半導体電界効果トランジスタにおいて、
    上記第３絶縁膜の上記凹部側の端と上記凹部の開口縁との間の距離は、０．１μｍ以上かつ１．５μｍ以下であることを特徴とする窒化物半導体電界効果トランジスタ。
JP2017509146A 2015-03-31 2015-10-20 窒化物半導体電界効果トランジスタ Active JP6272557B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015073617 2015-03-31
JP2015073617 2015-03-31
PCT/JP2015/079599 WO2016157581A1 (ja) 2015-03-31 2015-10-20 窒化物半導体電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2016157581A1 JPWO2016157581A1 (ja) 2017-10-19
JP6272557B2 true JP6272557B2 (ja) 2018-01-31

Family

ID=57004910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017509146A Active JP6272557B2 (ja) 2015-03-31 2015-10-20 窒化物半導体電界効果トランジスタ

Country Status (4)

Country Link
US (1) US10381472B2 (ja)
JP (1) JP6272557B2 (ja)
CN (1) CN107431021B (ja)
WO (1) WO2016157581A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355555A (zh) * 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
FR3088485B1 (fr) * 2018-11-13 2021-04-30 Commissariat Energie Atomique Dispositif semi-conducteur a plaque de champ
CN111430240B (zh) * 2020-06-15 2020-10-16 浙江集迈科微电子有限公司 基于场板复合结构的GaN器件及其制备方法
CN112993032B (zh) * 2021-02-08 2023-10-27 华南师范大学 漏极阶梯场板结构射频hemt器件及其制备方法
CN113035935B (zh) * 2021-03-12 2023-03-14 浙江集迈科微电子有限公司 GaN器件及制备方法
CN113178480B (zh) * 2021-05-12 2022-10-18 华南师范大学 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN113594235A (zh) * 2021-07-28 2021-11-02 西安电子科技大学 一种抗单粒子烧毁的增强型氮化镓高电子迁移率晶体管
CN113823675B (zh) * 2021-08-23 2023-09-29 华南理工大学 一种具有新型源漏场板结构的hemt器件及制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP2008243848A (ja) * 2007-03-23 2008-10-09 Sanken Electric Co Ltd 半導体装置
JP2009010107A (ja) * 2007-06-27 2009-01-15 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010135640A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
JP2011044647A (ja) * 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP5620767B2 (ja) * 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
JP5075264B1 (ja) * 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子
JP2014029991A (ja) 2012-06-29 2014-02-13 Sharp Corp 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5764543B2 (ja) 2012-10-26 2015-08-19 古河電気工業株式会社 半導体装置
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
JP6522521B2 (ja) * 2013-02-15 2019-05-29 トランスフォーム インコーポレーテッド 半導体デバイスの電極及びその製造方法

Also Published As

Publication number Publication date
US10381472B2 (en) 2019-08-13
US20180040726A1 (en) 2018-02-08
JPWO2016157581A1 (ja) 2017-10-19
WO2016157581A1 (ja) 2016-10-06
CN107431021A (zh) 2017-12-01
CN107431021B (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
JP6272557B2 (ja) 窒化物半導体電界効果トランジスタ
CN105390539B (zh) 半导体器件
JP6161910B2 (ja) 半導体装置
CN104821340B (zh) 半导体器件
JP6214978B2 (ja) 半導体装置
JP6090764B2 (ja) 窒化物半導体装置およびその製造方法
TW201830707A (zh) 半導體裝置之製造方法
JP2014045174A (ja) 窒化物半導体装置
JP2016111253A (ja) 半導体装置およびその製造方法
CN104380445A (zh) 氮化物半导体器件的电极构造及其制造方法以及氮化物半导体场效应晶体管
CN116344586B (zh) 折叠沟道氮化镓基场效应晶体管及其制备方法
JP7097708B2 (ja) 窒化物半導体装置
US10243049B2 (en) Nitride semiconductor device
CN115602701A (zh) 氮化物半导体装置
US12027614B2 (en) Semiconductor device
TW202145345A (zh) 氮化物半導體裝置
WO2014003058A1 (ja) 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
WO2016035479A1 (ja) 電界効果トランジスタ
US20240421195A1 (en) Nitride semiconductor device
CN105470304B (zh) 半导体装置及其制造方法
JP2022084344A (ja) 窒化物半導体装置
TW201711185A (zh) 半導體裝置
WO2016181681A1 (ja) 電界効果トランジスタ
CN106558601B (zh) 半导体装置及其制造方法
JP6313509B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171228

R150 Certificate of patent or registration of utility model

Ref document number: 6272557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250