[go: up one dir, main page]

CN120603319B - 鳍式场效应晶体管器件及其制备方法 - Google Patents

鳍式场效应晶体管器件及其制备方法

Info

Publication number
CN120603319B
CN120603319B CN202510653405.3A CN202510653405A CN120603319B CN 120603319 B CN120603319 B CN 120603319B CN 202510653405 A CN202510653405 A CN 202510653405A CN 120603319 B CN120603319 B CN 120603319B
Authority
CN
China
Prior art keywords
layer
fin
substrate
gate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202510653405.3A
Other languages
English (en)
Other versions
CN120603319A (zh
Inventor
兰立广
史小平
张华�
田涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Integrated Circuit Equipment Innovation Center Co ltd
Original Assignee
Beijing Integrated Circuit Equipment Innovation Center Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Integrated Circuit Equipment Innovation Center Co ltd filed Critical Beijing Integrated Circuit Equipment Innovation Center Co ltd
Priority to CN202510653405.3A priority Critical patent/CN120603319B/zh
Publication of CN120603319A publication Critical patent/CN120603319A/zh
Application granted granted Critical
Publication of CN120603319B publication Critical patent/CN120603319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83125—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having shared source or drain regions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请实施例提供了一种鳍式场效应晶体管器件及其制备方法，涉及半导体技术领域，其中，所述鳍式场效应晶体管器件包括：依次叠置的第一衬底、器件层和覆盖层；器件层包括多个场效应晶体管；场效应晶体管包括：鳍以及沿鳍的延伸方向依次设置的源极、第一间隔层、栅极、第二间隔层和漏极，源极和漏极分别设于鳍的两端，且分别与鳍连接；鳍、源极、栅极和漏极的被覆盖层覆盖的侧面相互平齐。

Description

鳍式场效应晶体管器件及其制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管器件及其制备方法。
背景技术
在鳍式场效应晶体管（Fin Field-Effect Transistor，简称FinFET）架构中，闸门为类似鱼鳍的叉状架构，这种设计可以大幅缩短晶体管的栅长，因而鳍式场效应晶体管架构得到较广泛的应用。因而，本领域的技术人员热衷于推动鳍式场效应晶体管器件相关技术的进步。
发明内容
本申请实施例提供了一种鳍式场效应晶体管器件及其制备方法，以解决如何对鳍式场效应晶体管器件进行改进的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提供了一种鳍式场效应晶体管器件。
本申请实施例提供的鳍式场效应晶体管器件包括：依次叠置的第一衬底、器件层和覆盖层；所述器件层包括多个场效应晶体管；所述场效应晶体管包括：鳍以及沿所述鳍的延伸方向依次设置的源极、第一间隔层、栅极、第二间隔层和漏极，所述源极和所述漏极分别设于所述鳍的两端，且分别与所述鳍连接；所述鳍、所述源极、所述栅极和所述漏极的被所述覆盖层覆盖的侧面相互平齐。
第二方面，本申请实施例提供了一种鳍式场效应晶体管器件的制备方法。
本申请实施例提供的鳍式场效应晶体管器件的制备方法包括：在第二衬底上形成器件层，其中，所述器件层包括多个场效应晶体管，所述场效应晶体管包括：鳍以及沿所述鳍的延伸方向依次设置的源极、第一间隔层、栅极、第二间隔层和漏极，所述源极和所述漏极分别设于所述鳍的两端，且分别与所述鳍连接；对第一衬底和所述器件层进行键合，使所述器件层与所述第一衬底固定连接；对所述第二衬底进行减薄，保留所述器件层，使所述鳍、所述源极、所述栅极和所述漏极的侧面，均暴露于所述器件层的外表面。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：
在本申请的实施例中，鳍、源极、栅极和漏极的被覆盖层覆盖的侧面相互平齐，使得场效应晶体管的源极、栅极和漏极互联可实现同时引出，简化了连接电极引出工艺的步骤，降低了后续金属互联工艺的难度及复杂性，因而可以提升芯片良率。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种鳍式场效应晶体管器件的示意图，其示出了第一间隔层和第二间隔层侧方的第二介电层处于透明状态，鳍式场效应晶体管器件顶部的第一介电层处于透明状态的情形；
图2为本申请实施例提供的一种鳍式场效应晶体管器件的示意图，其示出了在图1中示出的鳍式场效应晶体管器件的基础上，隐藏了第一介电层和连接电极的情形；
图3为本申请实施例提供的一种鳍式场效应晶体管器件的俯视图；
图4为图3中示出的鳍式场效应晶体管器件的沿A-A截面的剖视图；
图5为图3中示出的鳍式场效应晶体管器件的沿B-B截面的剖视图；
图6为本申请实施例提供的一种鳍式场效应晶体管器件的制备方法的流程图；
图7为本申请实施例提供的一种在第二衬底上形成器件层的方法的流程图；
图8为本申请实施例提供的一种在第二衬底上形成鳍、第一间隔层、伪栅层和第二间隔层的方法的流程图；
图9为本申请实施例提供的一种包括离子注入层的第二衬底的示意图；
图10为本申请实施例提供的一种形成有鳍的第二衬底的示意图；
图11为本申请实施例提供的一种形成有鳍、隔离结构、第三介电层和伪栅层的第二衬底的示意图；
图12为图11中示出的形成有鳍、隔离结构、第三介电层和伪栅层的第二衬底的左视图；
图13为图12中示出的形成有鳍、隔离结构、第三介电层和伪栅层的第二衬底的沿C-C截面的剖视图；
图14为本申请实施例提供的在图10中示出的形成有鳍、隔离结构、第三介电层和伪栅层的第二衬底的基础上，去除部分第三介电层和鳍的示意图；
图15为图14中示出的形成有鳍、隔离结构、第三介电层和伪栅层的第二衬底的俯视图；
图16为图15中示出的形成有鳍、隔离结构、第三介电层和伪栅层的第二衬底的沿D-D截面的剖视图；
图17为本申请实施例提供的一种形成有鳍、隔离结构、第三介电层、伪栅层、源极和漏极的第二衬底的示意图；
图18为图17中示出的形成有鳍、隔离结构、第三介电层、伪栅层、源极和漏极的第二衬底的前视图；
图19为本申请实施例提供的一种形成有鳍、隔离结构、第三介电层、伪栅层、源极、漏极和第二介电层的第二衬底的示意图；
图20为本申请实施例提供的在图19中示出的形成有鳍、隔离结构、第三介电层、伪栅层、源极、漏极和第二介电层的第二衬底的基础上，去除伪栅层，形成栅极沟槽的示意图；
图21为本申请实施例提供的一种形成有鳍、隔离结构、第三介电层、源极、漏极、第二介电层和栅极的第二衬底的示意图；
图22为图21中示出的形成有鳍、隔离结构、第三介电层、源极、漏极、第二介电层和栅极的第二衬底的俯视图；
图23为图22中示出的形成有鳍、隔离结构、第三介电层、源极、漏极、第二介电层和栅极的第二衬底的沿E-E截面的剖视图；
图24为本申请实施提供的一种第一衬底和形成有器件层的第二衬底的示意图，其示出了在对第一衬底和第二衬底进行键合前的情形；
图25为本申请实施提供的一种第一衬底和第二衬底的器件层处于键合状态的情形；
图26为本申请实施提供的一种第一衬底和器件层的示意图；
图27为图26中示出的第一衬底和器件层的俯视图。
附图标记说明：
1-鳍式场效应晶体管器件；
10-第一衬底；11-氧化层；
20a-第二衬底；20b-离子注入层；
20-器件层；21-场效应晶体管；211-鳍；212-源极；213-第一间隔层；214-栅极；215-第二间隔层；216-漏极；217-伪栅层；218-第二介电层；219-栅极沟槽；2110-隔离结构；2111-第三介电层；
30-覆盖层；31-第一介电层；311-通孔；32-连接电极。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。
此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。
以下结合附图，详细说明本申请各实施例提供的技术方案。
本申请实施例提供了一种鳍式场效应晶体管（Fin Field-Effect Transistor，简称FinFET）器件。参考图1至图5，本申请实施例提供的鳍式场效应晶体管器件1包括：依次叠置的第一衬底10、器件层20和覆盖层30。
器件层20包括多个场效应晶体管21。示例性地，场效应晶体管21可以为P型金属氧化物半导体场效应晶体管（‌Positive Channel Metal Oxide Semiconductor，简称PMOS）或N型金属氧化物半导体场效应晶体管（Negative Channel Metal Oxide Semiconductor，简称NMOS）。
场效应晶体管21包括：鳍211以及沿鳍211的延伸方向依次设置的源极212、第一间隔层213、栅极214、第二间隔层215和漏极216。换言之，场效应晶体管21包括鳍211、源极212、第一间隔层213、栅极214、第二间隔层215和漏极216。源极212、第一间隔层213、栅极214、第二间隔层215和漏极216，沿鳍211的延伸方向依次设置。
源极212和漏极216分别设于鳍211的两端，且分别与鳍211连接。鳍211、源极212、栅极214和漏极216的被覆盖层30覆盖的侧面相互平齐。换言之，鳍211、源极212、栅极214和漏极216的背离第一衬底10的侧面相互平齐。
以此方式，在本申请的实施例中，鳍211、源极212、栅极214和漏极216的被覆盖层30覆盖的侧面相互平齐，使得场效应晶体管21的源极212、栅极214和漏极216互联可实现同时引出，简化了连接电极引出工艺的步骤，降低了后续金属互联工艺的难度及复杂性，因而可以提升芯片良率。
这里需说明的是，在相关技术中，鳍的底面一体式连接于衬底，场效应晶体管容易出现漏电现象。而采用本申请实施例提供的方案，鳍211背离第一衬底10的表面暴露在器件层20外表面，在工作过程中不容易形成漏电通道。由于漏电通道直接影响了鳍式场效应晶体管器件1的功耗及工作频率响应，因而，采用本申请实施例提供的方案，可以降低鳍式场效应晶体管器件1的功耗，提升鳍式场效应晶体管器件1的工作频率响应。
在一些实施例中，栅极214具有凹槽2141。鳍211位于第一间隔层213和第二间隔层215之间的部位容置于凹槽2141。换言之，以图4示出的方位为例，鳍211的左侧、下侧和右侧分别被栅极214包围。采用本申请实施例提供的方案，由于鳍211的左侧、下侧和右侧分别被栅极214包围，这样可以提升栅极214对沟道的控制能力，解决了相关技术中鳍式场效应晶体管器件的漏电通道的问题，可进一步降低芯片的功耗并提高频率响应。
在一些实施例中，覆盖层30包括第一介电层31和多个连接电极32。第一介电层31与源极212、栅极214和漏极216相对的部位，分别设有多个通孔311。各通孔311中设有连接电极32，各连接电极32分别与源极212、栅极214和漏极216对应连接。
示例性地，可以在鳍式场效应晶体管器件1的背离第一衬底10的侧面设置第一介电层31，并在第一介电层31的与源极212、栅极214和漏极216相对的部位，分别设置贯穿第一介电层31的通孔311，进而在各通孔311设置连接电极32，从而使得各连接电极32分别与对应的源极212、栅极214和漏极216连接，以简化连接电极引出工艺的步骤，降低后续金属互联工艺的难度及复杂性，因而可以提升芯片良率。
本申请实施例提供了一种鳍式场效应晶体管器件的制备方法，用于制备本申请实施例提供的任意一种鳍式场效应晶体管器件。参考图6，本申请实施例提供的鳍式场效应晶体管器件的制备方法包括：
步骤410，在第二衬底上形成器件层，其中，器件层包括多个场效应晶体管，场效应晶体管包括：鳍以及沿鳍的延伸方向依次设置的源极、第一间隔层、栅极、第二间隔层和漏极，源极和漏极分别设于鳍的两端，且分别与鳍连接。
步骤420，对第一衬底和器件层进行键合，使器件层与第一衬底固定连接。
步骤430，对第二衬底进行减薄，保留器件层，使鳍、源极、栅极和漏极的侧面，均暴露于器件层的外表面。
结合图21至图24，在本申请的实施例中，可以先在第二衬底20a上形成器件层20。其中，器件层20包括多个场效应晶体管21，场效应晶体管21包括：鳍211以及沿鳍211的延伸方向依次设置的源极212、第一间隔层213、栅极214、第二间隔层215和漏极216，源极212和漏极216分别设于鳍211的两端，且分别与鳍211连接。
进一步地，对第一衬底10和器件层20进行键合，使器件层20与第一衬底10固定连接。
进一步地，对第二衬底20a进行减薄，保留器件层20，使鳍211、源极212、栅极214和漏极216的侧面，均暴露于器件层20的外表面。
参考图7，在一些实施例中，步骤410，在第二衬底上形成器件层，其中，器件层包括多个场效应晶体管，场效应晶体管，包括：
步骤411，在第二衬底上形成鳍、第一间隔层、伪栅层和第二间隔层，其中，鳍沿其自身的延伸方向的两端分别暴露于第一间隔层和第二间隔层的外表面。
步骤412，在鳍沿其自身的延伸方向的一端形成源极，另一端形成漏极。
步骤413，在第一间隔层背离第二间隔层的一侧，和第二间隔层背离第一间隔层的一侧，分别设置第二介电层。
步骤414，去除伪栅层，以形成栅极沟槽。
步骤415，在栅极沟槽中形成栅极。
参考图14至图21，在一些实施例中，可以通过以下方式，在第二衬底20a上形成器件层20。
在第二衬底20a上形成鳍211、第一间隔层213、伪栅层217和第二间隔层215，其中，鳍211沿其自身的延伸方向的两端分别暴露于第一间隔层213和第二间隔层215的外表面。
进一步地，在鳍211沿其自身的延伸方向的一端形成源极212，另一端形成漏极216。
进一步地，在第一间隔层213背离第二间隔层215的一侧，和第二间隔层215背离第一间隔层213的一侧，分别设置第二介电层218。
进一步地，去除伪栅层217，以形成栅极沟槽219。
进一步地，在栅极沟槽219中形成栅极214。
参考图8，在一些实施例中，步骤411，在第二衬底上形成鳍、第一间隔层、伪栅层和第二间隔层，其中，鳍沿其自身的延伸方向的两端分别暴露于第一间隔层和第二间隔层的外表面，包括：
步骤4111，在第二衬底上形成鳍。
步骤4112，在相邻的鳍之间形成隔离结构，其中，隔离结构的顶面低于鳍的顶面。
步骤4113，在第二衬底的顶面沉积第三介电层。
步骤4114，在第三介电层上沉积伪栅层。
步骤4115，在伪栅层沿鳍的延伸方向相背离的两侧分别形成第一间隔层和第二间隔层。
步骤4116，去除第三介电层未被第一间隔层、伪栅层和第二间隔层覆盖的部位。
步骤4117，去除鳍未被第一间隔层、伪栅层和第二间隔层覆盖的顶部，以使鳍的顶面，低于隔离结构的顶面。
参考图9至图14，在一些实施例中，可以通过以下方式，在第二衬底20a上形成鳍211、第一间隔层213、伪栅层217和第二间隔层215。
在第二衬底20a上形成鳍211。
进一步地，在相邻的鳍211之间形成隔离结构2110，其中，隔离结构2110的顶面低于鳍211的顶面；
进一步地，在第二衬底20a的顶面沉积第三介电层2111；
进一步地，在第三介电层2111上沉积伪栅层217；
进一步地，在伪栅层217沿鳍211的延伸方向相背离的两侧分别形成第一间隔层213和第二间隔层215；
进一步地，去除第三介电层2111未被第一间隔层213、伪栅层217和第二间隔层215覆盖的部位；
进一步地，去除鳍211未被第一间隔层213、伪栅层217和第二间隔层215覆盖的顶部，以使鳍211的顶面，低于隔离结构2110的顶面。
在一些实施例中，步骤420，对第一衬底和器件层进行键合，使器件层与第一衬底固定连接，包括：对第一衬底的表面实施热氧化工艺，使第一衬底的表面形成氧化层；对第一衬底设有氧化层的一侧和器件层进行键合，使器件层与氧化层固定连接。
示例性地，参考图24和图25，可以先对第一衬底10的表面实施热氧化工艺，使第一衬底10的表面形成氧化层11。进一步地，对第一衬底10设有氧化层11的一侧和器件层20进行键合，使器件层20与氧化层11固定连接。
在一些实施例中，在第二衬底上形成器件层之前，制备方法还包括：向第二衬底的目标深度处进行离子注入，以在第二衬底内形成离子注入层。
示例性地，参考图9，向第二衬底20a的目标深度处进行离子注入，以在第二衬底20a内形成离子注入层20b。
在一些实施例中，步骤430，对第二衬底进行减薄，保留器件层，使鳍、源极、栅极和漏极的侧面，均暴露于器件层的外表面，包括：从离子注入层处，对第二衬底进行剥离；对经剥离处理后的第二衬底进行减薄，保留器件层，使鳍、源极、栅极和漏极的侧面，均暴露于器件层的外表面。
示例性地，参考图25至图27，可以先从离子注入层20b处，对第二衬底20a进行剥离。进一步地，对经剥离处理后的第二衬底20a进行减薄，保留器件层20，使鳍211、源极212、栅极214和漏极216的侧面，均暴露于器件层20的外表面。
这样，可以通过对第二衬底20a的目标深度处进行离子注入的方式，使得离子注入层20b为脆性层，进而便于在后续工艺流程中，经离子注入层20b对第二衬底20a的一部分进行剥离工艺。
在一些实施例中，在对第二衬底进行减薄之后，鳍式场效应晶体管器件的制备方法还包括：在器件层的侧面设置第一介电层，以使器件层位于第一衬底和第一介电层之间；在第一介电层与源极、栅极和漏极相对的部位，形成多个通孔；在各通孔中设置连接电极，以使各连接电极分别与源极、栅极和漏极对应连接。
示例性地，参考图1至图5，先在器件层20的侧面设置第一介电层31，以使器件层20位于第一衬底10和第一介电层31之间。在第一介电层31与源极212、栅极214和漏极216相对的部位，形成多个通孔311。在各通孔311中设置连接电极32，以使各连接电极32分别与源极212、栅极214和漏极216对应连接。
为便于本领域的技术人员更好地实施本申请实施例提供的方案，以下提供了更为详细的示例供本领域的技术人员参考。
参考图9，在一些实施例中，在第二衬底20a上形成器件层20之前，可以在第二衬底20a上通过热氧化工艺生长一层二氧化硅层，并采用离子注入机将氢离子注入至第二衬底20a内，以在第二衬底20a内形成离子注入层20b，以离子注入层20b作为键合分离层。
第二衬底20a为半导体衬底，第二衬底20a可为P型、N型或非掺杂衬底。第二衬底20a可以由Si，Ge，SiC，GaAs，GaP，InP，InAs，InSb；或者SiGe，GaAsP，AlGaAs，AlInAs，GaInAs，GaInP或者GaInAsP等材料制成。在形成离子注入层20b后，可以去除二氧化硅层。
参考图10和图11，进一步地，在第二衬底20a内形成离子注入层20b后，可以在第二衬底20a上形成鳍211。第二衬底20a上间隔设置有多个鳍211。鳍211的宽度可以相同或者不同，鳍211的间隔可为相同或者不同根据NMOS和PMOS的制备工艺的需要，可以对鳍211进行分类。
在第二衬底20a上形成鳍211后，可以在相邻的鳍211之间形成隔离结构2110。隔离结构2110位于相邻的鳍211之间，且覆盖鳍211的下部。
需说明的是，示例性地，在图10示出的第二衬底20a的基础上，经半导体工艺处理，得到如图11示出的第二衬底20a的步骤包括：
步骤一，通过采用高密度等离子体化学气相沉积（High Density PlasmaChemical Vapor Deposition，简称HDP-CVD）或流体化学气相沉积技术（FlowableChemical Vapor Deposition，简称FCVD）等方式，将绝缘介质材料覆盖鳍211的侧面及顶端，然后进行退火工艺。绝缘介质材料可为氧化物（例如SiO）或氮化物（例如SiN或其他材料）。
步骤二，采用平坦化工艺，例如化学机械研磨（Chemical-MechanicalPlanarization，简称CMP）工艺去除超过鳍211上端部的绝缘介质材料。
步骤三，采用回刻工艺（Etch Back）去除覆盖鳍211上端部外周的绝缘介质材料，使得剩余的绝缘介质材料形成隔离结构2110。隔离结构2110通常称为浅沟隔离（ShallowTrench Isolation，简称STI）。去除覆盖鳍211上端部外周的绝缘介质材料的方式包括：湿法刻蚀、干法刻蚀或者干法/湿法结合的刻蚀方式。
步骤四，采用化学气相淀积（Chemical Vapor Deposition，简称CVD）或原子层沉积（Atomic layer deposition，简称ALD）的方式，将介质材料沉积在鳍211上，形成第三介电层2111。
步骤五，将伪栅材料通过低压化学气相沉积（Low Pressure Chemical VaporDeposition，简称LPCVD）或等离子增强化学气相沉积（Plasma Enhance Chemical VaporDeposition，简称PECVD）工艺制备，沉积在第三介电层2111上。伪栅材料可以为非晶硅、多晶硅或者多晶硅锗材料。沉积完伪栅材料后，可进行平坦化工艺。
步骤六，通过伪栅图形化工艺，形成图案化的伪栅层217及第三介电层2111。
进一步地，在形成图案化的伪栅层217及第三介电层2111后，可以采用适合的间隔层沉积及刻蚀工艺，在伪栅层217的两侧形成第一间隔层213和第二间隔层215。例如第一间隔层213和第二间隔层215可以由SiO、SiN、SICN、SiOCN、SiC、SiOC或SiON等材料制成。
进一步地，在伪栅层217的两侧形成第一间隔层213和第二间隔层215后，可以在鳍211沿其自身的延伸方向的一端形成源极212，另一端形成漏极216。
需说明的是，示例性地，可以通过以下方式，在伪栅层217的两侧形成有第一间隔层213和第二间隔层215的基础上，经半导体工艺处理，得到如图21示出的第二衬底20a。
步骤一，将鳍211位于第一间隔层213背离第二间隔层215一侧的顶部，和鳍211位于第二间隔层215背离第一间隔层213一侧的顶部去除，并使得该部位的鳍211的顶面略低于隔离结构2110的顶面。其中，去除的方式可以是刻蚀。
步骤二，采用选择性外延工艺，在刻蚀后的鳍211上靠近第一间隔层213和第二间隔层215的两端，使用选择性外延层的生长源/漏极应变材料，以形成源极212和漏极216。对于P型金属氧化物半导体场效应晶体管，生长的应变材料包括但不限于：SiGe、SiGeB、Ge、InSb、GaSb或InGaSb等材料。对于N型金属氧化物半导体场效应晶体管，生长的应变材料包括但不限于：SiC、SiP、SiCP、InP、GaAs、AlAs、InAs、InAlAs、InGaAs或SiC/SiP等材料。此外，也可采用离子注入N型或P型材料的方式制备应变层。
步骤三，在第二衬底20a的上部形成接触刻蚀阻挡层（Contact Etch StopLayer），进而形成第二介电层218。例如，可采用化学气相淀积、等离子增强化学气相沉积或原子层沉积等工艺，将接触刻蚀阻挡层沉积在第二衬底20a上表面。例如，接触刻蚀阻挡层覆盖源极212、漏极216、隔离结构2110和鳍211的暴露于第二衬底20a外的表面。例如，接触刻蚀阻挡层可以由SiN、SiC、SiOC、SiON、SiCN、SiOCN或其组合制成。
进一步地，可以采用化学气相淀积、等离子增强化学气相沉积、流体化学气相沉积以及旋涂等工艺，在接触刻蚀阻挡层上沉积第二介电层218。例如，第二介电层218可以由SiO、SiOC、硅玻璃、BPSG、FSG、PSG、BSG或低K值材料制成，其中低K值材料可以为BCB、FLARE、SILK、HSQ或者SiOF等材料。
步骤四，采用平坦化工艺，例如化学机械研磨工艺，去除伪栅层217结构上方沉积的接触刻蚀阻挡层和第二介电层218，从而暴露出伪栅层217。
需说明的是，示例性地，可以通过以下方式，在图19示出的第二衬底20a的基础上经半导体工艺处理，得到如图21示出的第二衬底20a。
步骤一，采用干法刻蚀或干法和/或湿法刻蚀的工艺，去除伪栅层217，形成了栅极沟槽219。参考图20，栅极沟槽219分为左侧栅极沟槽和右侧栅极沟槽。例如，左侧栅极沟槽用于形成P型金属氧化物半导体场效应晶体管的栅极；右侧栅极沟槽用于形成N型金属氧化物半导体场效应晶体管的栅极。以图20示出的方位为例，位于左上角的两个鳍211（未标记）所在的区域的沟槽为左侧栅极沟槽，位于右下角的两个鳍211（未标记）所在的区域的沟槽为右侧栅极沟槽。
步骤二，采用化学气相淀积、等离子增强化学气相沉积、物理气相沉积（PhysicalVapor Deposition，简称PVD）、原子层沉积等工艺，在栅极沟槽219中形成栅极材料层。栅极材料层一般由介电层、功函数层、金属电极层构成。P型功函数的栅极材料层一般包括：TiN、WN、TaN、导电金属氧化物等。N型功函数的栅极材料层包括：Ta、TiAl、TiAlN、TaC、TaCN、TaSiN、TiSiN以及导电金属氧化物等。
步骤三，平坦化去除多余的栅极材料层，保留的栅极材料层形成栅极214。
在本申请的实施例中，可以采用如下方式对器件层20与第一衬底10进行键合。
步骤一，在第一衬底10表面通过热氧化工艺形成一层氧化硅层。
步骤二，对器件层20与第一衬底10进行键合及固化。
在本申请的实施例中，可以采用如下方式对第二衬底20a进行减薄。
步骤一，通过热处理实现第二衬底20a上背离第一衬底10的一侧沿离子注入层20b（键合分离层）分离去除。
步骤二，进行平坦化工艺，采用化学机械抛光工艺对第二衬底20a背离第一衬底10的一侧进行减薄，直至暴露出鳍211、源极212、栅极214和漏极216。
在一些实施例中，可以采用如下方式形成连接电极32。
步骤一，在第一衬底10表面沉积第一介电层31，材料可为SiO、SiN、SiOC、硅玻璃、BPSG、FSG、PSG、BSG或低K值材料。其中，低K值材料为BCB、FLARE、SILK、HSQ或者SiOF等材料。
步骤二，通过干法刻蚀工艺，根据金属图案化互联的要求在第一介电层31上制备通孔311；
步骤三，在通孔311内依次沉积填充相应的电极材料，例如，电极材料包括金属粘附层、阻挡层及金属层，然后进行平坦化工艺，并暴露出第一介电层31，从而去除多余的金属材料，实现源/漏极及栅极的电极引出；
步骤四，金属互联工艺，根据鳍式场效应晶体管器件1的功能要求设计后段多层金属互联的工艺。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本申请的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本申请实施例的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请实施例的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种鳍式场效应晶体管器件，其特征在于，包括：依次叠置的第一衬底（10）、器件层（20）和覆盖层（30）；
所述器件层（20）包括多个场效应晶体管（21）；
所述场效应晶体管（21）包括：鳍（211）以及沿所述鳍（211）的延伸方向依次设置的源极（212）、第一间隔层（213）、栅极（214）、第二间隔层（215）和漏极（216），所述源极（212）和所述漏极（216）分别设于所述鳍（211）的两端，且分别与所述鳍（211）连接；
所述鳍（211）、所述源极（212）、所述栅极（214）和所述漏极（216）的被所述覆盖层（30）覆盖的侧面相互平齐，且均暴露于所述器件层（20）的外表面，其中，所述鳍（211）、所述源极（212）、所述栅极（214）和所述漏极（216）的暴露于所述器件层（20）的外表面的侧面用于进行电连接。
2.根据权利要求1所述的鳍式场效应晶体管器件，其特征在于，所述栅极（214）具有凹槽（2141），所述鳍（211）位于所述第一间隔层（213）和所述第二间隔层（215）之间的部位容置于所述凹槽（2141）。
3.根据权利要求1所述的鳍式场效应晶体管器件，其特征在于，所述覆盖层（30）包括第一介电层（31）和多个连接电极（32）；所述第一介电层（31）与所述源极（212）、所述栅极（214）和所述漏极（216）相对的部位，分别设有多个通孔（311），各所述通孔（311）中设有连接电极（32），各所述连接电极（32）分别与所述源极（212）、所述栅极（214）和所述漏极（216）对应连接。
4.一种鳍式场效应晶体管器件的制备方法，其特征在于，所述鳍式场效应晶体管器件的制备方法包括：
在第二衬底（20a）上形成器件层（20），其中，所述器件层（20）包括多个场效应晶体管（21），所述场效应晶体管（21）包括：鳍（211）以及沿所述鳍（211）的延伸方向依次设置的源极（212）、第一间隔层（213）、栅极（214）、第二间隔层（215）和漏极（216），所述源极（212）和所述漏极（216）分别设于所述鳍（211）的两端，且分别与所述鳍（211）连接；
对第一衬底（10）和所述器件层（20）进行键合，使所述器件层（20）与所述第一衬底（10）固定连接；
对所述第二衬底（20a）进行减薄，保留所述器件层（20），使所述鳍（211）、所述源极（212）、所述栅极（214）和所述漏极（216）的侧面相互平齐，且均暴露于所述器件层（20）的外表面，其中，所述鳍（211）、所述源极（212）、所述栅极（214）和所述漏极（216）的暴露于所述器件层（20）的外表面的侧面用于进行电连接。
5.根据权利要求4所述的鳍式场效应晶体管器件的制备方法，其特征在于，所述在第二衬底（20a）上形成器件层（20），包括：
在所述第二衬底（20a）上形成所述鳍（211）、所述第一间隔层（213）、伪栅层（217）和所述第二间隔层（215），其中，所述鳍（211）沿其自身的延伸方向的两端分别暴露于所述第一间隔层（213）和所述第二间隔层（215）的外表面；
在所述鳍（211）沿其自身的延伸方向的一端形成源极（212），另一端形成漏极（216）；
在所述第一间隔层（213）背离所述第二间隔层（215）的一侧，和所述第二间隔层（215）背离所述第一间隔层（213）的一侧，分别设置第二介电层（218）；
去除所述伪栅层（217），以形成栅极沟槽（219）；
在所述栅极沟槽（219）中形成栅极（214）。
6.根据权利要求5所述的鳍式场效应晶体管器件的制备方法，其特征在于，所述在所述第二衬底（20a）上形成所述鳍（211）、所述第一间隔层（213）、伪栅层（217）和所述第二间隔层（215），包括：
在所述第二衬底（20a）上形成鳍（211）；
在相邻的鳍（211）之间形成隔离结构（2110），其中，所述隔离结构（2110）的顶面低于所述鳍（211）的顶面；
在所述第二衬底（20a）的顶面沉积第三介电层（2111）；
在所述第三介电层（2111）上沉积伪栅层（217）；
在所述伪栅层（217）沿所述鳍（211）的延伸方向相背离的两侧分别形成第一间隔层（213）和第二间隔层（215）；
去除所述第三介电层（2111）未被所述第一间隔层（213）、所述伪栅层（217）和所述第二间隔层（215）覆盖的部位；
去除所述鳍（211）未被所述第一间隔层（213）、所述伪栅层（217）和所述第二间隔层（215）覆盖的顶部，以使所述鳍（211）的顶面，低于所述隔离结构（2110）的顶面。
7.根据权利要求4所述的鳍式场效应晶体管器件的制备方法，其特征在于，所述对第一衬底（10）和所述器件层（20）进行键合，使所述器件层（20）与所述第一衬底（10）固定连接，包括：
对所述第一衬底（10）的表面实施热氧化工艺，使所述第一衬底（10）的表面形成氧化层（11）；
对所述第一衬底（10）设有所述氧化层（11）的一侧和所述器件层（20）进行键合，使所述器件层（20）与所述氧化层（11）固定连接。
8.根据权利要求4所述的鳍式场效应晶体管器件的制备方法，其特征在于，在第二衬底（20a）上形成器件层（20）之前，所述制备方法还包括：
向所述第二衬底（20a）的目标深度处进行离子注入，以在所述第二衬底（20a）内形成离子注入层（20b）。
9.根据权利要求8所述的鳍式场效应晶体管器件的制备方法，其特征在于，所述对所述第二衬底（20a）进行减薄，保留所述器件层（20），使所述鳍（211）、所述源极（212）、所述栅极（214）和所述漏极（216）的侧面，均暴露于所述器件层（20）的外表面，包括：
从所述离子注入层（20b）处，对所述第二衬底（20a）进行剥离；
对经剥离处理后的所述第二衬底（20a）进行减薄，保留所述器件层（20），使所述鳍（211）、所述源极（212）、所述栅极（214）和所述漏极（216）的侧面，均暴露于所述器件层（20）的外表面。
10.根据权利要求4所述的鳍式场效应晶体管器件的制备方法，其特征在于，在对所述第二衬底（20a）进行减薄之后，所述鳍式场效应晶体管器件的制备方法还包括：
在所述器件层（20）的侧面设置第一介电层（31），以使所述器件层（20）位于所述第一衬底（10）和所述第一介电层（31）之间；
在所述第一介电层（31）与所述源极（212）、所述栅极（214）和所述漏极（216）相对的部位，形成多个通孔（311）；
在各所述通孔（311）中设置连接电极（32），以使各所述连接电极（32）分别与所述源极（212）、所述栅极（214）和所述漏极（216）对应连接。
CN202510653405.3A 2025-05-20 2025-05-20 鳍式场效应晶体管器件及其制备方法 Active CN120603319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202510653405.3A CN120603319B (zh) 2025-05-20 2025-05-20 鳍式场效应晶体管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202510653405.3A CN120603319B (zh) 2025-05-20 2025-05-20 鳍式场效应晶体管器件及其制备方法

Publications (2)

Publication Number Publication Date
CN120603319A CN120603319A (zh) 2025-09-05
CN120603319B true CN120603319B (zh) 2026-01-06

Family

ID=96887830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202510653405.3A Active CN120603319B (zh) 2025-05-20 2025-05-20 鳍式场效应晶体管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN120603319B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701171A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106711217A (zh) * 2015-11-16 2017-05-24 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158638B (zh) * 2015-04-01 2019-03-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9773871B2 (en) * 2015-11-16 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701171A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106711217A (zh) * 2015-11-16 2017-05-24 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN120603319A (zh) 2025-09-05

Similar Documents

Publication Publication Date Title
CN106252410B (zh) 包括具有间隙或空隙的栅极间隔件的器件及其形成方法
TWI571918B (zh) 半導體結構及其形成方法
KR101718231B1 (ko) Fet를 형성하는 방법
TW202117859A (zh) 半導體裝置
TW202145445A (zh) 形成半導體電晶體元件之方法與半導體元件
TWI740869B (zh) 鰭式場效應電晶體及其製造方法
TWI743531B (zh) 半導體裝置及其製造方法
TW201351565A (zh) 半導體裝置及其製造方法
TW201604941A (zh) 半導體裝置與其形成方法及鰭狀場效電晶體裝置
CN113658952A (zh) 集成电路结构及其制造方法
KR20180034012A (ko) 반도체 장치 및 이의 제조 방법
TWI697985B (zh) 半導體裝置及其製造方法
KR20170139781A (ko) 반도체 장치 제조 방법
US12283594B2 (en) Stacked device structures and methods for forming the same
TW202240669A (zh) 半導體裝置的製造方法
KR20220127118A (ko) 반도체 디바이스 및 그 형성 방법
TWI727053B (zh) 半導體裝置結構之製造方法及半導體裝置結構
CN107026088B (zh) 半导体器件的制造方法
TWI863544B (zh) 半導體裝置及其製造方法
CN112750824A (zh) 半导体装置
TW202303902A (zh) 積體電路結構
CN120603319B (zh) 鳍式场效应晶体管器件及其制备方法
TWI808729B (zh) 半導體裝置的形成方法
TWI832210B (zh) 半導體結構及其形成方法
TWI768670B (zh) 互連結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant