CN120389701A - 具有内部蚀穿的振子晶体结构及其形成的振子晶体的晶圆级封装结构 - Google Patents

Abstract

本发明公开一种具有内部蚀穿的振子晶体结构及其所形成的振子晶体的晶圆级封装结构，晶圆级封装结构包括一封装底座、一振子晶体以及一上盖体。该振子晶体的内部结构中形成有蚀穿区域，其自振子晶体的上、下表面之间形成贯穿，通过该蚀穿区域使晶片主振区与邻近的晶片结构形成断开。封装底座具有一上平面，上盖体具有一下平面，所述的振子晶体设置于所述上、下平面之间，并与封装底座与上盖体之间形成密封的上、下凹槽。通过上、下封装环分别环设于振子晶体周围，完成密封所述的振子晶体。本发明通过在振子晶体结构中形成有内部蚀穿，可降低封装后频率的偏移量，并具有较佳的阻抗与元件特性。

Description

具有内部蚀穿的振子晶体结构及其形成的振子晶体的晶圆级 封装结构

技术领域

本发明是有关于一种振子晶体的晶圆级封装结构，特别是一种振子晶体结构中形成有贯穿其上、下表面的蚀穿区域设计的晶圆级封装结构。

背景技术

随着系统整合的趋势，于现今各式电子系统中皆设有时脉元件，而将时脉元件融合感测元件整合至电子系统中，则为迄今半导体封装技术的其中一项主流。基于利用石英晶体压电元件作为振荡器，是目前精确性与稳定性最佳的一种选择，故现今所采取的作法多是将时脉元件由石英晶体所提供。根据国际电工委员会(IEC)将石英晶体压电元件振荡器分为四类：石英时脉晶体振荡器(simple package crystal oscillator,SPXO)、电压控制石英晶体振荡器(voltage controlled crystal oscillator,VCXO)、温度补偿石英晶体振荡器(temperature compensated crystal oscillator,TCXO)、以及恒温槽控制石英晶体振荡器(oven controlled crystal oscillator,OCXO)，而随着电子产业的蓬勃发展，电子产品趋向多功能、高性能、以及轻巧化的研发方向，现有的封装技术为了满足半导体芯片高积集度以及微型化的封装要求，以往的封装技术已不敷使用。

一般而言，随着半导体压电装置的微型化，现有技术主要是利用将石英晶体与集成电路分别以陶瓷材料的封装体进行封装后，再接续执行后续电气连接的动作，而其中，考虑到封装材料因受热熔融而可能造成元件的短路，或是石英晶体下倾导致接触下底座的问题产生，现有的封装结构多会在其封装结构的下底座表面开设有凹槽(cavity)，并利用所述的凹槽容设石英晶体。然而，因为凹槽空间的局限，以及下底座的制程能力的限制，将使得压电元件制程中必要的电性单元的接触面积变得非常地狭小，进而造成压电元件在测试制程有难以进行测试的困境，而产生测试上良率不佳的缺失。

除此之外，已知现有的晶圆级封装技术，其一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(singulation)制成单颗组件。其中，重新分配(redistribution)与导电凸块(bumping)的制程技术为其信号输入输出绕线(wiring)布局的一般选择。基于晶圆级封装技术具有较小封装尺寸与较佳电性表现的优势，目前多用于主诉于产品需求轻薄短小的消费性IC的封装应用上。而随着电子产品朝向轻、薄、短、小的目标与使用者的需求越来越高，电子封装结构体内部各元件的尺寸也随之缩减。为了大幅减少传统二维式封装技术所造成的缺点与限制，近年来，封装产业界与研究单位均积极投入心力于三维式封装技术的发展。而在三维式封装领域中，直通硅晶穿孔(ThroughSilicon Via，TSV)技术可有效提供晶片间在厚度方向的电性连接，进而缩短其传输距离，成为该领域中较为突出且重视的一项技术。然而几何尺寸的缩小造成结构中材料间的热膨胀系数不匹配，导致在温度负载下造成的散热问题、以及封装体结构中产生有热应力集中等现象，仍是目前所面临且需要克服的问题。

缘此，考虑到上述所列的诸多问题点，极需要采纳多方面的考虑。故，本发明的发明人有感于上述缺失的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究之，并配合学理的运用，而提出一种设计新颖且有效改善上述缺失的本发明，其提供一种新颖的振子晶体结构，及其所形成的晶圆级封装结构，其具体的架构及实施方式将详述于下。

发明内容

为解决现有技术存在的问题，本发明的一目的是在于提供一种具有内部蚀穿的振子晶体结构及其形成的振子晶体的晶圆级封装结构，改良后的振子晶体结构，为一种在振子晶体结构中形成有内部蚀穿的新型振子晶体结构。

本发明提供一种具有内部蚀穿的振子晶体结构，其包括一晶片主振区、相邻设置于该晶片主振区的一侧的第一邻近区、以及相对于该第一邻近区，相邻设置于该晶片主振区的另一侧的第二邻近区。其中，晶片主振区具有一上表面，同时具有相对于该上表面的一下表面。第一邻近区与第二邻近区的最大厚度大于该晶片主振区的晶片厚度，使该第一邻近区与该第二邻近区的一上顶面与该晶片主振区的上表面之间形成有一上凹槽，同时，该第一邻近区与该第二邻近区的一下底面与该晶片主振区的下表面之间形成有一下凹槽。

至少一蚀穿区域形成于所述的晶片主振区与其相邻的该第一邻近区或该第二邻近区之间，使所述的晶片主振区与位于其两侧的该第一邻近区或该第二邻近区形成断开(separate)。

根据本发明，所述的蚀穿区域例如可通过采用一干式蚀刻制程(dry etchingprocess)或是一湿式蚀刻制程(wet etching process)所形成。

其中，具体而言，根据本发明的一实施例，所述的一蚀穿区域为可选地形成于该晶片主振区与该第一邻近区之间，从而间隔该晶片主振区与该第一邻近区。

抑或是，根据本发明的另一实施例，所述的一蚀穿区域亦可选地形成于该晶片主振区与另一侧的第二邻近区之间，从而间隔该晶片主振区与该第二邻近区。

又或者是，根据本发明的再一实施例，则本发明所提供的振子晶体结构中所形成的内部蚀穿区域亦可选地同时形成于晶片主振区与第一邻近区之间，以及形成于晶片主振区与第二邻近区之间，从而使得该晶片主振区同时与该第一邻近区以及该第二邻近区形成间隔。

就实务上而言，本发明所形成的蚀穿区域为自振子晶体结构的晶片主振区的上表面延伸至其下表面形成，从而在振子晶体结构的上表面至下表面之间形成贯穿(penetrate)。并且，根据本发明的可行实施例，具体地，该蚀穿区域的蚀穿宽度可进行选择性地调整，举例来说，在一实施例中，当该蚀穿区域设计具有一第一蚀穿宽度时，使该第一邻近区或该第二邻近区在靠近该晶片主振区的一侧具有一突出部。另一方面而言，当该蚀穿区域设计具有一第二蚀穿宽度时，则可使该第一邻近区或该第二邻近区在靠近该晶片主振区的一侧呈笔直状态，则所述的第二蚀穿宽度的宽度大于该第一蚀穿宽度的宽度，使所形成的蚀穿区域具有可调整的蚀穿宽度，也就是第一邻近区或第二邻近区在靠近晶片主振区的一侧可选择性地具有不同的边界(edge)形状，例如：具有突出部、呈现笔直、甚或是形成内凹结构等等。然而，值得提醒的是，本发明当然并不以此等实施态样为限。在本发明其他可行的实施例中，振子晶体结构中所形成的蚀穿区域亦可选地具有较窄的蚀穿宽度，有鉴于此，综上所述，值得提醒的是，根据本发明上述所提供的实施例及其可选的替代实施态样，本发明并不以所揭的实施态样为其限制。换句话说，对于本领域的技术人员和对本发明具有通常知识和技术背景的人士而言，在不同的结构配置需求下进行修改或修饰而不脱离本发明的范围的，其经修饰后的实施例及/或振子晶体结构的实施方式仍应落入本发明的权利要求范围内。

除此之外，本发明同时公开一种创新的振子晶体的晶圆级封装结构，此种新颖的晶圆级封装(Wafer-Level-Package，WLP)结构，其发明意旨，在于可采用平面设计的封装底座与上盖体，完成封装所述的振子晶体结构，有效避免现有技术在下底座的制程能力所遭遇到的限制，同时解决其压电材料的电性单元与下底座接触面积过于狭小，进而难以进行测试的问题。根据本发明，此种新颖的晶圆级封装结构系包括：一封装底座、一上盖体以及一振子晶体。所述的封装底座具有一上平面，上盖体具有一下平面，振子晶体设置于所述的封装底座及上盖体之间，且该振子晶体分别接触所述封装底座的该上平面与所述上盖体的该下平面。所述的振子晶体具有一晶片主振区，该晶片主振区具有一上表面以及相对于该上表面的一下表面；一第一邻近区，相邻设置于该晶片主振区的一侧；以及一第二邻近区，相对于该第一邻近区，该第二邻近区相邻设置于该晶片主振区的另一侧。其中，所述的第一邻近区与第二邻近区的最大厚度大于该晶片主振区的晶片厚度，使所述的第一邻近区与第二邻近区的上顶面与晶片主振区的上表面之间形成一上凹槽，所述的第一邻近区与第二邻近区的下底面与晶片主振区的下表面之间形成一下凹槽，并且，至少一蚀穿区域形成于该晶片主振区与其相邻的该第一邻近区或该第二邻近区之间，使该晶片主振区与位于其两侧的该第一邻近区或该第二邻近区形成断开。同时，该晶片主振区的上表面与该上盖体的下平面之间形成密封的该上凹槽，该晶片主振区的下表面与该封装底座的上平面之间形成密封的该下凹槽，从而完成封装所述的振子晶体。

具体而言，根据本发明的实施例，则上盖体的下平面与振子晶体之间更可形成有一上封装环(upper seal ring)，封装底座的上平面与振子晶体之间亦可形成有一下封装环(lower seal ring)，所述的上封装环与下封装环分别环设于振子晶体的周围，以使上盖体与封装底座进一步地通过该上封装环与该下封装环完成密封该振子晶体。

详细来说，所述的上封装环是形成于上盖体的下平面与振子晶体的第一邻近区与第二邻近区的上顶面之间，所述的下封装环是形成于封装底座的上平面与振子晶体的第一邻近区与第二邻近区的下底面之间，并且，所述的上封装环与下封装环分别环设于该振子晶体的晶片主振区的周围。

其中，所述的上封装环与下封装环中分别包含有两个界面金属层与一接合金属层，上封装环内的界面金属层分别连接振子晶体的上顶面及上盖体的下平面，下封装环内的界面金属层分别连接振子晶体的下底面及封装底座的上平面，每一界面金属层与接合金属层之间形成有一扩散阻挡层，此扩散阻挡层例如可由钌、钛或其合金、有机聚合物或氧化物的材质之一所构成。

举例来说，界面金属层的材质例如可为铬(Cr)，接合金属层的材质例如可为金(Au)、锡(Sn)或其合金(Au-Sn alloy)。

本发明的另一目的是在于提供一种振子晶体的晶圆级封装结构，并于其封装环的界面金属层与接合金属层之间设有前述的扩散阻挡层(diffusion barrier layer)，材质为钌(Ru)、钛(Ti)或其合金(Ru-Ti alloy)、有机聚合物或氧化物，以避免接合金属之间的界面扩散(interface diffusion)问题。

再者，本发明的再一目的是在于控制其上盖体、振荡器晶体与封装底座三者的热膨胀系数(thermal expansion coefficient)接近或一致，以实现封装结构热应力设计的最佳化。举例来说，在本发明的一较佳实施例中，为求封装结构应力强度的最佳化，根据本发明的一实施例，其通过选用相近热膨胀系数的上盖体与封装底座，进一步防止气密封装时的热应力问题。举例来说，本发明所选用上盖体与封装底座的热膨胀系数例如可介于2*10^-7/K至9*10^-7/K之间。更甚者，在本发明的一实施例中，则本发明所提供的振子晶体的晶圆级封装结构，其中，所述的上盖体、振子晶体与封装底座皆可同时选择为石英材质，以实现封装结构应力强度的最佳化。

更进一步而言，本发明更可进一步结合石英导通孔(Through Quartz via，TQV)技术，形成至少一金属导通孔，利用金属导通孔贯穿晶圆基底的电气连结或电极，以提供制程晶片间高密度的连线，并为前段制程的晶圆制造与后段制程的封装技术之间提供更优化的整合技术。举例来说，根据本发明的一种可行的实施例，本发明所提供的振子晶体的上表面与下表面可分别形成有一上激振电极与一下激振电极，其分别设置于所述的密封的上凹槽与密封的下凹槽中，一底部金属层形成于封装底座的下平面，至少一贯穿孔穿设所述的封装底座，以使该底部金属层可向上延伸填充该至少一贯穿孔以形成至少一金属导通柱，并与该上激振电极、该下激振电极以及该底部金属层电性连接，以提供信号的输入与输出。在一实施例中，该底部金属层的材质例如可选用为铜(copper)。通过上述的结构配置，本发明实现一种振子晶体的晶圆级封装结构的有效电气连结。

有鉴于此，综上所述，基于本发明所提供的技术方案，可以显见本发明是经过确实且精密的设计，而公开了一种亟具创新与改良的振子晶体结构及其所形成的振子晶体的晶圆级封装结构。此种改良的振子晶体结构其结构内部具有至少一蚀穿区域，并通过该蚀穿区域使晶片主振区与邻近的晶片结构形成断开。本发明通过在振子晶体结构中形成有内部蚀穿，可降低封装后频率的偏移量，并具有较佳的阻抗与元件特性。有鉴于此，显而易见的是，通过采用本发明所公开的振子晶体及其封装体结构，能够显见，本发明是具有诸多优势，因此，可以确信的是，本发明所公开的技术方案为有益的，并且，与现有技术相比，亦极其利于改良其现有缺失。

以下，本发明进一步通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1为根据本发明一第一实施例具有内部蚀穿的振子晶体结构的剖面示意图。

图2为根据本发明一第二实施例具有内部蚀穿的振子晶体结构的剖面示意图。

图3为根据本发明一第三实施例具有内部蚀穿的振子晶体结构的剖面示意图。

图4为根据本发明图1所示的振子晶体进行其晶圆级封装结构的剖面示意图。

图5为根据本发明一实施例的上封装环的剖面示意图。

图6为根据本发明一实施例的下封装环的剖面示意图。

图7为根据本发明图2所示的振子晶体进行其晶圆级封装结构的剖面示意图。

图8为根据本发明图3所示的振子晶体进行其晶圆级封装结构的剖面示意图。

附图标记说明：10-封装底座；11-振子晶体；12-振子晶体；13-振子晶体；14A、14B蚀穿区域；24-上激振电极；26-下激振电极；28-底部金属层；30-上盖体；42-上封装环；44-下封装环；71-上凹槽；72-下凹槽；210-晶片主振区；211-第一邻近区；212-第二邻近区；311-上表面；312-下表面；402-界面金属层；404-接合金属层；406-扩散阻挡层；411-上顶面；412-下底面；616-晶圆级封装结构；717-晶圆级封装结构；818-晶圆级封装结构；D12-最大厚度；D10-晶片厚度；W1、W2、W2’、W3-蚀穿宽度；P1、P2、P2’-突出部。

具体实施方式

以上有关于本发明的内容说明，与以下的实施方式是用以示范与解释本发明的精神与原理，并且提供本发明的权利要求书更进一步的解释。请详细参考本发明的优选实施例，其示例在附图图式中示出。并且，在可能的情况下，在本发明附图和描述中会使用相同的附图标记来指代相同或相似的元件。应当理解的是，在附图中，为了清楚和方便，本发明可能针对形状和厚度进行放大，未具体示出或描述的元件可以采用本领域技术人员所公知的各种形式。一旦被本发明告知，该等替代和修改示性例对于本领域技术人员来说将是显而易见的。

为说明本发明的技术内容和特征，并使本领域一般技术人员能够理解、制作和使用本发明，以下本发明通过诸多实施例举例说明。然而，需要注意的是，该等实施例并不用于限制本发明的涵盖范围。因此，凡是依据本发明的精神所作的均等修改或变化，均应包含在本发明的保护范围之内。

除非另有说明，否则一些条件句或词，例如“可以”或“可能”通常用以试图表达本发明的实施例“具有”，但也可以解释为不需要的特征、元件或者步骤。在其他的实施例中，可能可以不需要这些特征、元件或步骤。

在本发明的说明书实施方式中，对于“一个实施例”或“在一个实施例中”的引用，意味着结合该实施例所描述的特定特征、结构或特性被包括在至少一个实施例中。因此，在本发明的说明书的各个地方出现的“一个实施例”或“在一个实施例中”不一定都指代相同的实施例。

在本发明的实施方式和权利要求中，会使用特定用字来指代特定的元件。本领域的一般技术人员应当理解的是，同一个元件可以被称作有不同的名称。本发明不针对名称不同但功能相同的元件进行区分。在本发明说明书和权利要求中，“包括”是以开放式方式使用，因此应解释为“包括但不限于”。“耦合于”旨在涵盖任何间接或直接的连接。换言之，如果本发明中提供一第一装置耦合于一第二装置，则代表该第一装置可以通过电性连接、无线通讯、光通讯或其他有/无的信号连接，以直接或间接地通过其他中间设备或连接方式而连接到第二设备。

本发明通过以下的实施例提供具体的描述，而这些实施例仅作为示性例。本领域一般技术人员可轻易地在保留本发明教示思想的同时，针对装置和方法等进行适当的修改和变化。因此，以下本发明所公开的内容应被解释为仅受所附权利要求的界限的限制。在整个专利申请和权利要求中，除清楚描述的内容外，“一个”和“该”的含义包括元件或组件的“一个或至少一个”。并且，在整个专利申请和权利要求中，除了根据上下文可以明显排除多个之外，单数还包含对多个元件或组件的描述。在整个说明书和权利要求书中，除非内容明确规定了某些用字的含义，否则该用字“其中”的含义包含“在…之中”，或者“在…之上”。一般而言，在本发明权利要求和说明书中使用的每个术语的含义均指本领域一般技术人员已知的通常含义，除非有另外注释该含义。一些用于描述本发明的术语，并可以指导本领域人士理解本发明的用语将可被讨论。本发明说明书中的每一个示性例皆不能用来限制本发明的保护范围。

“基本上”、“大约”、“近似于”和“大概”等用字，可以指代在给定一值或范围的20％以内的数值，较佳地，在10％以内。除此之外，本发明所提供的数量或数字可以是近似值，如果没有特别说明，则可以以上述用字来描述。当一个量、密度或其他参数包括一指定范围、优选范围或列出的理想值时，它们的值可以视为该给定范围内的任何数字。

承如本发明于现有技术段落中所述，为了能够有效地针对振子晶体制作出具有元件特性较佳的晶圆级封装结构，同时维持制程相对的低复杂度(complexity)，本发明有鉴于此等缺失的待改良，并旨在解决这些现有的问题，遂提出一种兼具新颖性与创造性的振子晶体结构，本发明所公开经改良后的一种振子晶体结构，其技术特点在于在振子晶体内部形成有至少一蚀穿区域，并经模拟分析，在形成有内部蚀穿区域的振子晶体中，可具有较佳的内部热应力，进而可降低其元件封装后的频率偏移量。有关于本发明所提供的振子晶体结构及其所形成的振子晶体的晶圆级封装结构的具体架构，本发明将通过以下章节中所描述的多个变化实施例来提供相关的详细说明以供参考。

首先，请参考图1所示，其公开本发明一第一实施例具有内部蚀穿的振子晶体结构的剖面示意图，如图1所示，振子晶体11的晶片结构主要包括：一晶片主振区210、一第一邻近区211以及一第二邻近区212。其中，晶片主振区210具有一上表面311以及相对于该上表面311的一下表面312。第一邻近区211相邻设置于晶片主振区210的一侧，第二邻近区212相对于第一邻近区211，第二邻近区212相邻设置于晶片主振区210的另一侧。如图1所示，第一邻近区211与第二邻近区212具有一上顶面411与一下底面412，由该上顶面411与下底面412之间定义出该第一邻近区211与第二邻近区212的一最大厚度D12，从图1可以明显看出，第一邻近区211与第二邻近区212的最大厚度D12大于该晶片主振区210的晶片厚度D10，从而使得第一邻近区211与第二邻近区212的上顶面411与晶片主振区210的上表面311之间形成有一上凹槽71，同时，第一邻近区211与第二邻近区212的下底面412与晶片主振区210的下表面312之间形成有一下凹槽72。并且，一蚀穿区域14A形成于晶片主振区210与其相邻的第一邻近区211之间，使得晶片主振区210与其相邻的第一邻近区211形成断开，从而通过该蚀穿区域14A间隔晶片主振区210与第一邻近区211。

同样地，蚀穿区域14B形成于晶片主振区210与其相邻的第二邻近区212之间，使得晶片主振区210与其相邻的第二邻近区212形成断开，从而通过该蚀穿区域14B间隔晶片主振区210与第二邻近区212。在本发明第一实施例中所示意的振子晶体11，其是以振子晶体内部同时形成有两个蚀穿区域14A、14B作为解释本发明技术思想的一示性例，以进行说明，然而本发明并不以此为限。振子晶体内可选择性地配置有一个或一个以上的蚀穿区域，本发明并不以所形成的蚀穿区域的数量，或其设置位置为其限制。本发明所属技术领域并具备通常知识的从业人员，可视其实际设计规格及需求，针对振子晶体内部所形成的蚀穿区域的数量、宽度与设置位置进行适当的修饰与选用，也就是说，任何基于本发明精神所进行的修改或变化仍应落入本发明的发明范畴内，使本发明涵盖其修改例及其均等实施例。

具体来看，本发明所设计形成的蚀穿区域14A、14B是自振子晶体11的上表面311延伸至其下表面312而形成，从而在其上表面311至下表面312之间形成贯穿。一般来说，这样的蚀穿区域14A、14B例如可通过采用一干式蚀刻制程或一湿式蚀刻制程所形成。除此之外，本发明所设计采用的蚀穿区域14A、14B，其蚀穿区域的蚀穿宽度可选择性地进行调整，以图1所示的实施例为例，当蚀穿区域14A、14B分别具有一第一蚀穿宽度W1、W2时，其第一邻近区211与第二邻近区212在靠近晶片主振区210的一侧具有一突出部P1、P2。而这样的蚀穿宽度是可以进行调整的，请参阅图2所示，其公开本发明第二实施例具有内部蚀穿的振子晶体结构的剖面示意图，如图2所示，与前一实施例相同的是，振子晶体12包括：晶片主振区210、第一邻近区211、第二邻近区212、上凹槽71、下凹槽72以及两个蚀穿区域14A、14B，本发明在此不再重复赘述。然而，与前一实施例不同的是，在本发明的第二实施例中，蚀穿区域14B可具有略宽于前述蚀穿宽度W2的另一蚀穿宽度W2’，则在此情况之下，相较于第一实施例(图1)的突出部P2，第二实施例中的第二邻近区212的突出部P2’会略为缩短并具有较浅的突出宽度。

又更进一步来看，本发明的图3更进一步地公开本发明一第三实施例具有内部蚀穿的振子晶体结构的剖面示意图，与前面第一、第二实施例相同的是，图3所示的振子晶体13包括：晶片主振区210、第一邻近区211、第二邻近区212、上凹槽71、下凹槽72以及两个蚀穿区域14A、14B。然而，在此第三实施例中，蚀穿区域14B可更进一步地具有更宽的蚀穿宽度W3，使得第二邻近区212在靠近晶片主振区210的一侧已呈现一笔直状态(无突出部的产生)，则同样地可用以实现本发明的发明功效。本发明是以上述三个实施态样充分说明本发明可设置蚀穿区域的各种变化例，为能够理解本发明说明书中的每一个示性例皆不能用以限制本发明的保护范围，大抵而言，本发明是通过在振子晶体的结构中形成有内部蚀穿的区域，来针对振子晶体的晶片结构进行改良，同时，在以下的段落中，本发明进一步地针对这样改良后的振子晶体结构进行其晶圆级封装结构的说明及阐述，并且，经模拟分析与后续封装结构在进行频率量测时，皆提供有相关数据佐证，证实本发明所提供的技术方案为有效，并可解决现有技术在晶圆级振子晶体封装结构上所遭遇的热应力、频率偏移等问题，从而实现较佳的元件特性。

首先，请参阅图4所示，其为本发明依据图1所示的振子晶体进行其晶圆级封装(WLP)结构的剖面示意图，此种振子晶体的晶圆级封装结构616，包括：一封装底座(bottomlayer)10、一上盖体(Capping layer)30以及前述第一实施例的振子晶体(oscillatorcrystal)11，以通过所设置的封装底座10与上盖体30完成封装所述的振子晶体11。根据本发明的实施例，此振子晶体11例如可以是一种温度稳定切角(AT-cut)的石英晶体振子、音叉型石英晶体振子等石英晶体振子或其他机械共振型式振子。

根据本发明的实施例，封装底座10具有一上平面，上盖体30具有一下平面，振子晶体11设置于所述的封装底座10及上盖体30之间，并且，振子晶体11分别接触该封装底座10的上平面与该上盖体30的下平面。承本发明第一实施例所言，振子晶体11的晶片结构主要包括有晶片主振区210、第一邻近区211、第二邻近区212以及形成于其内部的一个或一个以上的蚀穿区域14A、14B。请参阅图1所示，上凹槽71形成于第一邻近区211与第二邻近区212的上顶面411与晶片主振区210的上表面311之间，下凹槽72形成于第一邻近区211与第二邻近区212的下底面412与晶片主振区210的下表面312之间，因此，在进行封装时，晶片主振区210的上表面311可进一步地与该上盖体30的下平面之间形成密封的该上凹槽71，同时，晶片主振区210的下表面312可与封装底座10的上平面之间进一步形成密封的该下凹槽72，所述密封状态的内部环境例如可为真空或是充填氦气，从而利用上盖体30与封装底座10的直接焊接(direct bond)而使上盖体30与封装底座10通过上盖体30的下平面以及封装底座10的上平面完成密封所述的振子晶体11，实现封装该振子晶体11的晶圆级封装结构616。

一般而言，振子晶体11的上、下表面可分别形成有上、下电极，以作为激振电极，并通过导电凸块(bump)电性连接至封装底座10的金属焊垫(metal pad)，以此激振振子晶体11(容后详述)。在一实施例中，所述的导电凸块例如可为：金、铜、锡、银、铟或其合金之一构成的金属或是银粉颗粒与树脂等组成的导电胶材。

一上封装环42形成于所述的上盖体30的下平面与振子晶体11的上顶面411之间，一下封装环44形成于所述的封装底座10的上平面与振子晶体20的下底面412之间，上封装环42与下封装环44分别环设于该振子晶体11的晶片主振区210的周围，以使上盖体30与封装底座10通过该上封装环42与该下封装环44而完成密封所述的振子晶体11。由此，本发明同时利用上盖体30的上封装环42以及封装底座10的下封装环44，二者同时接合振子晶体11，以提供密封振子晶体11时更佳的气密性。同时，振子晶体11的上、下表面更可分别形成有上、下电极，即图示中的上激振电极24与下激振电极26，以此激振振子晶体11。换言之，在本发明图4所示的实施例中，本发明是利用上盖体30与封装底座10通过上封装环42与下封装环44而将振子晶体11作一气密封装，其内部环境例如可为真空或是充填氦气。

基于现有技术一美国专利公告第7,608,986号专利“石英晶体振荡器”(Quartzcrystal resonator)提出一种晶圆级封装形式，其主要将玻璃材质(blue plate glass)的上盖与下底座，与石英晶体通过阳极接合完成一三明治结构。然而，此一三明治结构由于基材与石英的热膨胀系数不同，因此当温度变化时会造成内部石英晶体产生热应力，进而使得其压电振荡频率将会随着温度而产生偏移的现象。因此，针对石英晶体晶片的切角以及其上盖和下底座材料的热膨胀系数，皆必须经过慎选，并且通过特殊的设计及考量，才有办法克服此困难点，然而，这亦在制作上和成本上都会大幅地增加成本及工时人力等需求。有鉴于此，基于前述现有技术所陈的诸多问题点，皆无法跳脱目前采用陶瓷基座封装的窘境，不仅产品成本高且货源不稳定，且三明治状的封装结构所导致的热应力问题，仍旧无法有效予以解决。故，本发明为求其结构应力强度的最佳化，其通过选用相近热膨胀系数的上盖体30与封装底座10，进一步防止气密封装时的热应力问题。详细而言，本发明所选用上盖体30与封装底座10的热膨胀系数例如可介于2*10^-7/K至9*10^-7/K之间。更甚者，在本发明的一实施例中，本发明所提供的振子晶体的晶圆级封装结构，其中，所述的上盖体30、振子晶体11与封装底座10的材质皆可同时选择为石英，以实现封装结构热应力的最佳化设计。

另一方面而言，振子晶体11的上激振电极24设置于密封的上凹槽71中，振子晶体11的下激振电极26设置于密封的下凹槽72中，一底部金属层28形成于所述封装底座10的一下平面，本发明可进一步地通过设置至少一贯穿孔穿设该封装底座10，以使底部金属层28可向上延伸填充贯穿孔并形成至少一金属导通柱，从而与该上激振电极24、该下激振电极26以及该底部金属层28完成电性连接，以提供晶圆级封装结构616的信号的输入与输出(I/O)。就实务上而言，本发明在一实施例中所设置的底部金属层28的材质例如可选用为金属铜。

其中，针对上封装环42与下封装环44的选择设置，请参照图5与图6所示，其分别公开有本发明实施例的上封装环42以及下封装环44的剖面示意图。基于本发明的又一目的在于为了避免金属间产生有界面扩散的问题，因此，如图5所绘制，上封装环42包括两个界面金属层402与一接合金属层404，其中，两个界面金属层402分别连接上盖体30与振子晶体11，并且，每一界面金属层402与接合金属层404之间更具有一扩散阻挡层406，此扩散阻挡层406例如可由钌(Ru)、钛(Ti)或其合金、有机聚合物或氧化物的材质之一所构成。同样地，如图6所示，下封装环44包括两个界面金属层402与一接合金属层404，其中，两个界面金属层402分别连接封装底座10与振子晶体11，并且，每一界面金属层402与接合金属层404之间更具有一扩散阻挡层406，此扩散阻挡层406例如可由钌(Ru)、钛(Ti)或其合金、有机聚合物或氧化物的材质之一所构成。本发明可通过这样界面金属层402、接合金属层404与扩散阻挡层406的结构配置关系，有效阻绝封装环42、44中产生有界面扩散的问题。

具体而言，根据本发明的实施例，其中，所述界面金属层402的材质为铬(Cr)，其厚度例如可为10纳米；接合金属层404的材质为金(Au)、锡(Sn)或其合金，其厚度例如可为30至70纳米，而介于其中的扩散阻挡层406的厚度例如可为10纳米。熟习本领域的技术人士当可根据其实际生产产品的需求自行调整之，然而本发明并不以此实施态样为限。

图7公开本发明依据图2所示的振子晶体进行其晶圆级封装(WLP)结构的剖面示意图，此种振子晶体的晶圆级封装结构717，包括：封装底座10、上盖体30、以及前述第二实施例的振子晶体12，以通过所设置的封装底座10与上盖体30完成封装所述的振子晶体12。图8公开本发明依据图3所示的振子晶体进行其晶圆级封装(WLP)结构的剖面示意图，此种振子晶体的晶圆级封装结构818，包括：封装底座10、上盖体30以及前述第三实施例的振子晶体13，以通过所设置的封装底座10与上盖体30完成封装所述的振子晶体13。缘此，根据本发明所教示的技术思想，本领域具通常知识的一般技术人员当可在其实际实施层面上自行变化其设计，而皆属于本发明的涵盖范围。本发明在前述段落中所列举出的数个示性例，其目的是为了善加解释本发明主要的技术特征，而使本领域人员可理解并据以实施之，然而本发明当不以该些示性例为限。

综上所述，有鉴于本发明所揭的诸多实施例，经热应力模拟分析可得其晶圆级封装结构的内部热应力分布，可由传统的10.99MPa有效降低至2.41MPa，显示在振子晶体内部形成有蚀穿区域的结构可具有较佳的内部热应力分布。同时，本发明亦提供下表(一)，其为针对现有技术振子晶体的封装结构与本发明具有内部蚀穿的振子晶体所形成的封装结构进行76.8M频率量测的比较分析。

表(一)

由表(一)亦可证实本发明所提供的技术方案，在振子晶体内部形成有蚀穿区域的结构可具有较佳的元件特性，包含：较低的阻抗与较佳的Q值。同时，针对本发明所形成的晶圆级封装结构，在进行频率量测时，也可显著地减少因外力所造成的应力传递所导致的频率偏移问题。

是以，鉴于以上所述，可明显观之，本发明所提供的一种具有内部蚀穿的振子晶体结构及其所形成的晶圆级封装结构，跳脱现有技术必须在封装结构的底座表面开设有凹槽因而在制程上受到局限的问题，同时，本发明更改良现有技术仅能采用陶瓷基座封装的窘境(包括产品成本高且货源不稳定等)，并通过选用同材质的上盖体、振荡器晶体与封装底座，改善三明治封装结构所导致的热应力问题。相较于现有技术，本发明通过在振子晶体内部形成有蚀穿区域的结构，可具有较佳的产品元件特性，更通过在封装环中设计有扩散阻挡层，避免传统技术中界面扩散的缺失。缘此，综上所述，显见本发明所提供的振子晶体的晶圆级封装结构，确实具有极佳的产业利用性及竞争力。同时，验证本发明所提供的技术特征、方法手段与达成的功效显著地不同于现行方案，实非为熟悉该项技术者能轻易完成。

以上所述的实施例仅为说明本发明的技术思想及特点，其目的在于使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以的限定本发明的涵盖范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的保护范围内。

Claims (28)

1.一种具有内部蚀穿的振子晶体结构，其特征在于，包括：

一晶片主振区，该晶片主振区具有一上表面以及相对于该上表面的一下表面；

一第一邻近区，相邻设置于该晶片主振区的一侧；以及

一第二邻近区，相对于该第一邻近区，该第二邻近区相邻设置于该晶片主振区的另一侧；

其中，该第一邻近区与该第二邻近区的最大厚度大于该晶片主振区的晶片厚度，使该第一邻近区与该第二邻近区的一上顶面与该晶片主振区的该上表面之间形成一上凹槽，该第一邻近区与该第二邻近区的一下底面与该晶片主振区的该下表面之间形成一下凹槽，并且，至少一蚀穿区域形成于该晶片主振区与其相邻的该第一邻近区或该第二邻近区之间，使该晶片主振区与位于其两侧的该第一邻近区或该第二邻近区形成断开。

2.如权利要求1所述的具有内部蚀穿的振子晶体结构，其特征在于，一该蚀穿区域形成于该晶片主振区与该第一邻近区之间，从而间隔该晶片主振区与该第一邻近区。

3.如权利要求1所述的具有内部蚀穿的振子晶体结构，其特征在于，一该蚀穿区域形成于该晶片主振区与该第二邻近区之间，从而间隔该晶片主振区与该第二邻近区。

4.如权利要求1所述的具有内部蚀穿的振子晶体结构，其特征在于，还包括两个该蚀穿区域，其中，一个该蚀穿区域形成于该晶片主振区与该第一邻近区之间，另一个该蚀穿区域形成于该晶片主振区与该第二邻近区之间，使得该晶片主振区同时与该第一邻近区以及第二邻近区形成间隔。

5.如权利要求1所述的具有内部蚀穿的振子晶体结构，其特征在于，该至少一蚀穿区域自该晶片主振区的该上表面延伸至该晶片主振区的该下表面形成，从而在该上表面至该下表面之间形成贯穿。

6.如权利要求1所述的具有内部蚀穿的振子晶体结构，其特征在于，该至少一蚀穿区域的蚀穿宽度为可选择性地调整，当该至少一蚀穿区域具有一第一蚀穿宽度时，该第一邻近区或该第二邻近区在靠近该晶片主振区的一侧具有一突出部。

7.如权利要求6所述的具有内部蚀穿的振子晶体结构，其特征在于，该至少一蚀穿区域的蚀穿宽度为可选择性地调整，当该至少一蚀穿区域具有一第二蚀穿宽度时，该第一邻近区或该第二邻近区在靠近该晶片主振区的一侧呈笔直状态。

8.如权利要求7所述的具有内部蚀穿的振子晶体结构，其特征在于，该第二蚀穿宽度大于该第一蚀穿宽度。

9.如权利要求1所述的具有内部蚀穿的振子晶体结构，其特征在于，该至少一蚀穿区域是通过一干式蚀刻制程或一湿式蚀刻制程所形成。

10.如权利要求1所述的具有内部蚀穿的振子晶体结构，其特征在于，该具有内部蚀穿的振子晶体结构的材质为石英。

11.一种振子晶体的晶圆级封装结构，其特征在于，包括：

一封装底座，该封装底座具有一上平面；

一上盖体，该上盖体具有一下平面；以及

一振子晶体，该振子晶体设置于该封装底座及该上盖体之间，且该振子晶体分别接触该封装底座的该上平面与该上盖体的该下平面，其中，该振子晶体包括：

一晶片主振区，该晶片主振区具有一上表面以及相对于该上表面的一下表面；

一第一邻近区，相邻设置于该晶片主振区的一侧；以及

一第二邻近区，相对于该第一邻近区，该第二邻近区相邻设置于该晶片主振区的另一侧；

其中，该第一邻近区与该第二邻近区的最大厚度大于该晶片主振区的晶片厚度，使该第一邻近区与该第二邻近区的一上顶面与该晶片主振区的该上表面之间形成一上凹槽，该第一邻近区与该第二邻近区的一下底面与该晶片主振区的该下表面之间形成一下凹槽，至少一蚀穿区域形成于该晶片主振区与其相邻的该第一邻近区或该第二邻近区之间，使该晶片主振区与位于其两侧的该第一邻近区或该第二邻近区形成断开，并且，该晶片主振区的该上表面与该上盖体的该下平面之间形成密封的该上凹槽，该晶片主振区的该下表面与该封装底座的该上平面之间形成密封的该下凹槽，从而完成封装该振子晶体。

12.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，还包括：

一上封装环，其形成于该上盖体的该下平面与该振子晶体的该第一邻近区与该第二邻近区的该上顶面之间；以及

一下封装环，其形成于该封装底座的该上平面与该振子晶体的该第一邻近区与该第二邻近区的该下底面之间；

并且，该上封装环与该下封装环分别环设于该振子晶体的该晶片主振区周围，从而使得该上盖体与该封装底座通过该上封装环与该下封装环完成密封该振子晶体。

13.如权利要求12所述的振子晶体的晶圆级封装结构，其特征在于，该上封装环包括两个界面金属层与一接合金属层，该两个界面金属层分别连接该上盖体的该下平面与该振子晶体的该第一邻近区或该第二邻近区的该上顶面，每一该界面金属层与该接合金属层之间还具有一扩散阻挡层，该扩散阻挡层为钌、钛或其合金、有机聚合物或氧化物的材质之一所构成。

14.如权利要求12所述的振子晶体的晶圆级封装结构，其特征在于，该下封装环包括两个界面金属层与一接合金属层，该两个界面金属层分别连接该封装底座的该上平面与该振子晶体的该第一邻近区或该第二邻近区的该下底面，每一该界面金属层与该接合金属层之间还具有一扩散阻挡层，该扩散阻挡层为钌、钛或其合金、有机聚合物或氧化物的材质之一所构成。

15.如权利要求13或14所述的振子晶体的晶圆级封装结构，其特征在于，每一该界面金属层的材质为铬。

16.如权利要求13或14所述的振子晶体的晶圆级封装结构，其特征在于，该接合金属层的材质为金、锡或其合金。

17.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，该振子晶体的该上表面与该下表面分别形成有一上激振电极与一下激振电极，其分别设置于密封的该上凹槽与密封的该下凹槽中，一底部金属层形成于该封装底座的一下平面，至少一贯穿孔穿设该封装底座，以使该底部金属层能够向上延伸填充该至少一贯穿孔以形成至少一金属导通柱，并与该上激振电极、该下激振电极以及该底部金属层电性连接，以提供信号的输入与输出。

18.如权利要求17所述的振子晶体的晶圆级封装结构，其特征在于，该底部金属层的材质为铜。

19.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，该上盖体与该封装底座的热膨胀系数介于2*10^-7/K至9*10^-7/K之间。

20.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，该上盖体、该振子晶体与该封装底座的材质皆为石英。

21.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，一该蚀穿区域形成于该晶片主振区与该第一邻近区之间，从而间隔该晶片主振区与该第一邻近区。

22.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，一该蚀穿区域形成于该晶片主振区与该第二邻近区之间，从而间隔该晶片主振区与该第二邻近区。

23.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，该振子晶体包括两个该蚀穿区域，一个该蚀穿区域形成于该晶片主振区与该第一邻近区之间，另一个该蚀穿区域形成于该晶片主振区与该第二邻近区之间，使得该晶片主振区同时与该第一邻近区以及第二邻近区形成间隔。

24.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，该至少一蚀穿区域自该晶片主振区的该上表面延伸至该晶片主振区的该下表面形成，从而在该上表面至该下表面之间形成贯穿。

25.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，该至少一蚀穿区域的蚀穿宽度为可选择性地调整，当该至少一蚀穿区域具有一第一蚀穿宽度时，该第一邻近区或该第二邻近区在靠近该晶片主振区的一侧具有一突出部。

26.如权利要求25所述的振子晶体的晶圆级封装结构，其特征在于，该至少一蚀穿区域的蚀穿宽度为可选择性地调整，当该至少一蚀穿区域具有一第二蚀穿宽度时，该第一邻近区或该第二邻近区在靠近该晶片主振区的一侧呈笔直状态。

27.如权利要求26所述的振子晶体的晶圆级封装结构，其特征在于，该第二蚀穿宽度大于该第一蚀穿宽度。

28.如权利要求11所述的振子晶体的晶圆级封装结构，其特征在于，该至少一蚀穿区域为通过一干式蚀刻制程或一湿式蚀刻制程所形成。