[go: up one dir, main page]

CN120356826A - 基于GaN MIS-HEMT的金属间介电层平整方法以及使用其的GaN MIS-HEMT - Google Patents

基于GaN MIS-HEMT的金属间介电层平整方法以及使用其的GaN MIS-HEMT

Info

Publication number
CN120356826A
CN120356826A CN202411685053.1A CN202411685053A CN120356826A CN 120356826 A CN120356826 A CN 120356826A CN 202411685053 A CN202411685053 A CN 202411685053A CN 120356826 A CN120356826 A CN 120356826A
Authority
CN
China
Prior art keywords
oxide layer
layer
electron mobility
high electron
mobility transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202411685053.1A
Other languages
English (en)
Inventor
廖仕晃
陈旷举
黄尧峯
林弘骥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN120356826A publication Critical patent/CN120356826A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10P95/06
    • H10P95/062
    • H10W20/092
    • H10W70/611
    • H10W70/65

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的实施例关于一种基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法以及使用其的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管。此基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法包括:在一衬底上,进行一氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管工艺;在上述氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管上,进行一氧化层化学气相沉积,得到一第一上层氧化层;在上述第一上层氧化层上,将一高分子材料,进行一旋转涂布工艺,获得一旋转涂布层;进行一回刻蚀;进行一氧化层化学气相沉积,得到一第二上层氧化层。

Description

基于GaN MIS-HEMT的金属间介电层平整方法以及使用其的 GaN MIS-HEMT
技术领域
本申请涉及一种半导体工艺的技术,且特别是一种基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法以及使用其的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管。
背景技术
氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管(GaN MIS-HEMT)在半导体制造领域引起了广泛的关注,其独特的性能和优势使其成为下一代高功率和高频应用的理想选择。氮化镓材料本身就具有优越的电子特性。氮化镓是一种宽能隙半导体,拥有优异的电子饱和漂移速度,高电场响应,以及出色的热特性。这些特点使得氮化镓器件能够在高温和高频应用中表现出色,同时拥有优越的功率转换效率。
其次,金属绝缘层半导体结构为氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管提供了更好的控制和调节电流的能力。金属绝缘层可以防止电子在信道和闸极的间的电流泄漏,从而提高器件的开关速度和效能。此外,金属绝缘层还有助于减少漏电流,提高器件的可靠性。最显著的优势之一是高电子迁移率。由于氮化镓材料的特殊结构,氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管能够实现高电子迁移率,这意味着在载子在晶体中移动时,其受到的阻力相对较小。
为了更有效地利用器件面积,氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管广泛采用焊垫下电路(Circuit Under Pad,CUP)的技术。这种技术将电路布局置于芯片的封装区域下方,使得芯片表面可以更充分地用于其他功能或组件。
图1绘示为先前技术的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的横切面图。请参考图1,在此实施例中,为了电性连接下面的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路,且由于高压组件需要足够厚度的金属层MT2、MT3、MT4以及足够厚的金属间介电层(inter metal dielectric,IMD),借此抵抗黏合应力(bondingstress)以及增加耐压。然而,焊垫下电路技术的成功实施需要金属间介电层(IMD)的高平整度。如果金属间介电层不平整,高低差太大,会超出后续黄光工艺的曝光聚焦距离(DepthOf Focus,DOF)不正确,会导致后续金属层MT2、MT3、MT4图像解析不开,后续可能发生电性异常,降低器件的性能和可靠性。
发明内容
本发明提供一种基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法以及使用其的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管,用以平整化氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管,借此,让焊垫下电路得以实施,增加良率,并减少成本。
本发明的实施例提供了一种基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法。此基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法包括:在一衬底上,进行一氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管工艺;在上述氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管上,进行一氧化层化学气相沉积,得到一第一上层氧化层;在上述第一上层氧化层上,将一高分子材料,进行一旋转涂布工艺,获得一旋转涂布层;进行一回刻蚀;进行一氧化层化学气相沉积,得到一第二上层氧化层。
本发明的实施例提供了一种氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管。此氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管包括一半导体衬底、一氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路以及一平整平面。氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路配置于上述半导体衬底上。平整平面设置在氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路上,此平整平面包括一第一上层氧化层、一第一旋转涂布层以及一第二上层氧化层。第一上层氧化层气相沉积于上述氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路。第一旋转涂布层旋转涂布于上述第一上层氧化层。第二上层氧化层配置于上述第一上层氧化层以及上述旋转涂布层上。
依照本发明较佳实施例所述的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法以及使用其的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管,其中,在上述第一上层氧化层上,将所述高分子材料,进行所述旋转涂布工艺,获得所述第一旋转涂布层,包括:进行一旋转涂布玻璃(SOG)工艺,获得所述第一旋转涂布层。在另一较佳实施例中,在上述第一上层氧化层上,将所述高分子材料,进行所述旋转涂布工艺,获得所述第一旋转涂布层,包括:将一酰亚胺聚合物(polyimide),进行所述旋转涂布工艺,获得所述第一旋转涂布层。
依照本发明较佳实施例所述的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法以及使用其的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管,上述平整平面还包括一第二旋转涂布层以及一第三上层氧化层。第二旋转涂布层配置于上述第二上层氧化层上。第三上层氧化层配置于上述第二旋转涂布层,其中,上述平整平面的制作方法还包括:在上述第二上层氧化层上,将所述高分子材料,进行所述旋转涂布工艺,获得上述第二旋转涂布层;进行上述回刻蚀;以及进行上述氧化层化学气相沉积,得到上述第三上层氧化层。
综上所述,本发明的实施例采用在氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路上的氧化层沉积完毕后,利用一旋转涂布工艺,将高分子材料旋转涂布在沉积的氧化层上,并且通过回刻蚀(etch back),将多余高分子材料以及不平整的氧化层刻蚀掉。之后,再次沉积氧化层,让氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管上更加平整,如此,在后续黄光工艺中,可以提高金属层制作的图像分辨率,让焊垫下电路(Circuit Under Pad,CUP)得以实施。借此,达到缩小芯片大小(chip size),增加晶片上可切割出的总生产晶粒数(gross die)。
为了进一步理解本发明的技术、手段和效果,可以参考以下详细描述和附图,从而可以彻底和具体地理解本发明的目的、特征和概念。然而,以下详细描述和附图仅用于参考和说明本发明的实现方式,其并非用于限制本发明。
附图说明
提供的附图用以使本发明所属技术领域具有通常知识者可以进一步理解本发明,并且被并入与构成本发明的说明书之一部分。附图示出了本发明的示范实施例,并且用以与本发明的说明书一起用于解释本发明的原理。
图1绘示为先前技术的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的横切面图。
图2绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的流程图。
图3A绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S202的示意图。
图3B绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S203的示意图。
图3C绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S204的示意图。
图3D绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S205的示意图。
图3E绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S206的示意图。
图3F绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S207的示意图。
图3G绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S208的示意图。
图3H绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S209的示意图。
[符号说明]
S201~S209:本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的流程步骤301:氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路
302:第一上层氧化层
303:旋转涂布层
304:第二上层氧化层
305:旋转涂布层
306:第三上层氧化层
具体实施方式
现在将详细参考本发明的示范实施例,其示范实施例会在附图中被绘示出。在可能的情况下,在附图和说明书中使用相同的组件符号来指代相同或相似的部件。另外,示范实施例的做法仅是本发明的设计概念的实现方式之一,下述的所述等示范皆非用于限定本发明。
由上所述,在氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路上方,为了做焊垫下电路(Circuit Under Pad,CUP),后续金属层需要沉积工艺,若有凹陷,金属层会填补的有高低落差,由于金属层后续会进行刻蚀,定义图样(PATTERN),会因为高低落差导致厚度有差异,造成电性异常。另外,对于黄光解析来讲,有一个最佳成像距离(DepthOf Focus,DOF),高低差太大,会超出后续黄光工艺的曝光聚焦距离,导致金属层图像解析不开,导致残留的问题。堆栈很多层金属层的情况下,后面金属层堆栈越高,高低落差会更大。成像出来图像的清晰度会越差。
为了解决上述问题,图2绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的流程图。请参考图2,此基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法包括下列步骤:
步骤S201:开始。
步骤S202:在一衬底上,进行一氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管工艺。图3A绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S202的示意图。请参考图3A,此步骤中,会在衬底上制作氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路301。
步骤S203:在上述氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路上,进行一氧化层化学气相沉积。图3B绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S203的示意图。请参考图3B,通过上述氧化层化学气相沉积,得到一第一上层氧化层302。
步骤S204:在上述第一上层氧化层上,将一高分子材料,进行一旋转涂布工艺,获得一旋转涂布层。图3C绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S204的示意图。请参考图3C,此步骤的旋转涂布层303例如可以是旋涂式玻璃(spin on glass,SOG)工艺。然而,应当知道,酰亚胺聚合物(polyimide)或其他高分子材料,亦可以进行旋转涂布工艺以形成上述旋转涂布层303。本发明不以此为限。另外,若旋转涂布采用旋涂式玻璃SOG的情况下,还会经过烘烤工艺。在此说明予以省略。
步骤S205:进行一回刻蚀(etch back)。图3D绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S205的示意图。请参考图3D,进行完上述旋涂式玻璃工艺后,将多余的旋涂式玻璃,利用例如等离子体刻蚀移除,并移除部份上述第一上层氧化层。
步骤S206:进行一氧化层化学气相沉积,得到一第二上层氧化层。图3E绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S206的示意图。请参考图3E,由于步骤S204是使用高分子材料,一般为黏滞液体状态,故需要上述第二上层氧化层304覆盖,避免后续打通孔(VIA)以及沉积金属层,因液体流动性,而造成电性不良。
步骤S207:在上述第二上层氧化层上,将上述高分子材料,进行上述旋转涂布工艺,获得一第二旋转涂布层。图3F绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S207的示意图。请参考图3F,在此实施例中,假设进行完毕上述氧化层化学气相沉积,得到的第二上层氧化层304仍然不够平整的情况下,会再次进行旋转涂布工艺,获得旋转涂布层305。
步骤S208:进行上述回刻蚀。图3G绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S208的示意图。请参考图3G,此步骤同样是把上述旋转涂布层305利用例如等离子体刻蚀移除多余的部份,并移除部份第二上层氧化层304。
步骤S209:进行上述氧化层化学气相沉积,得到所述第三上层氧化层。图3H绘示为本发明一较佳实施例的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法的步骤S209的示意图。请参考图3H,同样的道理,由于步骤S208是使用高分子材料,一般为黏滞液体状态,故需要上述第三上层氧化层306覆盖,避免后续打通孔(VIA)以及沉积金属层,因液体流动性,而造成电性不良。
上述实施例的图3H即为本发明一较佳实施例的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的下半部份,后续上半部份还会进行金属溅渡,通孔设置与焊垫下电路(Circuit Under Pad,CUP)相关的工艺。在此不予赘述。
上述实施例中,若步骤S206执行完毕时,已然达到平整的要求,步骤S207~S209是可以无须执行的。本发明不以此实施例为限。另外,为了平整度,实际上步骤S203可以沉积更厚的氧化层。然而,沉积厚氧化层将会导致工艺的时间大大的延长,远高于执行步骤S204~S209的时间,生产效率会大大下降。故上述实施例还可以增加生产效率。
另外,亦或有人会想到利用将金属层厚度增加到例如三倍厚度,直接溅渡,理想上亦可以作到焊垫下电路(Circuit Under Pad,CUP)。但所属技术领域具有通常知识者应当知道,金属溅渡(sputter)工艺一次仅能做4um。连续执行金属溅渡四次,将会导致金属溅渡与金属溅渡层界面间会有硬化层(界面氧化电阻),导致界面电阻会非常高。最终会造成电性不良。故本发明的较佳实施例除了可以增加生产速度,也相对来说减少上述电性不良,可以增加生产良率。
综合以上所述,本发明的实施例采用在氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路上的氧化层沉积完毕后,利用一旋转涂布工艺,将高分子材料旋转涂布在沉积的氧化层上,并且通过回刻蚀(etch back),将多余高分子材料以及不平整的氧化层刻蚀掉。之后,再次沉积氧化层,让氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管上更加平整,如此,在后续黄光工艺中,可以提高金属层制作的图像分辨率,让焊垫下电路(Circuit Under Pad,CUP)得以实施。借此,达到缩小芯片大小(chip size),增加晶片上可切割出的总生产晶粒数(gross die)。
应当理解,本文描述的示例和实施例仅用于说明目的,并且鉴于其的各种修改或改变将被建议给本领域技术人员,并且将被包括在本申请的精神和范围以及权利要求的范围之内。

Claims (10)

1.一种基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法,其特征在于,包括:
在一衬底上,进行一氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管工艺;
在上述氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管上,进行一氧化层化学气相沉积,得到一第一上层氧化层;
在上述第一上层氧化层上,将一高分子材料,进行一旋转涂布工艺,获得一第一旋转涂布层,所述高分子材料包括酰亚胺聚合物和旋转涂布玻璃;
进行一回刻蚀;以及
进行上述氧化层化学气相沉积,得到一第二上层氧化层。
2.如权利要求1所述的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法,其特征在于,在上述第一上层氧化层上,将所述高分子材料,进行所述旋转涂布工艺,获得所述第一旋转涂布层,包括:
将一酰亚胺聚合物,进行所述旋转涂布工艺,获得所述第一旋转涂布层。
3.如权利要求1所述的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法,其特征在于,在上述第一上层氧化层上,将所述高分子材料,进行所述旋转涂布工艺,获得所述第一旋转涂布层,包括:
进行一旋转涂布玻璃工艺,获得所述第一旋转涂布层。
4.如权利要求1所述的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法,其特征在于,更包括:
在上述第二上层氧化层上,将所述高分子材料,进行所述旋转涂布工艺,获得一第二旋转涂布层;
进行上述回刻蚀;以及
进行上述氧化层化学气相沉积,得到第三上层氧化层。
5.如权利要求1所述的基于氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管的金属间介电层平整方法,其特征在于,进行所述回刻蚀,包括:
进行一等离子体刻蚀,以移除多余的第一旋转涂布层。
6.一种氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管,其特征在于,包括:
一半导体衬底;
一氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路,配置于上述半导体衬底上;
一平整平面,设置在氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路上,包括:
一第一上层氧化层,气相沉积于上述氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路;
一第一旋转涂布层,旋转涂布于上述第一上层氧化层;
一第二上层氧化层,配置于上述第一上层氧化层以及上述旋转涂布层上。
7.如权利要求6所述的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管,其特征在于,所述平整平面的制作方法包括:
在上述氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管电路上,进行一氧化层化学气相沉积,得到上述第一上层氧化层;
在上述第一上层氧化层上,将一高分子材料,进行一旋转涂布工艺,获得上述第一旋转涂布层;
进行一回刻蚀;以及
进行上述氧化层化学气相沉积,得到上述第二上层氧化层。
8.如权利要求6所述的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管,其特征在于,所述平整平面包括:
一第二旋转涂布层,配置于上述第二上层氧化层上;以及
一第三上层氧化层,配置于上述第二旋转涂布层,
其中,所述平整平面的制作方法还包括:
在上述第二上层氧化层上,将高分子材料,进行所述旋转涂布工艺,获得上述第二旋转涂布层;
进行回刻蚀;以及
进行氧化层化学气相沉积,得到上述第三上层氧化层。
9.如权利要求6所述的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管,其特征在于,所述第一旋转涂布层,包括:
一酰亚胺聚合物。
10.如权利要求6所述的氮化镓的金属绝缘层半导体增强型高电子迁移率晶体管,其特征在于,所述第一旋转涂布层,包括:
一旋转涂布玻璃。
CN202411685053.1A 2024-01-19 2024-11-22 基于GaN MIS-HEMT的金属间介电层平整方法以及使用其的GaN MIS-HEMT Pending CN120356826A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW113102159 2024-01-19
TW113102159A TWI874110B (zh) 2024-01-19 2024-01-19 基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體

Publications (1)

Publication Number Publication Date
CN120356826A true CN120356826A (zh) 2025-07-22

Family

ID=95557529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202411685053.1A Pending CN120356826A (zh) 2024-01-19 2024-11-22 基于GaN MIS-HEMT的金属间介电层平整方法以及使用其的GaN MIS-HEMT

Country Status (2)

Country Link
CN (1) CN120356826A (zh)
TW (1) TWI874110B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI755091B (zh) * 2020-10-08 2022-02-11 世界先進積體電路股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
TW202531881A (zh) 2025-08-01
TWI874110B (zh) 2025-02-21

Similar Documents

Publication Publication Date Title
JP3587019B2 (ja) 半導体装置の製造方法
US10068834B2 (en) Floating bond pad for power semiconductor devices
JP2016171150A (ja) 半導体装置
CN116705712A (zh) 一种半导体器件及其制造方法
CN113013027A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
CN120356826A (zh) 基于GaN MIS-HEMT的金属间介电层平整方法以及使用其的GaN MIS-HEMT
CN219419028U (zh) 集成电路
CN114899225B (zh) 一种具有阶梯场板结构的增强型氮化镓高电子迁移率晶体管及其制作方法
CN108091640B (zh) 集成电容器及其形成方法
TWI776128B (zh) 功率元件及其製作方法
CN112768504B (zh) 一种功率半导体器件的终端结构及功率半导体器件
CN115241070A (zh) 沟槽型mos器件的制作方法
CN115939174A (zh) 一种半导体装置及其制造方法
CN114744024A (zh) 一种半导体器件及其制备方法
CN223415189U (zh) 一种氮化镓功率器件
US12080755B2 (en) Multi-layer polysilicon stack for semiconductor devices
EP4586765A1 (en) Semiconductor device and method of manufacturing the same
CN103618003B (zh) 具有改良栅极的高电子迁移率晶体管
CN119451197B (zh) 一种含多电势场板结构的器件及其制备方法
CN102339827A (zh) 金氧半导体场效晶体管与肖特基二极管的整合及制作方法
KR20190040151A (ko) 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법
CN121335147A (zh) GaN HEMT器件及其制造方法
CN111627993B (zh) 栅极结构与其制作方法
TWM644411U (zh) 繼電器裝置
CN121419282A (zh) 一种耗尽型氮化镓芯片及其制备方法、级联封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination