CN120303764A - 用于生产高电阻率半导体堆叠的方法及相关堆叠 - Google Patents

Abstract

本发明的一个方面涉及一种用于生产半导体堆叠(10)的方法，该方法包括从称为支承层的第一硅层(11)的以下步骤：‑形成在支承层(11)之上延伸的碳化硅层(12)；以及‑对该层进行退火直至形成腔体(13)，每个腔体(13)从碳化硅层(12)延伸至支承层(11)中。

Description

用于生产高电阻率半导体堆叠的方法及相关堆叠

技术领域

本发明的技术领域涉及半导体堆叠以形成绝缘体上硅基板，也称为“SOI(silicon-on-insulator)”基板，且更具体地涉及在射频领域中实施的SOI基板。

背景技术

高电阻率半导体堆叠(诸如绝缘体上硅或SOI基板)广泛用于射频应用，因为它们可以提高在他们的表面上制造的设备中循环的信号的完整性。

SOI基板包括由硅制成的第一半导体层(称为“支承层”或“基座(pedestal)”)和由硅制成的第二半导体层(称为“有源层”)。有源层用于容纳在有源层内或有源层上制造的微电子组件。在这种情况下，这些组件被称为“初始”或“前端”组件，甚至称为“FEOL”(前端工艺(Front End Of Line))组件。有源层通过绝缘层与支承层间隔开，该绝缘层例如由氧化硅制成，设置在支承层和有源层之间，更具体地说，设置在有源层下方。绝缘层被称为“埋置”或“BOX”(即“埋置氧化物(Buried Oxide)”)。绝缘层可以将大部分载流子(载荷子，charge carrier)限制在有源层中，从而可以设想前端组件的高工作频率，例如高达几十千兆赫。

然而，载流子可以在绝缘层附近的支承层中积聚，从而形成严重损害有源层的导电性的导电亚层(conductive sub-layer)。因此需要减少绝缘层附近的支承层中的载流子的循环。

文献[“转移到钝化HR硅基板上的商用SOI技术的RF性能”("RF Performance of aCommercial SOI Technology Transferred Onto a Passivated HR SiliconSubstrate")，Dimitri Lederer和Jean-Pierre Raskin，IEEE TRANSACTIONS ON ELECTRONDEVICES，第55卷，第7期，2008年7月]提供通过在支承层和绝缘层之间形成一个捕获层来解决这个问题的技术方案，该捕获层的作用是捕获载流子。捕获层包括多晶硅。然后在硅悬空键所在的晶粒边界(晶界，grain boundary)处捕获载流子。该捕获层通过低压化学气相沉积(LPCVD，Low Pressure Chemical Vapour Deposition)方法沉积，然后在1000℃的温度下快速退火，以形成硅晶粒。

捕获层的有效性取决于硅悬空键的密度，因此也取决于晶粒边界的密度。然而，在制造微电子组件期间在有源层处实施的热处理趋向于减少晶粒的数量，从而减少晶粒边界的数量。因此，多晶硅捕获层需要受限的热预算。

捕获载流子的另一种方法是在支承层中、在支承层和绝缘层之间的界面附近形成气泡。各气泡的自由表面出的悬空键使得载流子能够被捕获。文献[“硅和锗中腔体的化学和电学特性”，S.M.Myers,D.M.Follstaedt,G.A.Petersen,C.H.Seager,H.J.Stein以及W.R.Wampler，核仪器与物理研究方法B 106(1995)379-385]描述了一种通过氦离子注入在硅层中形成气泡的方法。然而，形成的气泡距离支承层和绝缘层之间的界面约200nm。此外，气泡的最大密度位于距离界面1000nm-1500nm之间的位置。因此界面处的捕获能力是有限的。此外，调节注入能量使气泡更靠近界面可能会导致绝缘层的剥落。此外，注入时间可能很长(在10mA的注入电流和1017cm^-2的剂量下，约(in the order of)20分钟将离子注入直径为300mm的基板中)。

文献FR3091011A1中描述了另一种已知的解决方案，该文献公开了一种SOI基板，该SOI基板包括在支承层表面延伸的多晶碳化硅(硅碳化物，silicon carbide)层。碳化物层优选是多晶的，因此能够以与多晶硅捕获层的相同方式捕获载流子。生长碳化物层是通过碳前体或通过CVD从支承层生长来进行的。然而，将所公开的碳化物层的厚度限制为5nm。但是，在低的厚度下，碳化物层是化学上易碎的，并且可能被在补充制造步骤(诸如绝缘层和/或有源层的制造)期间引入、已经迁移到碳化物层中的物质污染。

因此，需要提供一种半导体堆叠(semiconductor stack)，以用于有效地捕获支承层中的载流子，该半导体堆叠对于补充制造步骤(诸如绝缘层、有源层甚至前端组件的制造)也具有稳健性。

发明内容

本发明涉及一种用于制造半导体堆叠的方法，该方法包括从称为支承层的第一硅层的以下步骤：

形成碳化硅层，该碳化硅层在支承层之上延伸，具有从支承层测量的大于5nm的厚度，在

距离支承层的20nm范围内，碳化硅层的碳原子的分数确切地(strictly)大于50％；以及

对支承层和碳化硅层进行退火，直到形成腔体，每个腔体从碳化硅层延伸到支承层中，在退火步骤期间，与碳化硅层接触的氧的浓度小于10ppm，优选小于5ppm，或甚至为零。

在退火期间中，支承层中的硅原子向碳化物层迁移，从而在碳化物层中形成腔体，即位于支承层中的空心区域。

支承层中形成的腔体提供了硅悬空键，从而使在支承层中捕获载流子。腔体的布置使得能够有效地捕获尽可能靠近支承层和碳化物层之间的界面的载流子。

此外，碳化硅是具有间接带隙的半导体，带隙差大于2eV，或甚至3eV。因此，碳化物层防止绝缘层附近载流子的循环。

由于捕获不依赖于对温度敏感的晶粒边界的存在，因此堆叠具有改善的形态稳定性。此外，在热处理期间，涉及腔体聚结的温度明显高于涉及多晶结构中晶粒聚结的温度。此外，涉及腔体聚结的温度高于补充制造步骤期间实施的温度。此外，虽然晶粒聚结伴随着陷阱(trap)的消失，但腔体的可能聚结是在恒定的表面积下进行的。

由于碳化硅层中富含碳，因此可以在退火期间活化硅原子从支承层的迁移，从而有效地形成腔体。

碳化硅层大于5nm的厚度提高了其相对于补充制造步骤(诸如“前端”组件的制造)的稳健性，特别是化学稳健性。事实上，它受可能迁移的污染物的影响较小。

碳化硅层在含氧环境中退火时经受点蚀氧化(pitting oxidation)。点蚀会损坏碳化硅层，并可能会减缓硅原子的迁移，从而减缓腔体的形成。在低氧气氛中退火限制点蚀的发生，从而改善该方法的可重复性。

最后，该方法不依赖离子注入来形成腔体，从而简化了其实施。

退火可以在900℃至1100℃之间的温度下进行为15分钟至2小时之间的持续时间。

由形成步骤得到的碳化硅层有利地为非晶态，并且有利地执行对层的退火，以便使碳化硅层以多晶排列(polycrystalline arrangement)结晶。

支承层有利地在平面中取向。

有利的是，在距离支承层的20nm范围内，垂直于平面测量的碳化硅层的碳原子的分数小于或等于70％。

碳化硅层的厚度优选小于500nm。

每个腔体可具有刻面(facet)，每个刻面优选地平行于晶体平面取向，所述晶体平面形成例如{111}晶体平面家族的一部分或{113}晶体平面家族的一部分。

腔体延伸超过从垂直于平面并从碳化硅层测量的优选5nm至100nm之间的距离。

该方法优选地包括形成在碳化硅层上方延伸的绝缘层。有利的是，绝缘层形成“埋置”层，称为“BOX”，即“埋置氧化物”。

根据第一实施模式，在退火之前，通过沉积来形成绝缘层。

支承层、碳化硅层和绝缘层的退火可以在氧浓度低于1％的气氛下进行。

根据第二实施模式，在对各层进行退火之后，通过从供体基板(donor substrate)转移来形成绝缘层。

与前述两种实施模式相同，该方法可以包括形成在绝缘层之上延伸的第二结晶层。绝缘层随后形成“BOX”层。

本发明的另一方面涉及一种半导体堆叠，该半导体堆叠包括：

-称为支承层的第一硅层；

-碳化硅层，该碳化硅层在支承层之上延伸，具有从支承层测量的大于5nm的厚度；以及

-腔体，每个腔体从碳化硅层延伸到支承层中。

碳化硅层有利地是多晶的。

有利地，支承层在平面中取向，并且腔体延伸超过从垂直于平面并从碳化硅层测量的5nm至100nm之间的距离。

有利地，当所述腔体延伸超过从垂直于平面并从碳化硅层测量的大于15nm的距离时，每个腔体具有刻面，各刻面平行于晶体平面取向。

有利地，每个腔体具有金字塔形状并且具有与支承层和碳化硅层之间的界面对齐的基部(base)。

有利地，金字塔的顶点延伸到支承层中。

有利地，腔体仅位于支承层和碳化硅层之间的界面处。换句话说，每个腔体仅从碳化硅层延伸到支承层中。

有利地，碳化硅层是无孔的(non-porous)。

有利地，每个腔体具有围绕内部容积的自由表面，自由表面的至少一部分将内部容积与支承层分离，并且该自由表面的至少另一部分将内部容积与碳化硅层分离。

有利地，将腔体内部容积与支承层分隔开的自由表面的每个部分包含硅原子，其中至少一些具有悬空键。

通过阅读以下描述并检查附图，可以更好地理解本发明及其不同应用。

附图说明

附图仅用于说明本发明，而不用于限制本发明。除非另有说明，否则不同图中出现的相同元件具有单一参考标记。

[图1]示意性地示出了根据本发明的半导体堆叠的第一实施方案。

[图2]示意性地示出了根据本发明的制造方法的第一实施模式。

[图3a]示意性地示出了根据本发明的制造方法的第一步骤的第一示例。

[图3b]示意性地示出了根据本发明的制造方法的第一步骤的第二示例。

[图4]示意性地示出了本发明制造方法的第二步骤。

[图5]示意性地示出了本发明制造方法的第三步骤。

[图6]示意性地示出了本发明制造方法的第四步骤。

[图7]示意性地示出了根据本发明的制造方法的第二实施模式。

[图8]示意性地示出了本发明制造方法的第五步骤。

[图9]示出了通过根据本发明的制造方法制造的半导体堆叠的透射显微镜获得的图像。

具体实施方式

本发明旨在改进半导体堆叠，该半导体堆叠用于形成SOI基板并且特别是用于射频应用的基板。

[图1]示意性地示出了根据本发明的半导体堆叠10的第一实施方案。堆叠10包括：

-称为支承层的第一硅层11；

-碳化硅层12；以及

-腔体13。

支承层11例如在给定平面P中延伸。该平面例如是将形成SOI基板的硅晶圆的平面。有利地，支承层11为电阻支承体，即具有大于1kΩ·cm的电阻率。

碳化硅层12(也称为SiC层)在给定平面P中在支承层11之上延伸。SiC层12与支承层11直接接触，因此在两层之间形成界面112。

堆叠10的显著之处在于它包括延伸到支承层11中的多个腔体13。每个腔体13是中空的，也就是说，没有任何固体或液体材料。它们可能包括具有低分压的气态形式的物质。然而，它们优选是完全空的。每个腔体13从碳化硅层12延伸到支承层11中。也就是说，每个腔体13从界面112延伸到支承层11中。每个腔体13则具有围绕腔体13的内部容积130的自由表面131、132。自由表面的至少一部分131将内部容积130与支承层11分开，并且自由表面的至少另一部分132将腔体的内部容积130与SiC层12分开。

将腔体的内部容积130与支承层11分隔开的自由表面的部分或多个部分131由硅原子形成，其中至少一些硅原子具有悬空键。悬空键是指不与其他元素形成化学键的原子轨道。悬空键使得捕获在支承层11和SiC层12附近循环的载流子成为可能。

悬空键和腔体还可以捕获杂质，诸如氢离子或原子、氦原子或金属(诸如锂或铜)，这些杂质在例如附加的制造步骤(诸如“前端”组件的制造)期间迁移到支承层11中。因此，支承层11的电阻率在附加的制造步骤期间不会降低。

腔体13的热力学稳定性和扩散形成趋向于促进腔体的刻面化(faceting)。然后，每个腔体13的自由表面131、132的部分131优选地沿着支承层11的晶体平面对齐。例如，当在支承层11与SiC层12的界面112处，支承层具有(001)平面(即(001)平面与平面P重合)时，腔体13可以通过具有与{111}面家族(即(111)、(-111)、(1-11)和(-1-11)平面)或{113}平面族(即(113)、(-113)、(1-13)和(-1-13)平面))的晶体平面平行的部分来进行刻面化。腔体13可以具有倒金字塔形状，具有正方形或三角形基部，该基部与支承层11和SiC层12之间的界面重合。然而，刻面化不一定取决于支承层11与SiC层12的界面112处的平面。可以考虑晶体平面的其他家族。

为了确定晶体平面的取向，有利的是考虑腔体13，该腔体延伸超过垂直于平面P测量的距离133，该距离大于15nm。事实上，低于这个距离，可能很难区分{113}平面家族。

[图1]是以箭头来表示垂直于(001)和(111)晶体平面的[111]和[001]方向。

每个腔体13优选地从SiC层12延伸超过5nm至100nm之间的距离133。所述距离133是垂直于SiC层12在其中延伸的平面P测量，即在本示例中沿[001]测量。所述距离133是从碳化物层12测量，也就是说，从分隔支承层11和碳化物层12的界面112测量。

在[图1]的示例中，堆叠10还包括绝缘层14和有源层15。以此方式，堆叠10形成SOI基板。绝缘层14在SiC层12之上延伸。有利地，绝缘层的厚度在100nm与1000nm之间。例如，绝缘层包括氧化物，诸如氧化硅SiO₂。有源层15包括晶体或多晶半导体并且在绝缘层14之上延伸。绝缘层14因此将SiC层12和有源层15分隔开。据称它被“埋置”在有源层15之下。有源层15有利地具有50nm至500nm之间的厚度，并且包括例如晶体硅或多晶硅或射频领域中使用的其他晶体半导体材料，例如磷化铟(indium phosphide)或氮化镓(gallium nitride)。

SiC层12有利地是多晶的。因此，它有助于载流子的捕获，其方式与现有技术中描述的多晶硅捕获层的方式相同。载流子被位于多晶排列的晶粒边界处的悬空键来捕获。

[图2]示意性地示出了根据本发明的制造方法，以用于制造堆叠10。

制造方法20包括从支承层11形成22碳化硅层12(称为SiC层)的步骤，该碳化硅层12在支承层11上方延伸。[图3a]和[图3b]示出了所获得的碳化硅层12的两个示例。

SiC层12例如通过化学气相沉积(ChemicalVapour Deposition，CVD)由支承层11形成。例如，它是等离子增强CVD沉积(Plasma Enhanced CVD Deposition，PECVD)。SiC层12例如是通过PECVD沉积碳前体(诸如四甲基硅烷Si(CH₃)₄，也称为“TMS”)获得的。所产生的SiC层12在支承层11之上延伸。

支承层11在平面P中延伸。其优选地在平面P中具有(001)晶体平面。SiC层12具有从支承层11测量且垂直于平面P的厚度121，该厚度大于5nm，并且有利地小于500nm。

方法20还包括对支承层11和SiC层12进行退火23的步骤，直到形成延伸到支承层11中的腔体13，如[图4]所示。然后，每个腔体13从SiC层12延伸到支承层11中。在退火23期间，温度增加了支承层11中的硅原子以及这些原子中的一些原子(尤其是靠近SiC层12的原子)的迁移率。支承层11和SiC层12之间的硅原子分数差异倾向于引导硅原子从支承层11向SiC层12迁移，从而在支承层11中挖出数个腔体13。然后，每个腔体13的形成的起点位于支承层11和SiC层12之间的界面处。然后，每个腔体13沿着基本垂直于平面P的方向延伸到支承层11中。基本垂直是指以20°以内来垂直。对支承层11和SiC层12的退火23优选同时进行。

由于每个腔体13的形成的起点位于支承层11和SiC层12之间的界面处，因此该方法仅形成从支承层11和SiC层12之间的界面延伸的腔体。换句话说，该方法不允许形成远离支承层11和SiC层12之间的所述界面的腔体(远离界面的这些腔体可以称为孔隙或气泡)。

当支承层11包含诸如非晶区或晶粒边界的缺陷时，这些缺陷可以协助或促进硅原子向SiC层12迁移。

形成腔体13的退火温度23有利地在900℃至1100℃之间。在低于900℃以下，硅原子的迁移率不足于与工业产量相适应的持续时间内形成腔体13。在1100℃以上，硅原子的迁移率使得其允许原子在腔体13之间的迁移，倾向于形成数量少但尺寸非常大的腔体(即从SiC层12延伸超过100nm)。当腔体13的密度(即界面112中每单位面积的腔体13的数量)增加时，载流子的捕获得到改善。另一方面，若腔体13的密度降低，则捕获会劣化。

SiC层12有利地在300℃至500℃的温度下形成。这样，在退火23之前，SiC层具有非晶相。在900℃至1100℃之间对各层(尤其是SiC层12)进行退火23，具有使SiC层12以多晶排列结晶的效果。这种结晶有两个有益效果。首先，多晶排列的晶粒边界有助于捕获载流子，增强了腔体13所实现的捕获。其次，结晶也以类似于硅原子泵送的方式加速硅原子从支承层11向SiC层12的迁移，具有加速形成腔体13的动力学的效果。

在退火之前和之后，SiC层12都是无孔的。例如，当SiC层12为多晶时(例如在退火后)，无孔性是由SiC层12的晶粒边界提供的。

执行退火23有利地持续15分钟至2小时，从而硅原子从支承层11的迁移使得可以获得腔体13，该腔体从SiC层12延伸至少5nm且从该SiC层延伸至多100nm。腔体13的尺寸(垂直于平面P并从SiC层12测量)与退火23的持续时间成比例。约15分钟的退火持续时间与工业产量相适应。约2小时的退火持续时间使得可以形成接近100nm的大尺寸的腔体13，从而扩展支承层11中载流子的捕获覆盖范围。约2小时左右的退火持续时间也与工业产量相适应。事实上，退火可以在炉中进行，从而能够同时处理多个板，例如数十个板。相反，现有技术中实施的离子注入是逐板进行处理。

当SiC层12在退火23之前具有至少等于硅原子的分数的碳原子的分数(也称为碳分数)时，硅原子的迁移被加速，且因此形成腔体13的动力学被加速。因此，SiC层12在退火23之前具有大于50％并且有利地小于70％的碳分数。因此，在退火23之前，SiC层12中的硅分数小于50。

当在所述SiC层12和支承层11之间的界面112附近碳和硅原子之间的分数差异较大时，腔体13的形成动力学尤其被加速。另一方面，距离支承层11超过20nm的SiC层12中的碳分数对腔体13的形成动力学没有显著影响。因此，当SiC层12的厚度121大于20nm(垂直于平面P并从与支承层11的界面112测量)时，如[图3a]所示，它具有从支承层11延伸至少20nm的部分，其中碳分数大于50％，有利地小于或等于70％。当SiC层12的厚度121小于或等于20nm时，如[图3b]所示，则其整个厚度121上的碳分数大于50％，有利的小于或等于70％。换句话说，在距离支承层11的20nm范围内(垂直于平面P并从界面112测量)，SiC层12的碳分数有利地在50％至70％之间。

SiC层12与氧发生反应并可能氧化，例如通过点蚀。因此，通过使与SiC层12接触的氧最小化来进行退火23。通过保持与SiC层12接触的氧浓度小于10ppm、优选地小于5ppm、甚至为零来进行堆叠10的退火23。

退火23例如在中性气氛中进行，例如包括至少一种中性气体，诸如氮气或氩气。然后调整中性气氛，使得至少在退火23期间，其氧浓度低于10ppm甚至更低。

根据[图2]的实施方式，方法20还可以包括形成25绝缘层14的步骤和形成26半导体有源层15的步骤，使得最终堆叠10形成SOI基板，如[图1]所示。

如图6所示，绝缘层14的形成25优选地通过从供体基板30的转移来进行。从供体基板30转移的原理被称为智慧切割(SmartCut(TM))。当通过转移来执行形成25绝缘层14时，有利地，也通过从供体基板且如果可能的话从相同供体基板30的转移来执行有源层15的形成26。有利地，同时执行两个上述层25、26的形成。

在执行形成绝缘层14之前，可能需要制备SiC层12的表面122，以容纳绝缘层14。在这种情况下，方法20包括在形成25绝缘层14之前，对所述表面122进行平滑化24的步骤。如图5所示的平滑化24可以通过化学机械抛光(Chemical Mechanical Polishing，CMP)进行。进行平滑化24，使得SiC层12具有小于或等于的表面粗糙度。表面粗糙度也称为平均粗糙度或RMS(Root Mean Square，均方根)粗糙度。可以通过原子力显微镜(Atomic ForceMicroscope，AFM)来评估SiC层的表面122的粗糙度。粗糙度可以在约1μm2的表面122面积的一部分上进行评估。

通过转移同时形成25,26绝缘层25和有源层14、15可以从相同供体基板30进行，供体基板30包括半导体层35，例如晶体或多晶硅或晶体磷化铟或晶体氮化镓，其上延伸有绝缘层34，例如氧化硅。例如，绝缘层34的厚度在100nm至1000nm之间。例如，下面的半导体层35的厚度大于50nm，甚至大于500nm。

同时形成操作25、26随后可以包括将轻离子(例如氢离子或氦离子)注入供体基板30的半导体层35的子步骤，注入深度为绝缘层34下方50nm至500nm之间。例如，注入的剂量为几1016/cm²，能量为几十keV。

同时形成操作25、26随后包括清洁供体基板30的绝缘层34的自由表面341的子步骤，以便允许所述供体基板30的所述绝缘层34与堆叠10的SiC层12之间直接结合(directbonding)。清洁绝缘层34的自由表面341有利地使用从硅技术中已知的配方，诸如所谓的“RCA”(Radio Corporation of America，美国无线电公司)配方或者甚至所谓的CARO配方，包括过氧化氢和硫酸的混合物。

然而，为了使绝缘层34与SiC层12有良好的粘附，有利的是，清洁之后还要对供体基板34的绝缘层34的自由表面341进行活化(activation)。例如，所述活化通过等离子体(例如氧或氮)进行。

通过转移同时形成25、26绝缘层和有源层14、15包括将供体基板30结合到堆叠10的子步骤，如[图6]所示，供体基板34的绝缘层34的自由层341被压靠在堆叠10的SiC层12上。结合之后进行所谓的“分离退火”，目的是在包括先前注入的轻离子的平面中将供体基板30的半导体层35分成两个部分。在分离退火之后，堆叠10因此包括绝缘层14，如图1所示，该绝缘层在SiC层12上方延伸(因为绝缘层与SiC层结合)。半导体层35形成堆叠10的有源层15。

可以进行有源层15的平面化和/或对堆叠10的补充退火，以制备有源层15和/或提高堆叠10的层的粘附性。

[图7]示意性地示出了方法20的第二实施方式。根据该实施方式，形成25绝缘层14的步骤25发生在对堆叠10进行退火的步骤23之前。此颠倒的步骤简化了退火步骤23，因为先前描述的中性气氛不再需要具有低于10ppm的氧浓度。这可以低于1％。因此，制造方法20更易于实施，尤其是利用工业设备。

根据该实施方式，绝缘层14形成在SiC层12上，如[图8]所示。绝缘层形成阻碍，以减少甚至阻止周围气氛的物质向SiC层12扩散。然后，可以在氧浓度小于1％的中性气氛中对堆叠10简单地进行退火23。

退火之前，形成25绝缘层14优选通过CVD沉积来进行，例如原硅酸四乙酯(tetraethyl orthosilicate)Si(OCH₂CH₃)₄(也称为“TEOS”)前体。CVD沉积有利地是等离子增强(称为PECVD，Plasma-Enhanced)，以从前体产生二氧化硅SiO₂的层。该沉积可以在300℃至500℃之间的温度下进行，以免发生堆叠10的退火23。进行沉积以形成绝缘层14，该绝缘层具有垂直于平面P测量的100nm和1000nm之间的厚度。

形成25绝缘层14有利地在以与形成SiC层12的设备相同的设备中进行。这可防止来自外部气氛(例如来自洁净室)的水蒸气沉积到SiC层12上(有氧化SiC层的风险)。

为了制造SOI基板类型的堆叠10，方法20还可以包括形成26有源层15。与[图2]的实施方式不同，根据[图7]，方法20仅在退火23之后形成有源层15。有源层15可以通过从供体基板30的转移来形成，如[图6]所示。然而，本文的供体基板30仅包括晶体或多晶半导体层35。因此，由于仅转移单层，在退火23之前，形成25绝缘层14可以简化通过转移形成有源层15的步骤26。

通过转移形成26有源层15优选地包括轻离子注入，如前所述。然而，调整注入的深度，以便将厚度在50nm和500nm之间的有源层15转移到堆叠10上。供体基板30的结合也优选按照前面描述的方式进行制备。供体基板30的自由表面尤其也通过氧或氮等离子体进行活化，以改善结合。

堆叠10的绝缘层14还可包括，在形成26有源层15之前，对绝缘层的表面141进行平滑化24，以接收有源层15。平滑化24有利地类似于参考图5描述的平滑化。

方法20还可以以与[图2]和[图7]的实施方案相同的方式包括在形成SiC层12的步骤之前，提供支承层11的步骤21。除了提供支承层11之外，提供步骤21还可以包括制备支承层11，以便在退火23期间允许或甚至促进硅原子从支承层11向SiC层12扩散。制备可以包括去除有机或金属污染物、掺杂剂或颗粒。去除可以通过实施已知方法执行，诸如称为“CARO”湿式配方(旨在去除有机污染物)或“RCA”配方序列，诸如包括所谓的“HF”清洁(旨在去除掺杂剂)、称为“SC1”清洁(旨在去除有机污染物和颗粒)和/或称为“SC2”清洁(旨在去除金属污染物)。当支承层11包括自然氧化物时，则有利地通过等离子体将其去除，例如，优选在形成22SiC层12或者甚至对堆叠10进行退火23的腔室中。

[图9]示出了通过透射电子显微镜(Transmission Electron Microscopy，称为“TEM”)获得的根据本发明的半导体堆叠10的明场图像。该堆叠是根据本发明的方法获得的。堆叠10包括单晶硅支承层11、多晶SiC层12以及从支承层11与SiC层12之间的界面112延伸到支承层11中的多个腔体13。支承层11在与SiC层12的界面112处具有[001]平面，使得腔体具有沿{111}晶体平面延伸的刻面(由沿[111]方向取向的箭头表示，垂直于(111)平面)。

SiC层12中SiC晶粒的不同取向导致该层内对比度的大的差异。然而，这种对比度的差异不应被解释为孔隙、气泡或空隙的存在。在[图9]的特定情况下，SiC层也具有不同的晶体结构，例如大多数结晶晶粒为3C多型体，少数晶粒为包括4H和6H的其他多型体。这种结构上的差异也导致了[图9]中观察到的SiC层12的外观。SiC层12是无孔的。支承层11也是无孔的。

在该图像中，腔体13的高度在10nm到40nm之间。该高度是垂直于平面P并从SiC层12测量的。

每个腔体13具有金字塔形状，并且具有与支承层11和SiC层12之间的界面对齐的基部。换句话说，金字塔的基部与该界面重合。金字塔的顶点位于支承层11中，其可变深度取决于腔体13的尺寸。

从[图9]中可以看出，腔体13仅位于支承层11和SiC层12之间的界面处。

Claims (15)

1.一种用于制造半导体堆叠(10)的方法(20)，所述方法包括从称为支承层的第一硅层(11)的以下步骤：

形成(22)碳化硅层(12)，所述碳化硅层在所述支承层(11)之上延伸，具有从所述支承层(11)测量的大于5nm的厚度(121)，在距离所述支承层(11)的20nm范围内，所述碳化硅层(12)的碳原子的分数确切地大于50％；以及

对所述支承层(11)和碳化硅层(12)进行退火(23)，直到形成腔体(13)，每个腔体(13)从所述碳化硅层(12)延伸到所述支承层(11)中，在退火步骤(23)期间，与所述碳化硅层(12)接触的氧的浓度小于10ppm。

2.根据权利要求1所述的方法(20)，其中，退火(23)在900℃至1100℃之间的温度下进行15分钟至2小时之间的持续时间。

3.根据前述权利要求中任一项所述的方法(20)，其中，由形成步骤(22)得到的所述碳化硅层(12)是非晶的，对所述层进行退火(23)以使所述碳化硅层(12)以多晶排列结晶。

4.根据前述权利要求中任一项所述的方法(20)，其中，所述支承层(11)在平面(P)中取向，并且其中距离所述支承层(11)的20nm范围内，所述碳化硅层(12)的碳原子的分数小于或等于70％。

5.根据前述权利要求中任一项所述的方法(20)，其中，所述碳化硅层(12)的厚度(121)小于500nm。

6.根据前述权利要求中任一项所述的方法(20)，其中，所述支承层(11)在平面(P)中取向，并且其中所述腔体(13)延伸超过从垂直于所述平面(P)并从所述碳化硅层(12)测量的5nm和100nm之间的距离(133)。

7.根据前述权利要求中任一项所述的方法(20)，所述方法包括形成(25)在所述碳化硅层(12)之上延伸的绝缘层(14)。

8.根据权利要求7所述的方法(20)，其中，在所述退火(23)之前，通过沉积来形成(25)所述绝缘层(14)。

9.根据权利要求7和8中任一项所述的方法(20)，其中，对所述支承层(11)、所述碳化硅层(12)和所述绝缘层(14)进行退火(23)是在氧浓度小于1％的气氛中进行的。

10.一种半导体堆叠(10)，所述半导体堆叠包括：

称为支承层的第一硅层(11)；

碳化硅层(12)，所述碳化硅层在所述支承层(11)之上延伸，具有从所述支承层(11)测量的大于5nm的厚度(121)；以及

腔体(13)，每个腔体(13)从所述碳化硅层(12)延伸到所述支承层(11)中。

11.根据权利要求10所述的半导体堆叠(10)，其中，所述支承层(11)在平面(P)中取向，并且其中所述腔体(13)延伸超过从垂直于所述平面(P)并从所述碳化硅层(12)测量的5nm和100nm之间的距离(133)。

12.根据权利要求11所述的半导体堆叠(10)，其中，当所述腔体(13)延伸超过从垂直于所述平面(P)并从所述碳化硅层(12)测量的大于15nm的距离(133)时，每个腔体(13)具有刻面，每个所述刻面平行于晶体平面取向。

13.根据权利要求10至12中任一项所述的半导体堆叠(10)，其中，每个腔体(13)具有金字塔形状、并且具有与所述支承层(11)和所述碳化硅层(12)之间的界面对齐的基部。

14.根据权利要求10至13中任一项所述的半导体堆叠(10)，其中，所述腔体(13)仅位于所述支承层(11)和所述碳化硅层(12)之间的界面处。

15.根据权利要求10至14中任一项所述的半导体堆叠(10)，其中，所述碳化硅层(12)是无孔的。