[go: up one dir, main page]

CN120300003A - 一种提高散热能力和改善翘曲的芯片封装结构及制备方法 - Google Patents

一种提高散热能力和改善翘曲的芯片封装结构及制备方法 Download PDF

Info

Publication number
CN120300003A
CN120300003A CN202510454210.6A CN202510454210A CN120300003A CN 120300003 A CN120300003 A CN 120300003A CN 202510454210 A CN202510454210 A CN 202510454210A CN 120300003 A CN120300003 A CN 120300003A
Authority
CN
China
Prior art keywords
heat dissipation
functional
chip
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202510454210.6A
Other languages
English (en)
Inventor
陈志华
施雨婷
马书英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Jiangsu Co ltd
Original Assignee
Huatian Technology Jiangsu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Jiangsu Co ltd filed Critical Huatian Technology Jiangsu Co ltd
Priority to CN202510454210.6A priority Critical patent/CN120300003A/zh
Publication of CN120300003A publication Critical patent/CN120300003A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W74/01
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B80/00Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H10W20/20
    • H10W20/40
    • H10W40/037
    • H10W40/226
    • H10W74/117
    • H10W74/137

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开一种提高散热能力和改善翘曲的芯片封装结构及制备方法,该方法包括以下步骤:在基板上制备重布线结构,在重布线结构上形成金属导电结构;在重布线结构上连接若干功能芯片;在至少一种功能芯片上设若干散热结构,再对所有功能芯片和散热结构进行封装,形成塑封体;对塑封体进行减薄,露出散热结构;去除基板,在重布线结构上形成导电结构,得到封装体;根据实际需求在封装体上贴装或不贴装载板。本发明将若干裸硅和散热膜堆叠在功能芯片上,能够改善翘曲、提高散热能力,在此基础上进行塑封,可减小塑封料用量;将若干种功能芯片通过覆晶工艺焊接到重布线结构上,可高效实现晶圆重构,能同时解决高密度扇出型重构晶圆的翘曲和散热问题。

Description

一种提高散热能力和改善翘曲的芯片封装结构及制备方法
技术领域
本发明属于芯片封装技术领域,具体涉及一种提高散热能力和改善翘曲的芯片封装结构及制备方法。
背景技术
近些年来,人工智能实现爆发式发展,HBM(英文全称High Bandwidth Memory,中文全称高带宽存储器)市场需求量不断增大。HBM Stack(堆栈)通过CoWoS(英文全称Chipon Wafer on Substrate)等2.5D封装工艺,和CPU/GPU等并排铺设在硅中介基板上方,CPU/GPU等逻辑die采用倒片封装(FC)形式和硅中介基板连接,存储器和GPU等逻辑芯片之间通过RDL(英文全称Redistribution Layer,中文全称再分布层)技术实现通信,通过LMC(英文全称Liquid Molding Compound,中文全称液态塑封料)对芯片形成互连和保护。然而其堆叠后高度远高于并排CPU/GPU,且塑封料的使用量增加,由于塑封料与硅的热膨胀系数差异大,在塑封工艺后,重构晶圆的翘曲会很明显,严重影响后续制程的正常作业。而且大量DRAM(英文全称Dynamic Random Access Memory)堆叠,和GPU/CPU封装在一起后,产生大量的热量。因此,亟需找到一种能同时解决高密度扇出型封装重构晶圆翘曲和散热问题的封装结构和封装方法。
发明内容
为解决现有技术中存在的技术问题,本发明的目的在于提供一种提高散热能力和改善翘曲的芯片封装结构及制备方法,能够同时解决高密度扇出型封装重构晶圆的翘曲和散热问题。
为实现上述目的,达到上述技术效果,本发明采用的技术方案为:
一种提高散热能力和改善翘曲的芯片封装结构的制备方法,包括以下步骤:
提供一基板,在基板上制备重布线结构,在重布线结构上形成金属导电结构;
在重布线结构上连接若干种不同的功能芯片,每种功能芯片的数量为若干个,功能芯片与金属导电结构形成电性连接;
在至少一种功能芯片上设置若干组散热结构,再对所有功能芯片和散热结构进行封装,形成塑封体;
对塑封体进行减薄,露出散热结构;
去除基板,再在重布线结构上形成导电结构,得到封装体;
根据实际生产需求在封装体上贴装或不贴装载板(PCB板、有机载板等)。
进一步的,所述制备方法包括以下步骤:
步骤一:在基板上设置临时键合层;
步骤二:在基板上制备重布线结构,在重布线结构表面的金属焊盘上形成金属导电结构;
步骤三:在重布线结构上连接若干种不同的功能芯片,每种功能芯片的数量为若干个,功能芯片与金属导电结构形成电性连接;
步骤四:在至少一种功能芯片上设置若干组散热结构;
步骤五:对所有功能芯片和散热结构进行封装,形成塑封体;
步骤六:对塑封体进行减薄,露出功能芯片表面的散热结构;
步骤七:去除基板;
步骤八:在重布线结构远离功能芯片的一面形成导电结构,得到封装体;
步骤九:根据实际生产需求确定是否在封装体上贴装PCB板或有机载板。
进一步的,步骤二中,在基板上制备重布线结构,在重布线结构表面的金属焊盘上形成金属导电结构的步骤包括:
在临时键合层上通过磁控溅射工艺、光刻工艺及电镀工艺的配合形成第一层金属重布线层,然后通过涂布或压膜工艺在第一层金属重布线层上覆盖第一层钝化层,并通过光刻工艺在第一层钝化层上形成导通开孔;如此循环,按照上述步骤依次交替制成其他层金属重布线层和钝化层,金属重布线层为多层,每相邻的两层金属重布线层电连,在最上层的金属重布线层上形成金属导电结构,便于后续与功能芯片电性连接,进而完成整个重布线结构的制备;
由于位于最下层和最上层的两层金属重布线层的金属线路为金属焊盘,故在最上层的金属焊盘上形成金属导电结构,金属导电结构为通过植球工艺形成的焊球或者通过电镀工艺形成的金属凸块。
进一步的,步骤三中,在重布线结构上连接功能芯片Ⅰ和功能芯片Ⅱ两种不同的功能芯片,所述功能芯片Ⅰ设置有若干个,所述功能芯片Ⅱ设置有多个且由上至下顺序堆叠在一起,所述功能芯片Ⅰ和功能芯片Ⅱ分别与金属导电结构形成电性连接。
进一步的,步骤四中,所述功能芯片Ⅰ上设置有一组散热结构,所述散热结构包括由下至上依次设置的散热膜和裸硅。
进一步的,步骤四中,所述功能芯片Ⅰ上设置有两组或两组以上散热结构,所述散热结构包括由下至上依次设置的散热膜和裸硅,所述功能芯片Ⅰ上的散热膜和裸硅交替排列。
进一步的,所述散热膜包括由上至下依次设置的上粘层、中间层和下粘层,所述上粘层和下粘层具有胶粘性,所述中间层为石英玻璃、碳纳米管或石墨烯。
进一步的,步骤九中,当在封装体上贴装PCB板时,所述导电结构为通过植球工艺形成的焊球;当在封装体上贴装有机载板时,所述导电结构为通过电镀工艺形成的电镀金属凸块。
本发明还公开了一种如上所述的提高散热能力和改善翘曲的芯片封装结构的制备方法制备得到的芯片封装结构。
进一步的,所述芯片封装结构包括重布线结构,所述重布线结构上连接若干种不同的功能芯片,每种功能芯片的数量为若干个,功能芯片与金属导电结构形成电性连接,在至少一种功能芯片上设置若干组散热结构,散热结构包括由下至上依次设置的散热膜和裸硅,重布线结构上远离功能芯片的一侧形成导电结构,导电结构上贴装或不贴装载板。
与现有技术相比,本发明的有益效果为:
本发明公开了一种提高散热能力和改善翘曲的芯片封装结构及制备方法,通过Die attach工艺将若干裸硅和散热膜堆叠在功能芯片上,这种采用散热膜及裸硅依次叠加的方法能够增加功能芯片的高度,同时能够通过增加硅占比来改善翘曲,能够通过叠加的散热膜来提高散热能力,在此基础上进行塑封,可显著减小塑封料的用量,降低制备成本,控制翘曲程度,解决了现有技术中由于不同功能芯片之间存在高度差导致的塑封料用量增多、硅占比减小、翘曲较大的问题;在基板上进行重布线工艺,通过金属导电结构将若干种功能芯片通过覆晶工艺焊接到重布线结构上,从而可实现晶圆重构;整体结构简单,制备工艺简单,成本低廉,能够同时解决高密度扇出型封装重构晶圆的翘曲和散热问题,适合进行工业化推广使用。
附图说明
图1为本发明的步骤一的结构示意图;
图2为本发明的步骤二的结构示意图;
图3为本发明的步骤三的结构示意图;
图4为本发明的功能芯片Ⅰ的结构示意图;
图5为本发明的功能芯片Ⅱ的结构示意图;
图6为本发明实施例1的步骤四的结构示意图;
图7为本发明实施例1的步骤五的结构示意图;
图8为本发明实施例1的步骤六的结构示意图;
图9为本发明实施例1的步骤七的结构示意图;
图10为本发明实施例1的步骤八的结构示意图;
图11为本发明实施例1的步骤九的结构示意图;
图12为本发明实施例2的步骤四的结构示意图;
图13为本发明实施例2的步骤五的结构示意图;
图14为本发明实施例2的步骤六的结构示意图;
图15为本发明实施例2的步骤七的结构示意图;
图16为本发明实施例2的步骤八的结构示意图;
图17为本发明实施例2的步骤九的结构示意图;
其中,1-玻璃;2-临时键合层;3-重布线结构;4-金属导电结构;5-功能芯片Ⅰ;501-微凸块结构一;6-功能芯片Ⅱ;601-硅通孔;602-金属凸块;603-绝缘料;7-散热膜;8-裸硅;9-塑封体;10-导电结构;11-PCB板。
具体实施方式
下面对本发明进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览,并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
如图1-11所示,本发明公开了一种提高散热能力和改善翘曲的芯片封装结构的制备方法,包括以下步骤:
步骤一:如图1所示,在基板上涂布临时键合胶等聚合物形成临时键合层2,采用加热、激光等方式对临时键合胶等聚合物进行固化,基板选择玻璃1。
步骤二:如图2所示,在步骤一所得玻璃1上制备包括若干层金属重布线层的重布线结构3,在重布线结构3的金属焊盘上形成金属导电结构4,具体步骤为:
在临时键合层上通过磁控溅射工艺、光刻工艺及电镀工艺的配合形成第一层金属重布线层,然后通过涂布或压膜工艺在第一层金属重布线层上覆盖第一层钝化层,并通过光刻工艺在第一层钝化层上形成导通开孔,导通开孔的作用为当后续把玻璃1拆掉后,通过最下层的导电开孔制备导电凸块才能连接后面的PCB板;如此循环,按照上述步骤依次交替制成其他层金属重布线层和钝化层,金属重布线层为多层,每相邻的两层金属重布线层电连,在最上层的金属重布线层上形成金属导电结构4,便于后续与功能芯片电性连接,进而完成整个重布线结构3的制备;
由于位于最下层和最上层的两层金属重布线层的金属线路为金属焊盘,故在最上层的金属焊盘上形成金属导电结构4,金属导电结构4可以为通过植球工艺形成的焊球如锡球,也可以为通过电镀工艺形成的金属凸块。
步骤三:如图3-5所示,在重布线结构3上连接若干种不同的功能芯片,每种功能芯片的数量为若干个,功能芯片与金属导电结构4形成电性连接。
在一些实施方式中,通过覆晶工艺,在重布线结构3上焊接功能芯片Ⅰ5和功能芯片Ⅱ6两种不同的功能芯片,功能芯片Ⅰ5的微凸块结构一501和功能芯片Ⅱ6的金属凸块602分别与金属导电结构4形成电性连接。其中,功能芯片Ⅱ6设置有多个且由上至下顺序堆叠在一起,相邻功能芯片Ⅱ6之间通过硅通孔601和金属凸块602连接,功能芯片Ⅱ6上设置有绝缘料603,绝缘料603可以是通过MUF工艺填充的液态塑封料,也可以是通过热压非导电膜(TC NCF)热压键合方式进行填充的非导电膜,作用为填充功能芯片堆叠间的缝隙,形成整个结构稳定的HBM。功能芯片Ⅰ5可选择CPU/GPU,功能芯片Ⅱ6可选择存储芯片。
步骤四:如图6所示,在至少一种功能芯片上设置一组散热结构,或者周期排列至少两组散热结构,每组散热结构均包括由下至上依次设置的散热膜7和裸硅8。当散热结构至少有两组时,功能芯片上的散热膜7和裸硅8需要交替排列,位于最下侧的散热结构中的散热膜7粘附在功能芯片上;
在一些实施方式中,在每层裸硅8上贴上一层相适配的散热膜7,每层散热膜7均由三层结构组成,由上至下依次为上粘层、中间层和下粘层,上粘层和下粘层具有胶粘性,上粘层用于与裸硅8相连,除了位于最下侧的散热结构中的散热膜7的下粘层用于与功能芯片相连,余下散热膜7的下粘层用于与相邻的裸硅8相连,中间层为石英玻璃、碳纳米管、石墨烯等材料;使用时,将研磨切割后与功能芯片Ⅰ5尺寸相同且相适配的带有散热膜7的裸硅8通过DA(Die attach)粘附在功能芯片Ⅰ5表面,器件运行时产生大量热量,热量能够通过功能芯片Ⅰ5从背面传热至散热膜7上,再将热量传至裸硅8上。一层散热膜7、一层裸硅8依次叠加,从而增加硅占比、减少塑封料的使用,达到减小塑封后翘曲的目的,裸硅8的高度可根据DRAM堆叠的堆叠高度设定。
步骤五:如图7所示,对功能芯片和散热结构进行封装,形成塑封体9;
在一些实施方式中,通过塑封MUF工艺对功能芯片Ⅰ5、功能芯片Ⅱ6、散热膜7和裸硅8进行封装,形成塑封体9,塑封体9对功能芯片Ⅰ3和功能芯片Ⅱ4起保护作用的同时支撑整个重构晶圆,通过裸硅8和散热膜7的堆叠,使翘曲情况得到控制。
步骤六:如图8所示,对塑封体9进行研磨减薄,露出功能芯片表面的裸硅8,有利于提高散热效果。
步骤七:如图9所示,采用激光解键合、热释放、化学释放或机械释放等工艺拆掉玻璃1,并用药液对临时键合层2进行清洗,重新涂覆钝化层,并在钝化层上形成一层或多层重布线金属层,在重布线金属层的顶端制作凸点下金属焊盘。
步骤八:如图10所示,在凸点下金属焊盘上形成导电结构10,导电结构10为通过植球工艺形成的焊球或通过电镀工艺形成的金属凸块,得到封装体。
步骤九:如图11所示,根据实际需求在封装体底部贴装载板,载板采用PCB板11或有机载板等:如果封装体在后续制程中直接贴装PCB板11,则导电结构10可选择通过植球工艺形成的焊球;如果封装体在后续制程中贴装有机载板,则导电结构10可选择电镀形成的金属凸块。还可根据实际情况可继续堆叠散热膜7和裸硅8。
本发明还公开了一种提高散热能力和改善翘曲的芯片封装结构,采用如上所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法制备得到,该芯片封装结构包括重布线结构3,重布线结构3上设置有若干种功能芯片,每种功能芯片的数量为若干个,功能芯片与重布线结构3的金属导电结构4形成电性连接,在至少一种功能芯片上设置一组散热结构或者周期排列至少两组散热结构,每组散热结构均包括由下至上依次设置的散热膜7和裸硅8,功能芯片和散热结构塑封于塑封体9内,塑封体9经研磨减薄后暴露出表面的裸硅8,重布线结构3上远离功能芯片的一侧形成导电结构10,重布线结构3上远离功能芯片的一侧设置有PCB板11或有机载板,如果贴装PCB板11,则导电结构10可选择通过植球工艺形成的焊球;如果贴装有机载板,则导电结构10可选择电镀形成的金属凸块。
实施例1
如图1-11所示,一种提高散热能力和改善翘曲的芯片封装结构的制备方法,包括以下步骤:
步骤一:如图1所示,在玻璃1上涂布常规临时键合胶形成临时键合层2,采用激光方式对常规临时键合胶进行固化;
步骤二:如图2所示,在步骤一所得玻璃1上制备包括多层金属重布线层的重布线结构3,在重布线结构3的金属焊盘上形成金属导电结构4,具体步骤为:
在临时键合层上通过磁控溅射工艺、光刻工艺及电镀工艺的配合形成第一层金属重布线层,然后通过涂布或压膜工艺在第一层金属重布线层上覆盖第一层钝化层,并通过光刻工艺在第一层钝化层上形成导通开孔,采用常规成熟技术即可,在此不做赘述;如此循环,按照上述步骤依次交替制成其他层金属重布线层和钝化层,金属重布线层为多层,每相邻的两层金属重布线层电连,在最上层的金属重布线层上形成金属导电结构4,便于后续与倒装的功能芯片(功能芯片Ⅰ5和功能芯片Ⅱ6)电性连接,进而完成整个重布线结构3的制备;
由于位于最下层和最上层的两层金属重布线层的金属线路为金属焊盘,故在最上层的金属焊盘上形成金属导电结构4,金属导电结构4为通过植球工艺形成的锡球;
步骤三:如图3-5所示,通过覆晶工艺,在重布线结构3上焊接功能芯片Ⅰ5和功能芯片Ⅱ6两种不同的功能芯片,功能芯片Ⅰ5的微凸块结构一501和功能芯片Ⅱ6的金属凸块602分别与金属导电结构4形成电性连接。其中,功能芯片Ⅰ5设置有一个,功能芯片Ⅱ6设置有多个且由上至下顺序堆叠在一起,相邻功能芯片Ⅱ6之间通过硅通孔601和金属凸块602连接,功能芯片Ⅱ6上设置有绝缘料603,绝缘料603为通过MUF工艺填充的液态塑封料,作用为填充功能芯片Ⅱ6堆叠间的缝隙,形成整个结构稳定的HBM;
步骤四:如图6所示,在功能芯片Ⅰ5上设置一组散热结构,散热结构包括由下至上依次设置的散热膜7和裸硅8,散热膜7由三层结构组成,由上至下依次为上粘层、中间层和下粘层,上粘层和下粘层具有胶粘性,中间层为石英玻璃;
具体的,在裸硅8上贴上一层相适配的散热膜7,上粘层用于与裸硅8相连,散热膜7的下粘层用于与功能芯片Ⅰ5相连;将研磨切割后与功能芯片Ⅰ5尺寸相同且相适配的贴有散热膜7的裸硅8通过DA(Die attach)粘附在功能芯片Ⅰ5表面,器件运行时产生大量热量,热量能够通过功能芯片Ⅰ5从背面传热至散热膜7上,再将热量传至裸硅8上。散热膜7、裸硅8叠加,从而增加硅占比、减少塑封料的使用,达到减小塑封后翘曲的目的,裸硅8的高度可根据DRAM堆叠的堆叠高度设定;
步骤五:如图7所示,通过塑封MUF工艺对功能芯片Ⅰ5、功能芯片Ⅱ6、散热膜7和裸硅8进行封装,形成塑封体9,塑封体9对功能芯片Ⅰ3和功能芯片Ⅱ4起保护作用的同时支撑整个重构晶圆,通过裸硅8和散热膜7的堆叠,使翘曲情况得到控制;
步骤六:如图8所示,对塑封体9进行研磨减薄,露出功能芯片表面的裸硅8,有利于提高散热效果;
步骤七:如图9所示,采用激光解键合工艺拆掉玻璃1,并用常规清洗药液对临时键合层2进行清洗,重新涂覆钝化层,并在钝化层上形成一层重布线金属层,在重布线金属层的顶端制作凸点下金属焊盘;
步骤八:如图10所示,在凸点下金属焊盘上形成导电结构10,导电结构10为通过植球工艺形成的焊球,得到封装体;
步骤九:如图11所示,封装体在后续制程中直接贴装PCB板11。
一种提高散热能力和改善翘曲的芯片封装结构,采用如上所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法制备得到,该芯片封装结构包括重布线结构3,重布线结构3上设置有功能芯片Ⅰ5和功能芯片Ⅱ6两种不同的功能芯片,功能芯片Ⅰ5设置有一个,功能芯片Ⅱ6设置有多个且由上至下顺序堆叠在一起,相邻功能芯片Ⅱ6之间通过硅通孔601和金属凸块602连接,功能芯片Ⅱ6上设置有绝缘料603,功能芯片Ⅰ5的微凸块结构一501和功能芯片Ⅱ6的金属凸块602分别与金属导电结构4形成电性连接,在功能芯片Ⅰ5上设置一组散热结构,散热结构包括由下至上依次设置的散热膜7和裸硅8,散热膜7由三层结构组成,由上至下依次为上粘层、中间层和下粘层,上粘层和下粘层具有胶粘性,中间层为石英玻璃,重布线结构3上远离功能芯片的一侧形成导电结构10,导电结构10为通过植球工艺形成的焊球,导电结构10上设置有PCB板11。
实施例2
本实施例与实施例1的区别在于,本实施例的散热结构设置有两组。
如图1-5、12-17所示,一种提高散热能力和改善翘曲的芯片封装结构的制备方法,包括以下步骤:
步骤一:如图1所示,在玻璃1上涂布常规临时键合胶形成临时键合层2,采用激光方式对常规临时键合胶进行固化;
步骤二:如图2所示,在步骤一所得玻璃1上制备包括多层金属重布线层的重布线结构3,在重布线结构3的金属焊盘上形成金属导电结构4,具体步骤为:
在临时键合层上通过磁控溅射工艺、光刻工艺及电镀工艺的配合形成第一层金属重布线层,然后通过涂布或压膜工艺在第一层金属重布线层上覆盖第一层钝化层,并通过光刻工艺在第一层钝化层上形成导通开孔,采用常规成熟技术即可,在此不做赘述;如此循环,按照上述步骤依次交替制成其他层金属重布线层和钝化层,金属重布线层为多层,每相邻的两层金属重布线层电连,在最上层的金属重布线层上形成金属导电结构4,便于后续与倒装的功能芯片(功能芯片Ⅰ5和功能芯片Ⅱ6)电性连接,进而完成整个重布线结构3的制备;
由于位于最下层和最上层的两层金属重布线层的金属线路为金属焊盘,故在最上层的金属焊盘上形成金属导电结构4,金属导电结构4为通过植球工艺形成的锡球;
步骤三:如图3-5所示,通过覆晶工艺,在重布线结构3上焊接功能芯片Ⅰ5和功能芯片Ⅱ6两种不同的功能芯片,功能芯片Ⅰ5的微凸块结构一501和功能芯片Ⅱ6的金属凸块602分别与金属导电结构4形成电性连接。其中,功能芯片Ⅰ5设置有一个,功能芯片Ⅱ6设置有多个且由上至下顺序堆叠在一起,相邻功能芯片Ⅱ6之间通过硅通孔601和金属凸块602连接,功能芯片Ⅱ6上设置有绝缘料603,绝缘料603为通过MUF工艺填充的液态塑封料,作用为填充功能芯片Ⅱ6堆叠间的缝隙,形成整个结构稳定的HBM;
步骤四:如图12所示,在功能芯片Ⅰ5上设置两组散热结构,每组散热结构均包括由下至上依次设置的散热膜7和裸硅8,功能芯片Ⅰ5上的散热膜7和裸硅8交替排列,散热膜7由三层结构组成,由上至下依次为上粘层、中间层和下粘层,上粘层和下粘层具有胶粘性,中间层为石英玻璃;
具体的,在每层裸硅8上贴上一层相适配的散热膜7,上粘层用于与裸硅8相连;将研磨切割后与功能芯片Ⅰ5尺寸相同且相适配的贴有散热膜7的裸硅8通过DA(Die attach)粘附在功能芯片Ⅰ5表面,器件运行时产生大量热量,热量能够通过功能芯片Ⅰ5从背面传热至散热膜7上,再将热量传至裸硅8上。散热膜7、裸硅8叠加,从而增加硅占比、减少塑封料的使用,达到减小塑封后翘曲的目的,裸硅8的高度可根据DRAM堆叠的堆叠高度设定;
步骤五:如图13所示,通过塑封MUF工艺对功能芯片Ⅰ5、功能芯片Ⅱ6、散热膜7和裸硅8进行封装,形成塑封体9,塑封体9对功能芯片Ⅰ3和功能芯片Ⅱ4起保护作用的同时支撑整个重构晶圆,通过裸硅8和散热膜7的堆叠,使翘曲情况得到控制;
步骤六:如图14所示,对塑封体9进行研磨减薄,露出功能芯片表面的裸硅8,有利于提高散热效果;
步骤七:如图15所示,采用激光解键合工艺拆掉玻璃1,并用常规清洗药液对临时键合层2进行清洗,重新涂覆钝化层,并在钝化层上形成一层重布线金属层,在重布线金属层的顶端制作凸点下金属焊盘;
步骤八:如图16所示,在凸点下金属焊盘上形成导电结构10,导电结构10为通过植球工艺形成的焊球,得到封装体;
步骤九:如图17所示,封装体在后续制程中直接贴装PCB板11。
一种提高散热能力和改善翘曲的芯片封装结构,采用如上所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法制备得到,该芯片封装结构包括重布线结构3,重布线结构3上设置有功能芯片Ⅰ5和功能芯片Ⅱ6两种不同的功能芯片,功能芯片Ⅰ5设置有一个,功能芯片Ⅱ6设置有多个且由上至下顺序堆叠在一起,相邻功能芯片Ⅱ6之间通过硅通孔601和金属凸块602连接,功能芯片Ⅱ6上设置有绝缘料603,功能芯片Ⅰ5的微凸块结构一501和功能芯片Ⅱ6的金属凸块602分别与金属导电结构4形成电性连接,在功能芯片Ⅰ5上周期排列两组散热结构,每组散热结构均包括由下至上依次设置的散热膜7和裸硅8,散热膜7和裸硅8各有两层,功能芯片Ⅰ5上的散热膜7和裸硅8交替排列,最下层为散热膜7,最上层为裸硅8,散热膜7由三层结构组成,由上至下依次为上粘层、中间层和下粘层,上粘层和下粘层具有胶粘性,中间层为石英玻璃,位于最下层的散热膜7的下粘层与功能芯片Ⅰ5相粘连,位于最下层的散热膜7的上粘层与其中一层裸硅8相粘连,另外一层裸硅8与另外一层散热膜7的上粘层相连,功能芯片Ⅰ5、功能芯片Ⅱ6、散热膜7和裸硅8塑封于塑封体9内,塑封体9经研磨减薄后暴露出最上层的裸硅8,重布线结构3上远离功能芯片的一侧形成导电结构10,导电结构10为通过植球工艺形成的焊球,导电结构10上设置有PCB板11。
其余同实施例1。
本发明涉及的工艺皆为现有成熟工艺范畴,在此不做赘述,本领域技术人员完全可以借助常规工艺手段操作本发明并取得本发明所述有益效果。
本发明未具体描述的部分或结构采用现有技术或现有产品即可,在此不做赘述。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种提高散热能力和改善翘曲的芯片封装结构的制备方法,其特征在于,包括以下步骤:
提供一基板,在基板上制备重布线结构,在重布线结构上形成金属导电结构;
在重布线结构上连接若干种不同的功能芯片,每种功能芯片的数量为若干个,功能芯片与金属导电结构形成电性连接;
在至少一种功能芯片上设置若干组散热结构,再对所有功能芯片和散热结构进行封装,形成塑封体;
对塑封体进行减薄,露出散热结构;
去除基板,再在重布线结构上形成导电结构,得到封装体;
根据实际生产需求在封装体上贴装或不贴装载板。
2.根据权利要求1所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法,其特征在于,包括以下步骤:
步骤一:在基板上设置临时键合层;
步骤二:在基板上制备重布线结构,在重布线结构表面的金属焊盘上形成金属导电结构;
步骤三:在重布线结构上连接若干种不同的功能芯片,每种功能芯片的数量为若干个,功能芯片与金属导电结构形成电性连接;
步骤四:在至少一种功能芯片上设置若干组散热结构;
步骤五:对所有功能芯片和散热结构进行封装,形成塑封体;
步骤六:对塑封体进行减薄,露出功能芯片表面的散热结构;
步骤七:去除基板;
步骤八:在重布线结构远离功能芯片的一面形成导电结构,得到封装体;
步骤九:根据实际生产需求确定是否在封装体上贴装PCB板或有机载板。
3.根据权利要求2所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法,其特征在于,步骤二中,在基板上制备重布线结构,在重布线结构表面的金属焊盘上形成金属导电结构的步骤包括:
在临时键合层上通过磁控溅射工艺、光刻工艺及电镀工艺的配合形成第一层金属重布线层,然后通过涂布或压膜工艺在第一层金属重布线层上覆盖第一层钝化层,并通过光刻工艺在第一层钝化层上形成导通开孔;如此循环,按照上述步骤依次交替制成其他层金属重布线层和钝化层,金属重布线层为多层,每相邻的两层金属重布线层电连,在最上层的金属重布线层上形成金属导电结构,便于后续与功能芯片电性连接,进而完成整个重布线结构的制备;
由于位于最下层和最上层的两层金属重布线层的金属线路为金属焊盘,故在最上层的金属焊盘上形成金属导电结构,金属导电结构为通过植球工艺形成的焊球或者通过电镀工艺形成的金属凸块。
4.根据权利要求2所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法,其特征在于,步骤三中,在重布线结构上连接功能芯片Ⅰ和功能芯片Ⅱ两种不同的功能芯片,所述功能芯片Ⅰ设置有若干个,所述功能芯片Ⅱ设置有多个且由上至下顺序堆叠在一起,所述功能芯片Ⅰ和功能芯片Ⅱ分别与金属导电结构形成电性连接。
5.根据权利要求4所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法,其特征在于,步骤四中,所述功能芯片Ⅰ上设置有一组散热结构,所述散热结构包括由下至上依次设置的散热膜和裸硅。
6.根据权利要求4所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法,其特征在于,步骤四中,所述功能芯片Ⅰ上设置有两组或两组以上散热结构,所述散热结构包括由下至上依次设置的散热膜和裸硅,所述功能芯片Ⅰ上的散热膜和裸硅交替排列。
7.根据权利要求5或6所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法,其特征在于,所述散热膜包括由上至下依次设置的上粘层、中间层和下粘层,所述上粘层和下粘层具有胶粘性,所述中间层为石英玻璃、碳纳米管或石墨烯。
8.根据权利要求2所述的一种提高散热能力和改善翘曲的芯片封装结构的制备方法,其特征在于,步骤九中,当在封装体上贴装PCB板时,所述导电结构为通过植球工艺形成的焊球;当在封装体上贴装有机载板时,所述导电结构为通过电镀工艺形成的电镀金属凸块。
9.一种根据权利要求1-8任一所述的提高散热能力和改善翘曲的芯片封装结构的制备方法制备得到的芯片封装结构。
10.根据权利要求9所述的一种提高散热能力和改善翘曲的芯片封装结构,其特征在于,包括重布线结构,所述重布线结构上连接若干种不同的功能芯片,每种功能芯片的数量为若干个,功能芯片与金属导电结构形成电性连接,在至少一种功能芯片上设置若干组散热结构,散热结构包括由下至上依次设置的散热膜和裸硅,重布线结构上远离功能芯片的一侧形成导电结构,导电结构上贴装或不贴装载板。
CN202510454210.6A 2025-04-11 2025-04-11 一种提高散热能力和改善翘曲的芯片封装结构及制备方法 Pending CN120300003A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202510454210.6A CN120300003A (zh) 2025-04-11 2025-04-11 一种提高散热能力和改善翘曲的芯片封装结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202510454210.6A CN120300003A (zh) 2025-04-11 2025-04-11 一种提高散热能力和改善翘曲的芯片封装结构及制备方法

Publications (1)

Publication Number Publication Date
CN120300003A true CN120300003A (zh) 2025-07-11

Family

ID=96273866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202510454210.6A Pending CN120300003A (zh) 2025-04-11 2025-04-11 一种提高散热能力和改善翘曲的芯片封装结构及制备方法

Country Status (1)

Country Link
CN (1) CN120300003A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081649A (zh) * 2018-10-22 2020-04-28 三星电子株式会社 半导体封装
CN221596429U (zh) * 2022-11-10 2024-08-23 台湾积体电路制造股份有限公司 封装物
CN221861640U (zh) * 2022-12-27 2024-10-18 台湾积体电路制造股份有限公司 半导体组件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081649A (zh) * 2018-10-22 2020-04-28 三星电子株式会社 半导体封装
CN221596429U (zh) * 2022-11-10 2024-08-23 台湾积体电路制造股份有限公司 封装物
CN221861640U (zh) * 2022-12-27 2024-10-18 台湾积体电路制造股份有限公司 半导体组件

Similar Documents

Publication Publication Date Title
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
US12362263B2 (en) Electronic package and method of fabricating the same
CN112038330B (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
US9953907B2 (en) PoP device
CN110197793A (zh) 一种芯片及封装方法
CN113192904B (zh) 一种多芯片三维堆叠扇出型封装结构及其封装方法
US12051650B2 (en) Semiconductor package and method
US12205879B2 (en) Symmetrical substrate for semiconductor packaging
US12512384B2 (en) Semiconductor package with electrically conductive structure and manufacturing method thereof
CN113555350A (zh) 互连的多个倒装芯片堆叠的封装结构及其制备方法
US20250259955A1 (en) Method for chip packaging with high-density connection layer, and chip packaging structure
CN115394768B (zh) 一种多层高带宽存储器及其制造方法
CN217062063U (zh) 堆叠封装体
CN115148612A (zh) 一种扇出型系统级封装结构及制作方法
TW202339130A (zh) 電子封裝件及其製法
CN221041117U (zh) 封装件结构
CN107919333B (zh) 一种三维pop封装结构及其封装方法
US12500159B2 (en) Electronic package having multi-chip package structure
CN118983269A (zh) 一种堆叠芯片封装方法
CN117316907A (zh) 一种晶圆级非tsv 3d堆叠封装结构及方法
CN120300003A (zh) 一种提高散热能力和改善翘曲的芯片封装结构及制备方法
CN215869383U (zh) 互连的多个倒装芯片堆叠的封装结构
CN113921498B (zh) 晶圆级封装结构及制备方法
CN115023031A (zh) 一种高密度集成基板结构和制造方法
TWI879188B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination