CN1297093C - 同步信号的发送和接收方法及其装置 - Google Patents

Abstract

本发明公开了一种同步信号的发送和接收方法及其装置，能够避免数据接收错误，使得数据信号的接收更加可靠。这种同步信号的发送和接收方法及其装置包含以下步骤：A信号发送单元根据数据信号传输的波特率，产生相同波特率的不对称时钟信号；B信号发送单元用所述不对称时钟信号的下降沿向信号接收单元发送所述数据信号，同时发送所述不对称时钟信号；C所述信号接收单元接收所述不对称时钟信号，并用所述不对称时钟信号的上升沿接收所述数据信号。

Description

同步信号的发送和接收方法及其装置

技术领域

本发明涉及信号的发送和接收技术，特别涉及同步信号发送和接收技术。

背景技术

随着通信技术的发展和完善，生活和工作中对通信的使用已经相当普及，同时，对通信中信号发送和接收的可靠性提出了越来越高的要求。

目前，信号的发送和接收可分为同步和异步两种方式，本发明涉及的是同步的发送和接收方式。在已有的同步通信电路设计中，一般都使用对称时钟信号来作为数据信号发送和接收的基准，如图1所示，信号发送单元用对称时钟信号的下降沿发送数据，然后将数据信号和该对称时钟信号同时送给接收单元，接收单元则在对称时钟信号的上升沿接收数据。这样接收数据的位置正好处于码元位置的中间，可以达到较大的时序容限。

在实际应用中，上述方案存在以下问题：当以某些传输速率，特别是较高速率传输数据信号时，可能出现接收错误的现象，导致接收不可靠。

造成这种情况的一个主要原因在于，在数据传输过程中，接口物理转换芯片和传输线路都会产生延时，有时可能与时序容限非常接近，数据信号接收单元以时钟信号的上升沿接收数据时刚好采样在数据变化的沿，导致数据接收错误。举一个例子，参照图5所示，当传输速度为2.048Mbps时，同步时钟为2.048MHz。对于常规的对称时钟，下降沿发上升沿收的时序容限就是半个时钟周期，即1/2.048M*2＝244ns，通常接口物理转换芯片的延时再加上线路延时，就有可能达到244ns。由此可见，在数据信号接收中出现了采样在数据变化的沿的情况，由此导致接收错误。

发明内容

本发明要解决的技术问题是提供一种同步信号的发送和接收方法及其装置，能够更好地避免数据接收错误，使得数据信号的接收更加可靠。

为了解决上述技术问题，本方明所提供的同步信号的发送和接收方法，包含以下步骤：

A信号发送单元根据数据信号传输的波特率，产生相同波特率的不对称时钟信号；

B信号发送单元用所述不对称时钟信号的下降沿向信号接收单元发送所述数据信号，同时发送所述不对称时钟信号；

C所述信号接收单元接收所述不对称时钟信号，并用所述不对称时钟信号的上升沿接收所述数据信号。

其中，所述不对称时钟信号是由数字逻辑电路构成的不对称时钟发生器产生的。

另外，所述不对称时钟信号的占空比不等于1。

本发明还提供了一种同步信号的发送和接收装置，包含：

含有不对称时钟发生器的信号发送单元，用于根据数据信号的波特率产生相同波特率的不对称时钟信号，并以所述不对称时钟信号的下降沿向信号接收单元发送数据信号，同时发送所述不对称时钟信号；

信号接收单元，用于接收所述不对称时钟信号，并以所述不对称时钟信号的上升沿接收所述数据信号。

其中，所述不对称时钟发生器是数字逻辑电路。

通过比较可以发现，本发明的技术方案与现有技术的区别在于，在本发明中，为了增强同步数据信号的发送和接收的时序容限，改变了传统方案中，时钟信号的占空比是1∶1的做法，而将其设定为一个不等于1的数值，即一个周期内，时钟信号的低电平时间不同于高电平时间。

这种技术方案上的区别，带来了较为明显的有益效果，即占空比的改变导致时序容限的增强，从而即使接口物理转换芯片和传输线路上的延时较大，而且数据信号传输速率较快，仍然可以保证数据信号的安全接收。

附图说明

图1是一种可靠的数据信号发送和接收方式示意图；

图2是根据本发明的一个实施例的数据信号的发送和接收流程图

图3是采用对称时钟信号发送和接收数据信号的时序容限示意图；

图4是采用不对称时钟信号发送和接收数据信号的时序容限示意图。

图5是由于延迟导致数据信号的接收不可靠的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

图2示出根据本发明的数据信号发送和接收方法的流程图，如图2所示，在步骤100中，信号发送单元根据数据信号传输的波特率，产生相同波特率的不对称时钟信号。其中，数据信号由数据传输发起端产生并传输给信号发送单元。

在本发明的信号发送单元中，包含一个不对称时钟发生器，用于根据收到的数据信号的波特率产生相同波特率的不对称时钟信号。例如在本实施例中，当信号发送单元从数据传输发起端中收到波特率为2.048Mbps的数据信号时，所述不对称时钟发生器便相应产生一个2.048Mbps的不对称时钟信号。

另外，本发明和传统的对称时钟信号相比，所产生的不对称时钟信号的占空比不再是1∶1，而是不等于1的数值。例如，在本实施例中，不对称时钟信号的占空比为1∶3。

此后，如图2所示，在步骤200中，信号发送单元用所述不对称时钟信号的下降沿向信号接收单元发送所述数据信号，同时发送所述不对称时钟信号，参照图4可以清楚地看到发送不对称时钟信号与数据信号之间的时序关系；

此后，发送和接收过程进入步骤300，在该步骤中，所述信号接收单元接收所述不对称时钟信号，并用所述不对称时钟信号的上升沿接收所述数据信号，参照图4可以清楚地看到接收不对称时钟信号与数据信号之间的时序关系。

另一方面，根据本发明的原理，本发明人还提供了一种同步信号的发送和接收装置，包含一个信号发送单元以及一个信号接收单元。

其中，信号发送单元在接收到来自数据传输发起端的数据信号后，根据数据信号的波特率产生相同波特率的不对称时钟信号，并以所述不对称时钟信号的下降沿向信号接收单元发送数据信号，同时发送所述不对称时钟信号；

在本实施例中，不对称时钟发生器可以是数字逻辑电路，但是也可以通过其他方式来实现，例如，不对称时钟发生器可以通过将比数据信号的波特率更高频的对称时钟信号降频来实现，举一个例子来说，假设在本实施例中，数据信号的波特率是2.048Mbps，要实现占空比为1∶3的不对称时钟信号，可以使用4.096Mbps的对称时钟信号，将两个对称时钟信号作为一组，使用数字逻辑电路将每组第二个对称时钟信号从一半低电平一半高电平转换成全是高电平，如此每一组时钟信号就成了占空比为1∶3的非对称时钟信号。

信号接收单元则用于接收所述不对称时钟信号，并以所述不对称时钟信号的上升沿接收所述数据信号。

下面参照图3和图4，对现有技术和本发明进行比较。根据本发明的实施例，当数据信号的波特率为2.048M，并且占空比为1∶3时，其时序容限为366ns，而按照现有技术，在采用对称时钟信号发送和接收数据信号的情况下，其时序容限只有244ns。显而易见，本发明和传统技术相比，信号接收单元的时序容限增加了，从而增强了数据发送和接收的可靠性。

虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。

Claims (5)

1.一种同步信号的发送和接收方法，其特征在于，包含括以下步骤：

A信号发送单元根据数据信号传输的波特率，产生所述波特率对应的不对称时钟信号；

B信号发送单元用所述不对称时钟信号的下降沿向信号接收单元发送所述数据信号，同时发送所述不对称时钟信号；

C所述信号接收单元接收所述不对称时钟信号，并用所述不对称时钟信号的上升沿接收所述数据信号。

2.根据权利要求1所述的同步信号的发送和接收方法，其特征在于，所述不对称时钟信号由数字逻辑电路构成的不对称时钟发生器产生或由更高频率的对称时钟信号降频生成。

3.根据权利要求1所述的同步信号的发送和接收方法，其特征在于，所述不对称时钟信号的占空比不等于1。

4.一种同步信号的发送和接收装置，其特征在于，包含：

含有不对称时钟发生器的信号发送单元，用于根据数据信号的波特率产生所述波特率对应的不对称时钟信号，并以所述不对称时钟信号的下降沿向信号接收单元发送数据信号，同时发送所述不对称时钟信号；

信号接收单元，用于接收所述不对称时钟信号，并以所述不对称时钟信号的上升沿接收所述数据信号。

5.根据权利要求4所述的同步信号的发送和接收装置，其特征在于，所述不对称时钟发生器是数字逻辑电路。

Images