[go: up one dir, main page]

TWI410791B - 用以傳送及接收複數個資料位元的裝置與方法 - Google Patents

用以傳送及接收複數個資料位元的裝置與方法 Download PDF

Info

Publication number
TWI410791B
TWI410791B TW098109295A TW98109295A TWI410791B TW I410791 B TWI410791 B TW I410791B TW 098109295 A TW098109295 A TW 098109295A TW 98109295 A TW98109295 A TW 98109295A TW I410791 B TWI410791 B TW I410791B
Authority
TW
Taiwan
Prior art keywords
signal
clock signal
received
transition
data
Prior art date
Application number
TW098109295A
Other languages
English (en)
Other versions
TW201005510A (en
Inventor
李龍宰
Original Assignee
安南帕斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080025771A external-priority patent/KR100868299B1/ko
Priority claimed from KR1020080129463A external-priority patent/KR100899781B1/ko
Application filed by 安南帕斯公司 filed Critical 安南帕斯公司
Publication of TW201005510A publication Critical patent/TW201005510A/zh
Application granted granted Critical
Publication of TWI410791B publication Critical patent/TWI410791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

用以傳送及接收複數個資料位元的裝置與方法
本發明係關於一種用以傳送及接收複數個資料位元的裝置與方法。
由美國國家半導體所揭露之點對點差動信號(PPDS)係為介於一時間控制器及一顯示器之一資料驅動器間的一傳統介面技術。
第一圖係為描繪有PPDS之圖。參考第一圖，複數個分離資料線3係連接於一時間控制器1及各個資料驅動器2之間。PPDS相對於傳統更低擺幅差動信號(RSDS)及超低電壓差動信號(LVDS)，具有減少電磁干擾(EMI)及減少全部信號線數目的優點。複數個時脈線4及負載線5係連接於該時間控制器1及該等資料驅動器2之間。該等時脈線4及該等負載線5係同樣地與該等資料驅動器2連接。由於差動信號係用於一資料信號及一時脈信號的傳輸，每個資料線3和相應之每個時脈線4構成一差動對。
上述之點對點差動信號(PPDS)具有一些缺點。
首先，PPDS需要從一資料線分離一時脈線。更具體地，由於一時脈信號係經由與資料信號之線不同的一線而從一時間控制器傳輸至一資料驅動器，因此需要用於傳輸該時脈信號之一時脈線。所以，一顯示器的配線複雜度及生產成本因而增加。
第二，在PPDS中，經由一時脈線所傳輸之一高頻時脈信號導致電磁干擾(EMI)組件的增加。
第三，在PPDS中，當偏斜存在於經由一資料線所傳輸之一資料信號和由一時脈線所傳輸之一時脈信號間時，在一資料取樣過程中會發生錯誤。
本發明係提供一種用以無須一分離的時脈線而與時脈資訊一同傳輸資料的裝置及方法。
本發明同時也提供一種用以與時脈資訊一同傳輸資料的裝置及方法，並藉此防止從一分離時脈線產生複數個EMI組件。
本發明同時也提供一種用以與時脈資訊一同傳輸資料的裝置及方法，並藉此解決偏斜、相關失真的問題。
依據本發明的一態樣，一種用以傳送及接收複數個資料位元的裝置，包括有：一傳輸器，係配置以產生相應該等資料位元之一接收信號，該接收信號並具有一週期轉變；一資料線，係配置以傳輸所產生的該接收信號；及一接收器，係配置以產生一接收時脈信號，該接收時脈信號係從經由該資料線而傳輸的該接收信號之週期轉變而來，依據所產生的該接收時脈信號取樣該接收信號以回復該等資料位元。
依據本發明的另一態樣，一種用以傳送及接收複數個資料位元的方法，包括：產生相應該等資料位元之一接收 信號，該接收信號並具有複數個週期轉變；經由一資料線而傳輸所產生之該接收信號；從經由該資料線而傳輸的該接收信號之週期轉變產生一接收時脈信號；及依據所產生的該接收時脈信號而取樣該接收信號以回復該等資料位元。
本發明之上述和其他目的、特徵和優點將藉由參考所附的圖式而詳細描述實施例而使得熟悉該項技術者變得更加明白。
本發明將參考顯示有本發明實施例的所附圖式而在其後作更完整的描述。然而，本發明考以許多不同的形式而實施，且不應被解釋為受限於此處所揭示之實施例。更確切地說，這些實施例係提供使得此揭露書更完整地使該些熟悉該項技術者可實施本發明。
第二圖係為依據本發明一實施例之一種用以傳輸及接收複數個資料位元的裝置之方塊圖。
參考第二圖，該裝置包括有一傳輸器10、一資料線20及一接收器30。
該傳輸器10產生相應該等資料位元之一接收信號，該接收信號並具有一週期轉變。該等資料位元包含許多的資訊。舉例來說，該等資料位元可包含影像資料。在另一例中，該等資料位元可包含不同的控制資料。在又一例中，該等資料位元可包含用於偵錯及/或校錯之資料。該等週期 轉變可藉由如插入有每L個資料位元(在此L係為等於或超過二之一整數)之一假位元而產生。
該資料線20藉由該傳輸器10傳輸該接收信號至該接收器30。為了傳輸該接收信號，可使用一線之單接點信號或使用兩線之差動信號，如低電壓差動信號(LVDS)。
該接收器30經由該資料線20而接收該接收信號，且從該接收信號之週期轉變而產生一接收時脈信號。該接收器30依據所產生的該接收時脈信號取樣該接收信號，藉此回復該等資料位元。
參考第三圖，待由該資料線20傳輸之複數個資料位元係為”10101100100011100”的兩進位形式。複數個假位元被插入於實質上由該資料線20所傳輸之一接收信號的複數個資料位元中。當該資料線20係為一差動對時，由一實線所表示之接收信號和由一虛線所表示之接收信號藉由該差動對而傳輸。當該資料線20為一單線時，由該實線所表示之一接收信號和由該虛線所表示之接收信號的其中一個藉由該單線而傳輸。
在第三圖中，(a)部分說明了一假位元被插入於每八個資料位元中之例子，特別係當該假位元具有與緊接且優先於該假位元之一資料位元不同的一值時。
參考第三圖的(a)部分，一第一假位元具有一”0”值，其不同於緊接且優先該第一假位元之一資料位元的一”1”值。一第二假位元具有一”0”值，其不同於緊接且優先該第二假位元之一資料位元的一”1”值。一第三假位元具有 一”1”值，其不同於緊接且優先該第三假位元之一資料位元的一”0”值。當複數個假位元被以此種方式插入時，複數個週期轉變發生於如第三圖(a)部分之該接收信號中。一週期轉變不管其係為一上升或下降轉變，皆藉由一緊接且優先於一假位元之一資料位元而決定。因此，當複數個資料位元被連續地傳輸時，發生上升及下降轉變。
第三圖的(b)部分說明一假位元被插入於每八個資料位元中之例子，特別係當該假位元具有與緊接且落後於該假位元之一資料位元不同的一值時。
參考第三圖的(b)部分，一第一假位元具有一”0”值，其不同於緊接且落後該第一假位元之一資料位元的一”1”值。一第二假位元具有一”0”值，其不同於緊接且落後該第二假位元之一資料位元的一”1”值。一第三假位元具有一”1”值，其不同於緊接且落後該第三假位元之一資料位元的一”0”值。當複數個假位元被以此種方式插入時，複數個週期轉變發生於如第三圖(b)部分之該接收信號中。一週期轉變不管其係為一上升或下降轉變，皆藉由一緊接且落後於一假位元之一資料位元而決定。因此，當複數個資料位元被連續地傳輸時，發生上升及下降轉變。
第三圖的(c)部分說明兩假位元被插入於每八個資料位元中之例子。被插入之兩個假位元具有特定值。當該等假位元被以此種方式插入時，複數個週期轉變發生於如第三圖(c)部分之該接收信號中。一週期轉變不管其係為一上升或下降轉變，皆藉由該特定值而決定。當該特定值係為如 第三圖(c)部分中的”01”之二進位形式時，僅有複數個上升轉變連續地發生。不像第三圖(c)部分，當該等特定值為”10”時，僅有複數個下降轉變連續地發生。當兩個假位元被插入如上所述之每L個資料位元時，該接收器30的結構(特別是包含於該接收器30之一相位偵測器)被簡化，但是與將一假位元插入於每L個資料位元之情形相較下，其操作頻率增加。
第四圖係為第二圖的一傳輸器之方塊圖。
參考第四圖，該傳輸器10包含有一假位元插入器11和一驅動器12。
該假位元插入器11接收該等資料位元，並藉由週期地一或多個(如兩個)假位元於所接收之該等資料位元終而產生複數個傳輸位元。一接收信號具有藉由插入一或多個假位元而導致的複數個週期轉變。
該假位元插入器11包含一反相器16和一並聯轉串聯轉換器17。該反相器16反向在包含八個位元之資料位元之中，一資料位元data bits[1]的一值。該並聯轉串聯轉換器17並行地接收九個資料位元，亦即，由八個位元構成的資料位元data bits[8：1]和由一個位元構成之該反相器16的輸出位元。該並聯轉串聯轉換器17一個接一個依序輸出所接收之該九個位元。舉例來說，當該等資料位元data bits[8：1]為一”01011001”二進位形式時，該並聯轉串聯轉換器17並行地接收”010110010”，並依序輸出”0”,”1”,”0”,”1”,”1”,”0”,”0”,”1”,”0”。以此方式，該假位 元插入器11可使用該反相器16和該並聯轉串聯轉換器17而產生複數個傳輸位元，其中每八個資料位元插入有一假位元，且該假位元具有與緊接且優先於該假位元之一資料位元不同的一值。
為了產生一接收信號，其中每八個資料位元插入有一假位元，且該假位元具有與緊接且落後於該假位元之一資料位元不同的一值，該並聯轉串聯轉換器17接收一最初資料位元data bits[8]的一反相位元及該等資料位元data bits[8：1]，首先輸出所反相之該位元，接著從該最初的位元開始，依序輸出該等資料位元data bits[8：1]，此與第四圖不同。
為了產生一接收信號，其中兩假位元被插入於每八個資料位元中，該並聯轉串聯轉換器17接收該等資料位元data bits[8：1]及特定的假位元(如二進位形式之”01”)，從一最初的位元開始，依序輸出該等資料位元data bits[8：1]，且接著從一最初的位元開始，依序輸出該等特定的假位元，此與第四圖不同。
該驅動器12相應該等傳輸位元而輸出一接收信號(如一LVDS信號)。由該驅動器12所輸出之接收信號被實施至資料線20。
第五圖係為第二圖的一接收器之方塊圖；參考第五圖，該接收器30包含有一時脈產生器31和一取樣器32。
該時脈產生器31經由該資料線20接收一接收信號， 且從該接收信號之週期轉變產生一接收時脈信號。因此，該接收時脈信號具有對應該接收信號之週期轉變的一週期。舉例來說，該接收時脈信號具有與該週期轉變相同之週期，且可能包含具有不同相位之L個時脈(L係為存在於兩連續週期轉變間之週期轉變的數目)。在此例中，該取樣器32使用L個時脈取樣L個資料位元。在另一例中，該接收時脈信號可包含具有一頻率之一時脈，該頻率相應具有該週期轉變(該等週期轉變之交互週期)的一頻率之一整數次(如(L+M)次，當M個假位元被插入於每L個資料位元時)。在此例中，該取樣器32使用一個時脈取樣L個資料位元。
一取樣器32依據該接收時脈信號而取樣該接收信號以回復複數個資料位元。
第六圖係為第五圖的一時脈產生器之實施例之示意圖；第七圖係為第六圖的主要信號之時序圖。
參考第六和第七圖，該時脈產生器31包含有一轉變偵測器610、一致能信號產生器620、一參考時脈信號產生器630及一延遲閉鎖迴路(DLL)640。該參考時脈信號產生器630包含有一邏輯結合單元632和一觸發器634，且該延遲閉鎖迴路640包含有一相位偵測器642、一迴路過濾器644和一延遲線646。
該轉變偵測器610接收一接收信號並偵測該接收信號的複數個轉變。例如，該轉變偵測器610延遲該接收信號，並接著於該接收信號及所延遲之接收信號該上執行一獨有 的分離，藉此偵測該接收信號的轉變。
該致能信號產生器620產生一致能信號EN，該致能信號EN係使得該參考時脈信號產生器630依據一週期轉變而運作以產生一參考時脈信號，該週期轉變係由該接收信號的幾個轉變中之一假位元所導致，該接收信號係藉由該轉變偵測器610所偵測。
例如，當一週期轉變被執行時，給定一時間點T，該週期轉變的一週期為P，且在週期P所接收之該等位元的數目為N(假設存在於兩連續週期轉變間之該資料位元的數目為L，存在於兩連續週期轉變間之至少一假位元的數目為M，N等於L+M)，該致能信號EN之一時間起點T_START和該致能信號EN之一時間終點T_END滿足以下的方程式1：[方程式1]T-(P/N)<T_START<T T<T_END<T+(P/N)
當該時間起點T_START等於或少於[T-(P/N)]，或時間終點T_END等於或多於[T+(P/N)]時，該致能信號EN被實施的同時，除了該週期轉變以外，一非所需之轉變存在於該接收信號中。此外，當該時間起點T_START多於T，或時間終點T_END少於T時，該致能信號EN被實施的同時，一週期轉變不會發生。第七圖說明該時間起點T_START為[T-2×(P/N)]，且該時間終點T_END為[T+(P/2N)]時之例子。
在另一例中，當一假位元更進一步被包含於一週期轉 變所存在之一位元前時，實施該致能信號EN之一時間起點可被提前。因此，該致能信號EN之時間起點T_START及該致能信號EN之時間終點T_END可滿足以下的方程式2：[方程式2]T-2×(P/N)<T_START<T T<T_END<T+(P/N)
該致能信號產生器620依據從該延遲閉鎖迴路640所獲得之幾個延遲時脈的至少一個而產生該致能信號EN。第六圖說明該致能信號產生器620接收從一第一反相器I1輸出之一第一延遲時脈DC1及從一第十七反相器I17輸出之一第十七延遲時脈DC17之一例子。該第一延遲時脈DC1係藉由延遲以(P/2N)輸入至該延遲閉鎖迴路640之一信號而獲得，且該第十七延遲時脈DC17係藉由延遲以-(P/2N)輸入至該延遲閉鎖迴路640之一信號而獲得。
舉例來說，該致能信號產生器620使用一設定-重設(SR)栓鎖622。在此例中，該第十七延遲時脈DC17可為該設定-重設(SR)栓鎖622的輸入S，該第一延遲時脈DC1可為該設定-重設(SR)栓鎖622的輸入R，且該設定-重設(SR)栓鎖622之輸出Q可為該致能信號EN。在另一例中，該致能信號產生器620具有一反相器和一邏輯結合單元。在此例中，該第十七延遲時脈DC17被反相，且一邏輯連結執行於所反相之該第十七延遲時脈DC17及該第一延遲時脈DC1，使得該致能信號EN可產生。
該參考時脈產生器630相應複數個週期轉變而產生一參考時脈信號，該等週期轉變係由在該接收信號的幾個轉變中之一假位元所導致，該接收信號係由該轉變偵測器610所偵測。
該邏輯結合單元632執行一邏輯結合於由該轉變偵測器610所偵測之該接收信號與由該致能信號產生器620所產生之該致能信號EN的轉變，以僅輸入由位在該接收信號(係藉由該轉變偵測器610所偵測)的該等轉變中之一假位元所導致的複數週期轉變至該觸發器634的時脈終端CLK。
該觸發器634可為一正緣觸發的D型觸發器。相應一位元”1”(如，電源供應電壓VDD)的一信號被輸入至該觸發器634的一輸入終端D，從該邏輯結合單元632的輸出被輸入至該時脈終端CLK，且藉由該延遲閉鎖迴路640所產生的幾個延遲時脈的其中之一被輸入至一重設終端RS。當一輸入至該時脈終端CLK之一信號的上升邊緣發生時，該觸發器634輸出”1”作為該參考時脈信號，且接著在”1”被輸入至該重設終端RS後輸出”0”。
該延遲閉鎖迴路640藉由從該觸發器634所接收之該參考時脈信號而產生一接收時脈信號。該相位偵測器642偵測介於該參考時脈信號的一轉變和一回饋時脈信號FC的一轉變間的一相位差，並輸出一等比於所偵測之該相位差的一電壓信號至該迴路過濾器644。該迴路過濾器644移除或減少從該相位偵測器642所輸出之該電壓信號的高 頻元件，藉此產生一控制電壓。
該延遲線646依據該控制電壓而延遲該參考時脈信號，藉此產生該接收時脈信號。該延遲線646具有複數個反相器I1至I18。各個該反相器I1至I18的延遲係依據從該迴路過濾器644所輸入之該控制電壓而調整。舉例來說，當該控制電壓增加時，各該反相器I1至I18的延遲可減少。各該反相器I1至I18具有約(P/2N)的延遲。分別從該第三、第五、第七、第九、第十一、第十三、第十五、第十七反相器I3、I5、I7、I9、I11、I13、I15、I17輸出之第三、第五、第七、第九、第十一、第十三、第十五、第十七延遲時脈DC3、DC5、DC7、DC9、DC11、DC13、DC15、DC17被輸出至該取樣器32作為該接收時脈信號。
為了固定該參考時脈信號的一上升邊緣於該致能信號EN被實施的一週期內，該參考時脈信號需要初始同步。為了初始同步該參考時脈信號，當該傳輸器10未相應複數個資料位元而傳輸具有複數個週期轉變之一接收信號至接收器30時，必須傳輸具有一週期(如，相同週期)之一接收時脈信號至該接收器30，該週期具有相應該接收信號週期轉變的一週期。該接收時脈信號可經由從該資料線20分離之一線，或經由該資料線20而傳輸。
更具體地，在初期狀態中，該傳輸器10產生一接收時脈信號並經由該資料線20而傳輸該接收時脈信號至該接收器30。例如，該傳輸器10可重複地輸入一特定值(如，“11110000”)至第四圖中所示之該資料位元data bits[8：1]， 藉此產生具有與一接收信號之複數個週期轉變相同的週期和相位之一接收時脈信號。該接收器30依據所接收之該接收時脈信號而調整該參考時脈信號和該接收時脈信號的相位。
在該接收器30獲得初始同步後，該傳輸器10經由該資料線20傳輸相應該等資料位元且具有該等週期轉變的接收信號至該接收器30。
第八圖係為第五圖的一時脈產生器另一實施例之示意圖。
第六圖中之時脈產生器藉由第八圖中所描繪之一時脈產生器而取代，使得該接收器30可從一接收的接收時脈信號獲得初始同步。
參考第八圖，相較於第六圖的該時脈產生器31，一時脈產生器31更包含有一延遲單元810和一開關820。
該延遲單元810可包含複數個反相器，並延遲一接收時脈信號。該開關820輸出一參考時脈信號和一接收時脈信號的其中之一至該延遲閉鎖迴路640。當獲得初始同步時，該開關820輸出一接收時脈信號至該延遲閉鎖迴路640，並在獲得初始同步後，輸出由該觸發器634所產生之一參考時脈信號至該延遲閉鎖迴路640。
第九圖係為第五圖的一時脈產生器又一實施例之示意圖；及第十圖係為第九圖的主要信號之時序圖。
參考第九圖，一時脈產生器31包含一轉變偵測電路40和一震盪器50。
該轉變偵測電路40接收一接收信號和一回饋時脈信號FC，且相應介於該接收信號的一週期轉變和該回饋時脈信號FC的一轉變間之一時間差而輸出一信號DIFF。該轉變偵測電路40包含有一轉變偵測器41、一致能信號產生器42和一低通過濾器(LPF)43。
該轉變偵測器41接收該接收信號和該回饋時脈信號FC，並相應介於一致能信號EN實施同時所發生之該接收信號的轉變和該致能信號EN實施同時所發生之該回饋時脈信號FC的轉變間之一時間差而輸出信號UP和信號DN。
該致能信號產生器42使用可從一延遲線51所獲得的幾個延遲時脈之至少一個而產生該致能信號EN，該致能信號EN使得該轉變偵測器41依據由該接收信號的幾個轉變中之一假位元所導致之複數個週期轉變而執行。第九圖說明該致能信號產生器42接收從一第一反相器I1輸出之一第一延遲時脈DC1和從一第十七反相器I17輸出之一第十七延遲時脈DC17之例子。該第一延遲時脈DC1係藉由以(P/2N)延遲該回饋時脈信號FC之一反相信號而獲得，且該第十七延遲時脈DC17係藉由以-(P/2N)延遲該回饋時脈信號FC之該反相信號而獲得。舉例來說，該致能信號產生器42具有一反相器INV及一邏輯結合單元AND。在此例中，該第十七延遲時脈DC17被反相，且一邏輯結合被執行於所反相之該第十七延遲時脈DC17和該第一延遲時脈DC1，使得該致能信號EN產生。
該低通過濾器43從該轉變偵測器41接收該轉變差動 信號UP和信號DN，並藉由移除或減少該轉變差動信號UP和信號DN的高頻元件而產生該信號DIFF。舉例來說，該低通過濾器43可為一充電泵。
該震盪器50依據從該轉變偵測電路40輸入之該信號DIFF而改變該回饋時脈信號FC和一接收時脈信號的相位。該震盪器50可包含有該延遲線51和一回饋線52。
該延遲線51具有複數個反相器I1至I18。各該個反相器I1至I18的延遲係依據從該轉變偵測器40所輸出之信號DIFF而調整。各該個反相器I1至I18具有約(P/2N)的延遲。
分別從該第三、第五、第七、第九、第十一、第十三、第十五、第十七反相器I3、I5、I7、I9、I11、I13、I15、I17輸出之第三、第五、第七、第九、第十一、第十三、第十五、第十七延遲時脈DC3、DC5、DC7、DC9、DC11、DC13、DC15、DC17被輸出至該取樣器32作為該接收時脈信號。
該回饋線52回饋從該延遲線51輸出之該回饋時脈信號FC至該延遲線51。
第十一圖係為第九圖的一轉變偵測器之示意圖。
參考第十一圖，該轉變偵測器41包含有第一至第三D型觸發器FF1、FF2及FF3、第一和第二邏輯分離單元OR1及OR2、一邏輯結合單元AND和一反相器INV。
該第一觸發器FF1係為一正緣觸發的D型觸發器。相應一位元”1”(如，電源供應電壓VDD)的一信號、一接收信號和從該第二邏輯分離單元OR2之一輸出分別被輸入至該第一觸發器FF1之一輸入終端D、一時脈終端CLK和一 重設終端RS。因此，在該第二邏輯分離單元OR2的輸出變成”1”後，該第一觸發器FF1輸出”0”。並且，在該接收信號的一上升邊緣發生且同時該第二邏輯分離單元OR2的輸出為”0”後，該第一觸發器FF1輸出”1”。
該第二觸發器FF2係為一負緣觸發的D型觸發器。相應一位元”1”的一信號、該接收信號和從該第二邏輯分離單元OR2之一輸出分別被輸入至該第二觸發器FF2之一輸入終端D、一時脈終端CLK和一重設終端RS。因此，在該第二邏輯分離單元OR2的輸出變成”1”後，該第二觸發器FF2輸出”0”。並且，在該接收信號的一下降邊緣發生且同時該第二邏輯分離單元OR2的輸出為”0”後，該第二觸發器FF2輸出”1”。
該第三觸發器FF3係為一正緣觸發的D型觸發器。相應一位元”1”的一信號、該回饋時脈信號FC和從該第二邏輯分離單元OR2之一輸出分別被輸入至該第三觸發器FF3之一輸入終端D、一時脈終端CLK和一重設終端RS。因此，在該第二邏輯分離單元OR2的輸出變成”1”後，該第三觸發器FF3輸出”0”。並且，在該回饋時脈信號FC的一上升邊緣發生且同時該第二邏輯分離單元OR2的輸出為”0”後，該第三觸發器FF3輸出”1”。
該第一邏輯分離單元OR1接收該第一觸發器FF1之輸出和該第二觸發器FF2之輸出。該第二邏輯分離單元OR2接收該反相器INV的一輸出和該邏輯結合單元AND的一輸出。該邏輯結合單元AND接收該第一邏輯分離單元OR1 的一輸出和該第三觸發器FF3的輸出。該反相器INV接收該致能信號EN。
第十一圖中所示之該轉變偵測器41如下操作：當該致能信號EN不被實施時，”1”被實施至該第一至第三觸發器FF1至FF3的重設終端RS，且因此該第一和第三觸發器FF1至FF3輸出”0”。因此，該轉變差動信號UP和信號DN變成(0,0)。該轉變差動信號UP和信號DN之(0,0)意指兩者之間沒有轉變差動。即使該致能信號EN被實施，在該接收信號的一上升邊緣、該接收信號的一下降邊緣及該回饋時脈信號FC的一上升邊緣中任何一者發生之前，該轉變差動信號UP和信號DN亦保持(0,0)。
當該接收信號的一上升邊緣或一下降邊緣發生且同時該致能信號EN被實施及該轉變差動信號UP和信號DN為(0,0)時，該轉變差動信號UP和信號DN變成(1,0)。當該回饋時脈信號FC的一上升邊緣發生且同時該致能信號EN被實施及該轉變差動信號UP和信號DN為(1,0)時，該轉變差動信號UP和信號DN變成(0,0)。
同樣地，當該回饋時脈信號FC的一上升邊緣發生且同時該致能信號EN被實施及該轉變差動信號UP和信號DN為(0,0)時，該轉變差動信號UP和信號DN變成(0,1)。當該接收信號的一上升邊緣或一下降邊緣發生且同時該致能信號EN被實施及該轉變差動信號UP和信號DN為(0,1)時，該轉變差動信號UP和信號DN變成(0,0)。
如果該轉變偵測器41總是無視該致能信號EN而執 行，該反相器INV和該第二邏輯分離單元OR2可從第十一圖中移除，且該邏輯結合單元AND的一輸出，被直接地輸入至該第一至第三觸發器FF1至FF3的重設終端RS。在此例中，該轉變偵測器41一具該接收信號的複數個轉變和該回饋時脈信號FC的複數個轉變而如下所述的執行。於此，該接收時脈信號的轉變包含該接收信號的複數個上升邊緣和複數個下降邊緣，且該回饋時脈信號FC的轉變僅包含該回饋時脈信號FC的上升邊緣。然而，當一正緣觸發的D型觸發器、一負緣觸發的D型觸發器和一邏輯分離單元被使用以取代該第三觸發器FF3時，該回饋時脈信號FC的轉變可包含該回饋時脈信號FC的下降邊緣和上升邊緣。
當該接收信號和該回饋時脈信號FC其中之一的一轉變發生且該轉變差動信號UP和信號DN為(0,0)時，為(1,0)或(0,1)之該轉變差動信號UP和信號DN被輸出。更具體地，當該接收信號的一轉變發生時，為(1,0)之該轉變差動信號UP和信號DN被輸出，且當該回饋時脈信號的一轉變發生時，為(0,1)之該轉變差動信號UP和DN被輸出。
在此之後，當該接收信號和該回饋時脈信號FC中之另一個的一轉變發生時，為(0,0)之該轉變差動信號UP和DN被輸出。
為了固定該回饋時脈信號FC的一上升邊緣於該致能信號EN被實施的一週期內，該回饋時脈信號FC需要初始同步。為了初始同步該回饋時脈信號FC，當該傳輸器10未相應複數個資料位元而傳輸具有對接收器30複數個週期 轉變之一接收信號時，必須傳輸具有一週期(如，相同週期)之一接收時脈信號至該接收器30，該週期具有相應該接收信號週期轉變的一週期。該接收時脈信號可經由從該資料線20分離之一線，或經由該資料線20而傳輸。
更具體地，在初期狀態中，該傳輸器10產生一接收時脈信號並經由該資料線20而傳輸該接收時脈信號至該接收器30。例如，該傳輸器10可重複地輸入一特定值(如，“11110000”)至第四圖中所示之該資料位元data bits[8：1]，藉此產生具有與一接收信號之複數個週期轉變相同的週期和相位之一接收時脈信號。該接收器30依據所接收之該接收時脈信號而調整該回饋時脈信號FC和一接收時脈信號的相位。
在該接收器30獲得初始同步後，該傳輸器10經由該資料線20傳輸相應該等資料位元且具有該等週期轉變的接收信號至該接收器30。第十二圖係為第五圖的一時脈產生器再一實施例之示意圖；第十三圖係為第十二圖的一轉變偵測器之示意圖。
在第九圖中描繪的該時脈產生器和在第十一圖中所描繪的轉變偵測器可分別藉由第十二圖中所描繪的一時脈產生器和第十三圖中的一轉變偵測器而取代，使得該接收器30可從一所接收的接收時脈信號獲得初始同步。
參考第十二圖，一時脈產生器31相較於第九圖中的該時脈產生器31而言，更包含有一開關53。
該開關53將依據一選擇信號INI所選擇之一接收信號 和一回饋時脈信號FC的其中一個輸出至一延遲線51。當獲得初始同步時，該開關53輸出該接收信號，並在獲得初始同步後，輸出該回饋時脈信號FC。
參考第十三圖，一轉變偵測器41相較於第十一圖之該轉變偵測器41而言，更包含第一和第二開關SW1和SW2。
該第一開關SW1將依據該選擇信號INI所選擇之一第二觸發器FF2的一輸出和”0”的其中一個輸出至一第一邏輯分離單元OR1。更具體地，當獲得初始同步時，該第一開關SW1輸出”0”，在獲得初始同步之後，該第一開關SW1輸出該第二觸發器FF2的輸出。該第二開關SW2將依據該選擇信號INI所選擇之一致能信號EN和”1”的其中一個輸出制一反相器INV。更具體地，當獲得初始同步時，該第二開關SW2輸出”1”，在獲得初始同步之後，該第二開關SW2輸出該致能信號EN。
依據本發明一實施例之一裝置和方法可無須從一資料線分離之一時脈線而傳輸時脈資訊。
依據本發明一實施例之一裝置和方法可防止從一時脈線產生複數個電磁干擾(EMI)組件。
依據本發明一實施例之一裝置和方法可提供具有資料的時脈資訊，且因此不會發生偏斜、相關失真等。
依據本發明一實施例之一裝置和方法可被應用至各種電子裝置，特別作為介於一時間控制器和複數個資料驅動器間之一介面。
依據本發明一實施例之一裝置和方法可使用一延遲閉 鎖迴路而從一接收信號產生一接收時脈信號，且因此無須一震盪器，不像一相位避鎖迴路(PLL)。
本發明可實施為藉由一機器，如一電腦，使用一機械可讀碼而讀取之一記錄媒體。該機械可讀記錄媒體可為任何儲存機械可讀資料的記錄裝置。該機械可讀記錄媒體的例子如一唯讀記憶體(ROM)、一隨機存取記憶體(RAM)、一光碟(CD-ROM)，一磁帶、一軟碟、一光學資料儲存裝置等。同時，該機械可讀記錄媒體可為載波，如藉由網際網路傳輸。此外，該機械可讀記錄媒體可藉由一通訊網路而分享且藉由一分散方法而讀取或執行的一編碼形式。利用本發明之一功能程式、一編碼和編碼片段可輕易地藉由本發明技術領域中之程式撰寫者而演繹。
本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以下文之申請專利範圍所界定者為準。
1‧‧‧時序控制器
2‧‧‧資料驅動器
3‧‧‧分離資料線
4‧‧‧時脈線
5‧‧‧負載線
10‧‧‧傳輸器
11‧‧‧假位元插入器
12‧‧‧驅動器
16‧‧‧反相器
17‧‧‧並聯轉串聯轉換器
20‧‧‧資料線
30‧‧‧接收器
31‧‧‧時脈產生器
32‧‧‧取樣器
40‧‧‧轉變偵測電路
41‧‧‧轉變偵測器
42‧‧‧致能信號產生器
43‧‧‧低通過濾器
50‧‧‧震盪器
51‧‧‧延遲線
52‧‧‧回饋線
53‧‧‧開關
610‧‧‧轉變偵測器
620‧‧‧致能信號產生器
622‧‧‧設定-重設栓鎖
630‧‧‧參考時脈信號產生器
632‧‧‧邏輯結合單元
634‧‧‧觸發器
640‧‧‧延遲閉鎖迴路
642‧‧‧相位偵測器
644‧‧‧迴路過濾器
646‧‧‧延遲線
810‧‧‧延遲單元
820‧‧‧開關
AND‧‧‧邏輯結合單元
CLK‧‧‧時脈終端
D‧‧‧輸入終端
data bits[1]‧‧‧資料位元
data bits[8：1]‧‧‧資料位元
DC1‧‧‧第一延遲時脈
DC3‧‧‧第三延遲時脈
DC5‧‧‧第五延遲時脈
DC7‧‧‧第七延遲時脈
DC9‧‧‧第九延遲時脈
DC11‧‧‧第十一延遲時脈
DC13‧‧‧第十三延遲時脈
DC15‧‧‧第十五延遲時脈
DC17‧‧‧第十七延遲時脈
DIFF‧‧‧信號
DN‧‧‧信號
EN‧‧‧致能信號
FC‧‧‧回饋時脈信號
FF1‧‧‧第一觸發器
FF2‧‧‧第二觸發器
FF3‧‧‧第三觸發器
INI‧‧‧選擇信號
INV‧‧‧反相器
I1‧‧‧第一反相器
I2‧‧‧第二反相器
I3‧‧‧第三反相器
I4‧‧‧第四反相器
I5‧‧‧第五反相器
I6‧‧‧第六反相器
I7‧‧‧第七反相器
I8‧‧‧第八反相器
I9‧‧‧第九反相器
I10‧‧‧第十反相器
I11‧‧‧第十一反相器
I12‧‧‧第十二反相器
I13‧‧‧第十三反相器
I14‧‧‧第十四反相器
I15‧‧‧第十五反相器
I16‧‧‧第十六反相器
I17‧‧‧第十七反相器
LPF‧‧‧低通過濾器
OR1‧‧‧第一邏輯分離單元
OR2‧‧‧第二邏輯分離單元
Q‧‧‧輸出
R‧‧‧輸入
RS‧‧‧重設終端
S‧‧‧輸入
SW1‧‧‧第一開關
SW2‧‧‧第二開關
UP‧‧‧信號
第一圖係為依據一習知技術之一種點對點差動信號(PPDS)的資料傳輸方法之圖。
第二圖係為依據本發明一實施例之一種用以傳輸及接收複數個資料位元的裝置之方塊圖。
第三圖係為依據本發明相應該等資料位元，且具有複數個週期轉變的一接收信號之示意圖。
第四圖係為第二圖的一傳輸器之方塊圖。
第五圖係為第二圖的一接收器之方塊圖。
第六圖係為第五圖的一時脈產生器之實施例之示意圖。
第七圖係為第六圖的主要信號之時序圖。
第八圖係為第五圖的一時脈產生器另一實施例之示意圖。
第九圖係為第五圖的一時脈產生器又一實施例之示意圖。
第十圖係為第九圖的主要信號之時序圖。
第十一圖係為第九圖的一轉變偵測器之示意圖。
第十二圖係為第五圖的一時脈產生器再一實施例之示意圖。
第十三圖係為第十二圖的一轉變偵測器之示意圖。
10‧‧‧傳輸器
20‧‧‧資料線
30‧‧‧接收器

Claims (13)

  1. 一種用以傳送及接收複數個資料位元的裝置，包括有：一傳輸器，係配置以產生相應該等資料位元之一傳輸信號，該傳輸信號並具有一週期轉變；一資料線，係配置以傳輸所產生的該傳輸信號；及一接收器，係配置以產生一接收時脈信號，該接收時脈信號係從經由該資料線而傳輸的該傳輸信號之週期轉變而來，依據所產生的該接收時脈信號取樣該接收信號以回復該等資料位元；其中該週期轉變係藉由週期地插入一假位元於該等資料位元中而產生，該假位元具有的一值係與緊接且優先於該假位元的一資料位元的值及緊接且落後於該假位元的一資料位元的值中之至少其一者不同。
  2. 如申請專利範圍第1項之裝置，其中，該接收器使用一延遲閉鎖迴路(DLL)而產生該接收時脈信號，該接收時脈信號係從該接收信號之週期轉變而來，並依據所產生的該接收時脈信號取樣該接收信號以回復該等資料位元。
  3. 如申請專利範圍第1項之裝置，其中，該接收器包括：一轉變偵測器，係配置以偵測該接收信號的複數個轉變；一參考時脈信號產生器，係配置以相應所偵測的該等轉變中的週期轉變而產生一參考時脈信號；一致能信號產生器，係配置以產生一致能信號，該致能信號使該參考時脈信號產生器依據所偵測之該等轉變中的 週期轉變而運作；一延遲閉鎖迴路，係配置以使用所產生之該參考時脈信號而產生該接收時脈信號；及一取樣器，係配置以依據所產生之該接收時脈信號而取樣該接收信號，並回復該等資料位元。
  4. 如申請專利範圍第3項之裝置，其中，該延遲閉鎖迴路包括：一相位偵測器，係配置以偵測介於所產生之該參考時脈信號之一轉變及一回饋時脈信號之一轉變間的一相位差，並產生等比於所偵測之該相位差的一電壓信號；一迴路過濾器，係配置以減少所產生之該電壓信號的複數個高頻元件，並產生一回饋電壓信號；及一延遲線，係配置以依據所產生之該回饋電壓信號而延遲所產生之該參考時脈信號以產生該接收時脈信號。
  5. 如申請專利範圍第4項之裝置，其中，該接收器更包括一開關，該開關係配置以接收一傳輸時脈信號，該傳輸時脈信號具有相應該接收信號之週期轉變的一週期，該開關並且提供所接收的該傳輸時脈信號及該參考時脈信號的其中之一至該相位偵測器；且該相位偵測器偵測介於由該開關所提供之該信號的一轉變及該回饋時脈信號的一轉變間之一相位差，並產生等比於所偵測之該相位差的一電壓信號。
  6. 如申請專利範圍第3項之裝置，其中，該致能信號在一時間起點T_START滿足[T-(P/N)<T_START<T]，且該致能信號在一時間終點T_END滿足[T<T_END<T+(P/N)]，在此T代 表當該週期轉換被執行的一時間點；P代表該週期轉換的一週期；及N代表在週期P所接收之該等位元的數目。
  7. 如申請專利範圍第3項之裝置，其中，該致能信號在一時間起點T_START滿足[T-2×(P/N)<T_START<T]，且該致能信號在一時間終點T_END滿足[T<T_END<T+(P/N)]，在此T代表當該週期轉換被執行的一時間點；P代表該週期轉換的一週期；及N代表在週期P所接收之該等位元的數目。
  8. 如申請專利範圍第4項之裝置，其中，該致能信號產生器依據從該延遲線所獲得之幾個延遲時脈信號的至少一個而產生該致能信號。
  9. 如申請專利範圍第1項之裝置，其中，該接收器包含有：一轉變偵測器，係配置以依據介於該接收信號的週期轉變和一回饋時脈信號的一轉變間之一時間差而輸出一信號；一致能信號產生器，係配置以提供一致能信號，該致能信號使該轉變偵測器依據該接收信號之幾個轉變中的週期轉變而運作；一震盪器，係配置以依據對應於時間差之信號而改變該回饋時脈信號和該接收時脈信號的相位；以及一取樣器，係配置以依據該接收時脈信號而取樣該接收信號，以回復該等資料位元。
  10. 如申請專利範圍第1項之裝置，其中，該傳輸器包含有：一假位元插入器，係配置以插入一假位元在該等資料 位元中，以產生複數個傳輸位元，該假位元使得該傳輸信號具有該週期轉變；及一驅動器，係配置以相應所產生之該等傳輸位元而輸出該傳輸信號。
  11. 一種用以傳送及接收複數個資料位元的方法，包括：產生相應該等資料位元之一傳輸信號，該接收信號並具有複數個週期轉變；經由一資料線而傳輸所產生之該傳輸信號；從經由該資料線而傳輸的該傳輸信號之週期轉變產生一接收時脈信號；及依據所產生的該接收時脈信號而取樣該接收信號以回復該等資料位元；其中該週期轉變係藉由週期地插入一假位元於該等資料位元中而產生，該假位元具有的一值係與緊接且優先於該假位元的一資料位元的值及緊接且落後於該假位元的一資料位元的值中之至少其一者不同。
  12. 如申請專利範圍第11項之方法，其中，從經由該資料線而傳輸的該接收信號之週期轉變產生一接收時脈信號包括使用一延遲閉鎖迴路(DLL)以從經由該資料線而傳輸的該接收信號之週期轉變產生一接收時脈信號。
  13. 如申請專利範圍第11項之方法，更包括有：產生具有相應該等週期轉變之一週期的一傳輸時脈信號；經由該資料線而傳輸所產生之該傳輸時脈信號；及 依據所傳輸之該傳輸時脈信號而調整該接收時脈信號之一相位。
TW098109295A 2008-03-20 2009-03-20 用以傳送及接收複數個資料位元的裝置與方法 TWI410791B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080025771A KR100868299B1 (ko) 2008-03-20 2008-03-20 클록 정보와 함께 데이터를 전송하는 방법 및 장치
KR1020080129463A KR100899781B1 (ko) 2008-12-18 2008-12-18 클록 정보와 함께 데이터를 전송하는 방법 및 장치

Publications (2)

Publication Number Publication Date
TW201005510A TW201005510A (en) 2010-02-01
TWI410791B true TWI410791B (zh) 2013-10-01

Family

ID=41090067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098109295A TWI410791B (zh) 2008-03-20 2009-03-20 用以傳送及接收複數個資料位元的裝置與方法

Country Status (3)

Country Link
US (1) US8074125B2 (zh)
JP (1) JP5066121B2 (zh)
TW (1) TWI410791B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009250807A (ja) * 2008-04-07 2009-10-29 Seiko Epson Corp 周波数測定装置及び測定方法
JP2010271091A (ja) 2009-05-20 2010-12-02 Seiko Epson Corp 周波数測定装置
JP5440999B2 (ja) 2009-05-22 2014-03-12 セイコーエプソン株式会社 周波数測定装置
JP5517033B2 (ja) * 2009-05-22 2014-06-11 セイコーエプソン株式会社 周波数測定装置
JP5582447B2 (ja) 2009-08-27 2014-09-03 セイコーエプソン株式会社 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス
JP5815918B2 (ja) 2009-10-06 2015-11-17 セイコーエプソン株式会社 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置
JP5876975B2 (ja) 2009-10-08 2016-03-02 セイコーエプソン株式会社 周波数測定装置及び周波数測定装置における変速分周信号の生成方法
JP5552952B2 (ja) 2010-08-06 2014-07-16 ソニー株式会社 Ｃｄｒ回路、受信装置、および通信システム
JP5883558B2 (ja) 2010-08-31 2016-03-15 セイコーエプソン株式会社 周波数測定装置及び電子機器
JP5665455B2 (ja) 2010-09-24 2015-02-04 キヤノン株式会社 信号伝送回路、伝送装置及び回路基板
US8751880B2 (en) * 2011-10-11 2014-06-10 Broadcom Corporation Apparatus and method to measure timing margin in clock and data recovery system utilizing a jitter stressor
JP6027358B2 (ja) * 2012-07-24 2016-11-16 ラピスセミコンダクタ株式会社 クロックデータリカバリ回路及び半導体装置
JP6027359B2 (ja) * 2012-07-24 2016-11-16 ラピスセミコンダクタ株式会社 クロックデータリカバリ回路及び半導体装置
KR101235696B1 (ko) * 2012-09-28 2013-02-21 주식회사 아나패스 데이터 전송 방법 및 데이터 복원 방법
US9729681B2 (en) * 2012-09-28 2017-08-08 Anapass Inc. Data transmission method and data restoration method
JP6191124B2 (ja) * 2012-11-08 2017-09-06 株式会社ソシオネクスト 半導体集積回路
US9209813B2 (en) * 2014-01-03 2015-12-08 Oracle International Corporation Coarse data aligner
US9842080B2 (en) 2014-07-02 2017-12-12 Anapass Inc. Bidirectional communication method and bidirectional communication apparatus using the same
JP6553340B2 (ja) * 2014-09-09 2019-07-31 ラピスセミコンダクタ株式会社 表示装置、表示パネルのドライバ及び画像データ信号の伝送方法
KR102321216B1 (ko) 2015-05-29 2021-11-04 삼성디스플레이 주식회사 표시 장치
KR102368864B1 (ko) 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847703A (en) * 1985-06-03 1989-07-11 Canon Kabushiki Kaisha Data transmission and detection system
US20070057835A1 (en) * 2005-09-15 2007-03-15 Jarman David C High speed transmission system
US20080024347A1 (en) * 2006-07-28 2008-01-31 Rockwell Scientific Licensing, Llc High-resolution broadband ADC
TW200814537A (en) * 2006-09-07 2008-03-16 Via Tech Inc Method and system for generating a clock signal with reduced electromagnetic interference

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638554B2 (ja) 1999-07-22 2005-04-13 シーメンス アクチエンゲゼルシヤフト 情報ビットストリームのエラー防止方法
KR100627368B1 (ko) 2005-01-05 2006-09-22 삼성에스디아이 주식회사 클럭 지연 모듈, 지연 클럭 생성 방법 및 이를 이용한플라즈마 표시 장치
JP2006303688A (ja) * 2005-04-18 2006-11-02 Kawasaki Microelectronics Kk シリアルデータ送信装置およびシリアルデータ受信装置
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
JP2009188489A (ja) * 2008-02-04 2009-08-20 Nec Electronics Corp 複数チャンネルの信号を送受信する送信回路及び受信回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847703A (en) * 1985-06-03 1989-07-11 Canon Kabushiki Kaisha Data transmission and detection system
US20070057835A1 (en) * 2005-09-15 2007-03-15 Jarman David C High speed transmission system
US20080024347A1 (en) * 2006-07-28 2008-01-31 Rockwell Scientific Licensing, Llc High-resolution broadband ADC
TW200814537A (en) * 2006-09-07 2008-03-16 Via Tech Inc Method and system for generating a clock signal with reduced electromagnetic interference

Also Published As

Publication number Publication date
US8074125B2 (en) 2011-12-06
TW201005510A (en) 2010-02-01
US20090240994A1 (en) 2009-09-24
JP2009232462A (ja) 2009-10-08
JP5066121B2 (ja) 2012-11-07

Similar Documents

Publication Publication Date Title
TWI410791B (zh) 用以傳送及接收複數個資料位元的裝置與方法
CN101540158B (zh) 用于发送和接收数据位的装置和方法
US7134035B2 (en) Method for generating a synchronization signal based on the clock ratio between two clock domains for data transfer between the domains
US20140093015A1 (en) Circuits and Methods for Time-Average Frequency Based Clock Data Recovery
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
US7254201B2 (en) Clock and data recovery circuit and method
JP2010098561A (ja) 直列信号の受信装置、直列伝送システムおよび直列伝送方法
US6163584A (en) Synchronization element for converting an asynchronous pulse signal into a synchronous pulse signal
US6664859B1 (en) State machine based phase-lock-loop for USB clock recovery
WO2002100058A1 (en) Semiconductor integrated circuit and data transmission system
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
KR101272886B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
US7194057B2 (en) System and method of oversampling high speed clock/data recovery
US7321647B2 (en) Clock extracting circuit and clock extracting method
JP6410594B2 (ja) シンクロナイザおよび半導体装置
JPS61127243A (ja) ビツト位相同期回路
JP5633132B2 (ja) データ伝送システム及び方法、データ送信装置及び受信装置
WO2002001725A1 (en) Optical transmitter and code converting circuit used therefor
JP3157029B2 (ja) データ受信装置
CN100589464C (zh) 双相位脉冲调制编码器电路
US20070069927A1 (en) Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream
JPH01143435A (ja) データ伝送装置
JPH1168861A (ja) 同時双方向送受信方法および同時双方向送受信回路
JP2017224946A (ja) シリアルデータの受信回路、受信方法、トランシーバ回路、電子機器
JPH0738386A (ja) データラッチ回路