CN1279619C - 垂直式只读存储器及其制造方法 - Google Patents

Abstract

一种垂直式只读存储器及其工艺，是在衬底中形成沟渠，并于沟渠的底部制作源极/漏极，而在衬底的表面上形成栅极；沟渠之中设有与源极/漏极电性连接的多晶硅位线，多晶硅与沟渠侧壁的衬底以介电层加以隔绝，并且以沟渠的侧壁作为编码区。

Description

垂直式只读存储器及其制造方法

技术领域

本发明是有关于一种半导体组件及其工艺，且特别是有关于一种垂直式只读存储器(vertical read-only memory)及其工艺。

背景技术

公知的只读存储器每一个存储单元仅能储存一个数据(1 cell 1bit)，而且存储单元的大小受限于线宽的工艺能力，因此，组件不易小型化。此外，由于编码的方式是在沟道中注入与源/漏极掺杂型态相异的高浓度离子，以达到提高起始电压的目的，而以离子布植的方式将会因为浓度分布的因素，而使得起始电压有高低不一的差异，导致组件发生漏电流的现象。

发明内容

本发明的目的就是提供一种垂直式只读存储器及其工艺，具有比公知只读存储器好的起始电压分布。

本发明的另一目的就是提供一种垂直式只读存储器及其工艺，能够减少漏电流的现象。

根据上述与其它目的，本发明提出一种垂直式只读存储器，其在衬底中形成沟渠，并于沟渠的底部制作源极/漏极，而在衬底的表面上形成栅极；沟渠中设与源极/漏极电性连接的多晶硅位线，多晶硅与沟渠侧壁的衬底以介电层加以隔绝，并且以沟渠的侧壁作为编码区。

如上所述，由于本发明只读存储器的源极侧的沟渠侧壁与漏极侧的沟渠侧壁都作为编码区，故每一个存储单元可以储存二个位的数据(1 cell 2 bit)，而且存储单元的数据储存于垂直于芯片表面的方向，与线宽工艺能力并无直接的关系，故组件易于小型化。此外，由于源极/漏极的起始电压是通过介电层的厚度来决定，而介电层的厚度易通过形成的条件来加以控制，因此，本发明可以具有较好的起始电压分布，而减少漏电流的现象。

附图说明

图1所示为本发明第一实施例的一种垂直式只读存储器示意图；

图2A至图2Q所示为本发明第二实施例的一种垂直式只读存储器的制造流程剖面示意图。

100，200：衬底

102：突起区

104，204：栅极导体层

106a/106b，230：源极/漏极

108：凹陷区

110：编码区

112，202：栅氧化层

114，232：导体层

116：字符线

118，234：绝缘层

120，211：氧化硅层

206：顶盖层

208：栅极叠层

210：沟渠

212：高起始电压栅介电层

214，236：多晶硅层

214a：多晶硅间隙壁

216：高起始电压离子注入工艺

218a，218b：掩模层

220，224：编码区离子注入工艺

222，226：编码区

228：埋入式扩散离子注入工艺

232a：位线

238：硅化金属层

具体实施方式

第一实施例

图1所示为本发明第一实施例的一种垂直式只读存储器示意图。

请参照图1，本发明的垂直式只读存储器包括配置于具有突起区102与凹陷区108的衬底100上的栅极导体层104、作为位线用的导体层114与字符线116，以及衬底100内的源极/漏极106a/106b与编码区110，其配置方式为栅极导体层104配置于衬底100的突起区102上，而导体层114配置于衬底100的凹陷区108上，并且与源极/漏极106a/106b电性连接，而源极/漏极106a/106b位于衬底100的凹陷区108中，编码区110则位于突起区102的两侧壁，字符线116配置于衬底100上，且与栅极导体层104电性连接。另外，还有一栅氧化层112配置于栅极导体层104与衬底100之间，一绝缘层118则配置于导体层114与凹陷区108侧壁的衬底100之间，且有一个氧化硅层120配置于导体层114与字符线116之间。其中，导体层114与字符线116的材料譬如是多晶硅。而且，于字符线116上还可以包括一层硅化金属层(未绘出)，其材料可以是硅化钨。

此处须特别说明的是，为形成编码区110而进行的离子注入工艺所使用的离子具有第二导电型态，其与原本存在于此处的第一导电型态掺质相异，但掺杂浓度则较低，使被注入的编码区110(图1中负号“-”标示处)--具有较淡的掺杂浓度的第一导电型态，并因此而具有较低的起始电压。

在读取数据的时候，先将栅极104开启，并在漏极106b施加一高电压，在源极106a施加一低电压。栅极104下方与漏极106b侧的导体层114旁的衬底100中将会形成一反型层。若源极106a侧的编码区110具有编码注入的离子，则因为此编码区110的起始电压较低，源极106a上所施加的低电压足以在源极106a侧产生反型层，因此，栅极104下方、漏极106b侧与源极106a侧可以形成沟道，而得以侦测到电流。反之，若是源极106a侧的编码区110未受到编码注入，则因为此编码区110其起始电压较高，源极106a上所施加的低电压不足以在源极106a侧产生反型层，因此，源极106a侧无法与栅极104下方、漏极106b侧一般产生沟道，故而无法侦测到电流。为详细说明本发明的具有埋入式位线的半导体组件的制作方法，请参照图2A至图2Q所示。

第二实施例

图2A至图2Q所示为本发明第二实施例的一种垂直式只读存储器的制造流程剖面示意图。

请参照图2A，于一衬底200上形成一栅氧化层202，其厚度约为30埃，再于衬底200上形成一层栅极导体层204，其厚度约为1500埃。

接着，请参照图2B，于衬底200上形成一层顶盖层(Cap Layer)206并覆盖栅极导体层204，其厚度约为600埃。另外，在此一工艺前还可以进行一前清洗工艺(Pre-clean)，且在此工艺后更可以进行一后清洗工艺(Post clean)。

然后，请参照图2C，图案化顶盖层206与栅极导体层204，以于衬底200上形成由栅极导体层204a与顶盖层206a所组成的栅极叠层(Gate Stack)208。

接着，请参照图2D，以顶盖层206a为蚀刻掩模，蚀刻去除暴露出的栅氧化层202，并持续蚀刻至衬底200，以形成沟渠210。其蚀刻工艺的硅蚀刻(Si Etch)速率例如是1500±150埃/分。

其后，请参照图2E，于沟渠210侧壁形成约50埃的氧化硅层211，此工艺之前还可包括一前清洗工艺。此氧化硅层211将于稍后去除。本图所示的工艺主要目的在于修补沟渠210的蚀刻工艺所造成的损害，是属于可选择(Optional)进行的步骤。

接着，请参照图2F，去除氧化硅层211，再于沟渠210表面形成一高起始电压栅介电层(High Vt Gate Oxide)212，其形成方法例如是热氧化法(thermal oxidation)，且其厚度约在15埃～100埃。然后，还包括于衬底200上沉积一层薄多晶硅层214，其厚度约100埃，而此多晶硅层214的作用在于保护高起始电压栅介电层212，使其不会遭受后续离子注入工艺的破坏。

然后，请参照图2G，对衬底200进行一高起始电压离子注入工艺(High Vt I/I)216，其注入离子例如是二氟化硼离子(BF₂ ⁺)；注入角度约为15度。

随后，请参照图2H，于部份沟渠210中形成掩模层218a，用以作为只读存储器第一编码(ROM code 1)工艺的掩模，其材料包括光阻，厚度约为1000埃。

接着，请参照图2I，进行一第一编码区离子注入工艺(Code1 I/I)220，以于衬底200中形成一只读存储器第一编码区222。其中，第一编码区离子注入工艺220的注入离子的导电型态与高起始电压离子注入216相异，其例如是砷(As)离子；注入角度为20度。

然后，请参照图2J，去除掩模层218a，再于部份沟渠210中形成掩模层218b，用以作为只读存储器第二编码(ROM code 2)工艺的掩模。然后，进行一第二编码区离子注入工艺(Code2 I/I)224，以于衬底200中形成一只读存储器第二编码区226。其中，第二编码区离子注入工艺224的注入离子例如是砷；注入角度为20度。

接着，请参照图2K，去除掩模层218b，再回蚀刻薄多晶硅层214，使沟渠210侧壁残留有薄多晶硅间隙壁214a，并暴露出沟渠210底部的高起始电压栅介电层212。

其后，请参照图2L，对衬底200进行埋入式扩散离子注入工艺(Buried Diffusion I/I)228，以于沟渠210底部的衬底200内形成源极/漏极230，其中，埋入式扩散离子注入工艺228的注入离子例如是砷离子；注入能量约为10KeV；注入剂量约为1×10¹⁴ions/cm²。另外，于埋入式扩散离子注入工艺228之前还可包括进行一埋入式扩散口袋离子注入工艺(Buried Diffusion Pocket I/I)，其注入离子例如是二氟化硼；注入角度约为20度。

随后，请参照图2M，去除沟渠210底部的源极/漏极230上的高起始电压栅介电层212；其方法例如是湿式蚀刻。然后，进行一前清洗工艺，再于衬底200上沉积一导体层232，其厚度约为3000埃，其材料例如是多晶硅。

接着，请参照图2N，回蚀刻导体层232，以于沟渠210中形成源极/漏极230上的位线232a。

然后，请参照图2O，于位线232a表面形成一层绝缘层234，其厚度约为200埃，其材料包括氧化硅。

接着，请参照图2P，去除顶盖层206a，去除的方法包括利用热磷酸(Hot H₃PO₄)去除，而使栅极导体层204a暴露出来。

其后，请参照图2Q，先进行一前清洗工艺，接着，于衬底200上形成一层多晶硅层236与其上层的硅化金属层238，其材料例如是硅化钨。

所以本发明的特征在于本发明存储单元的数据储存于垂直于芯片表面的方向，与线宽工艺能力并无直接的关系，故组件易于小型化。

此外，由于源极/漏极230的起始电压是通过高起始电压栅介电层212的厚度来决定，而高起始电压栅介电层212的厚度易通过形成的条件来加以控制(例如是控制热氧化法进行的时间)，因此，本发明可以具有较好的起始电压分布，而减少漏电流的现象。

Claims (20)

1、一种垂直式只读存储器，其特征是，其结构包括：

一衬底，该衬底具有相互交替的一突起区与一凹陷区；

一栅极导体层，其配置于该衬底的该突起区上；

一源极/漏极，其位于该衬底的该凹陷区中；

一编码区，其位于该凹陷区侧壁的该衬底中；

一栅介电层，其配置于该栅极导体层与该衬底之间；

一导体层，其配置于该衬底衬底的凹陷区上，并且与该源极/漏极电性连接；

一字符线，其配置于该衬底上，且与该栅极导体层电性连接；

一绝缘层，其配置于该导体层与该凹陷区侧壁的该衬底之间。

2、如权利要求1所述的垂直式只读存储器，其特征是，其结构更包括一个氧化硅层，位于该字符线与该导体层之间。

3、如权利要求1所述的垂直式只读存储器，其特征是，该导体层的材料包括多晶硅。

4、如权利要求1所述的垂直式只读存储器，其特征是，该字符线的材料包括多晶硅。

5、如权利要求1所述的垂直式只读存储器，其特征是，更包括一硅化金属层位于该字符线上。

6、如权利要求5所述的垂直式只读存储器，其特征是，该硅化金属层的材料包括硅化钨。

7、一种垂直式只读存储器的制造方法，其特征是，该方法包括：

提供一衬底；

于该衬底上形成一第一栅介电层；

于该衬底上形成一栅极导体层；

于该衬底上形成一顶盖层，覆盖该栅极导体层；

图案化该顶盖层与该栅极导体层，以于该衬底上形成由该栅极导体层与该顶盖层所组成的一栅极叠层；

以该顶盖层为蚀刻掩模，蚀刻去除暴露出的该第一栅介电层，并持续蚀刻至该衬底内，以形成一沟渠；

于该沟渠侧壁形成一第二栅介电层；

对该衬底进行一高起始电压离子注入工艺；

于部份该沟渠侧壁的该衬底中形成多个编码区；

进行一埋入式扩散离子注入工艺，以于该沟渠底部的该衬底内形成一源极/漏极；

于该沟渠中形成一导体层；

于该导体层表面形成一绝缘层；

去除该顶盖层，以暴露出该栅极导体层；以及

于该衬底上形成一多晶硅层。

8、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，形成该沟渠的该步骤后，更包括：

于该沟渠侧壁形成一氧化层；以及

去除该氧化层。

9、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，该第二栅介电层的厚度在15埃～100埃之间。

10、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，形成该第二栅介电层的该步骤后，更包括于该衬底上沉积一多晶硅层，该多晶硅层保护该第二栅介电层。

11、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，该高起始电压离子注入工艺的注入离子包括二氟化硼。

12、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，该埋入式扩散离子注入工艺的注入离子包括砷。

13、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，该于该埋入式扩散离子注入工艺之前，更包括进行一埋入式扩散口袋离子注入工艺。

14、如权利要求13所述的垂直式只读存储器的制造方法，其特征是，该埋入式扩散口袋离子注入工艺的注入离子包括二氟化硼。

15、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，该导体层的材料包括多晶硅。

16、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，于该沟渠中形成该导体层的该步骤包括：

于该衬底上沉积一导体材料以填入该沟渠；以及

回蚀刻该导体材料。

17、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，去除该顶盖层的该步骤包括利用热磷酸。

18、如权利要求7所述的垂直式只读存储器的制造方法，其特征是，于该衬底上形成该多晶硅层的该步骤后更包括于该多晶硅层上形成一硅化金属层。

19、如权利要求18所述的垂直式只读存储器的制造方法，其特征是，该硅化金属层的材料包括硅化钨。

20、一种垂直式只读存储器的制造方法，包括：

于一衬底表面形成一栅极；

于该衬底中形成一沟渠；

于该沟渠的底部制作一源极/漏极；

于衬底上形成一介电层，以覆盖该栅极与该沟渠侧壁；

于该沟渠侧壁形成一编码区；以及

于该沟渠中形成一位线，该位线与该源极/漏极电性连接。

Images