[go: up one dir, main page]

CN1272684A - 衬底及其制造方法 - Google Patents

衬底及其制造方法 Download PDF

Info

Publication number
CN1272684A
CN1272684A CN00105306A CN00105306A CN1272684A CN 1272684 A CN1272684 A CN 1272684A CN 00105306 A CN00105306 A CN 00105306A CN 00105306 A CN00105306 A CN 00105306A CN 1272684 A CN1272684 A CN 1272684A
Authority
CN
China
Prior art keywords
layer
substrate
outer edge
bonded
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00105306A
Other languages
English (en)
Inventor
坂口清文
近江和明
柳田一隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1272684A publication Critical patent/CN1272684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P14/20
    • H10P90/1924
    • H10P90/1914
    • H10W10/181

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

将具有多孔层的第一衬底键合到第二衬底上制备键合衬底叠层,在多孔层处将键合衬底叠层分成两个衬底,防止了分离步骤中存在的缺陷。该第一衬底内部具有多孔层(12),在多孔层上具有单晶硅层,在单晶硅层上具有SiO2层。将该衬底的外边缘部分氧化使单晶硅层的外边缘朝着内部进行再处理,其中单晶硅层(13a)的外边缘位于键合区域的外边缘之内。在多孔层(12)处将键合衬底叠层分成两个衬底。

Description

衬底及其制造方法
本发明涉及一种粘合的衬底叠层、粘合衬底叠层的制造方法和使用粘合的衬底叠层制造衬底如SOI衬底的方法。
众所周知,具有SOI(绝缘体上的硅)结构的衬底(SOI衬底)是在绝缘层上具有单晶硅层的衬底。使用这种SOI衬底的装置有许多优点,使用普通的硅衬底不能获得这些优点。优点的例子如下:
(1)因为介质隔离容易,所以可以增加集成度。
(2)可以增加耐辐射。
(3)因为杂散电容小,所以可以增加装置的运转速度。
(4)不需要阱步骤。
(5)可以防止闩锁。
(6)通过薄膜形成法可以形成完全耗尽型场效应晶体管。
因为SOI结构具有上述各种优点,对其形成方法进行研究已经几十年了。
象SOI技术一样,通过CVD(化学汽相淀积法)在单晶兰宝石衬底上异向外延生长硅的SOS(在兰宝石上的硅)技术已经知道了很长时间。随着最成熟的SOI技术,这种SOS技术曾经获得了声誉。然而,SOS技术至今还没有进入实际使用,因为例如在硅层与硅层下面的兰宝石衬底之间界面上由于晶格失配产生了大量的晶体缺陷,形成兰宝石衬底的铝混杂在硅层中,衬底是昂贵的,且它难以大面积获得。
最近已经尝试不使用任何兰宝石衬底来实现SOI结构。该尝试粗分成两种方法。
在第一方法中,单晶硅衬底的表面被氧化,和在氧化物膜(SiO2层)上形成窗口使硅衬底部分暴露。使用暴露的部分作为籽晶,单晶硅在一侧外延地生长,由此在SiO2上形成单晶硅层(在此方法中,在SiO2层上淀积硅层)。
在第二方法中,单晶硅衬底本身被用作有源层,和在衬底的底面上形成SiO2层(在此方法中,没有硅层淀积)。
作为实现第一方法的方法,已知有通过CVD(化学汽相淀积)从单晶硅层的水平方向直接外延地生长单晶硅的方法,通过退火在固相中淀积非晶硅和从一侧外延地生长单晶硅的方法(固相外延生长),通过熔融再结晶法用聚焦的高能射线束如电子束或激光束照射非晶硅层或多晶硅层使SiO2层上的单晶硅层生长的方法(光束退火),或者通过棒状加热器扫描带状的熔融区的方法(区熔再结晶)。
所有这些方法都有优点和缺点,以及可控制性、生产率、均匀性和质量的许多问题,所以在工业应用方面还没有投入实际使用。例如,CVD需要牺牲氧化作用形成平坦的薄膜,在结晶度方面固相外延生长较差。在光束退火法中,扫描聚焦光束需要的处理时间和光束叠加或焦点调节的可控制性都成问题。区熔再结晶是最成熟的技术,在试验的基础上已经制造了相对大规模的集成电路。然而,因为仍然保留了许多不希望有的晶体缺陷如亚晶界,所以不能形成少数载流子器件。
如上第二方法所述,例如对于外延生长来说不需要使用硅衬底作为籽晶的方法,可以使用下列四种技术。
作为第一技术,在具有V形槽的单晶硅衬底上形成氧化物膜,该槽是通过各向异性的蚀刻在表面上形成的。与单晶硅衬底的厚度几乎相同的多晶硅层淀积在氧化物膜上。之后,从底表面对单晶硅衬底抛光,由此在厚多晶硅层上形成具有由V形槽包围和介质隔离的单晶硅区域的衬底。借助于这项技术,可以形成具有满意结晶度的衬底。然而,存在可控制性和生产率的问题,其与淀积厚达几百微米的多晶硅的方法或者从底表面抛光单晶硅衬底剩下隔离的硅活性层的方法有关。
第二技术是SIMOX(由离子嵌入的氧气来分离)。在此技术中,将氧离子嵌入单晶硅衬底中形成SiO2层。在此技术中,为了在衬底上形成SiO2层,必须以1018(离子/cm2)或更多的剂量嵌入氧离子。这种嵌入花费时间很长,导致生产率低和制造成本高。另外,因为产生许多晶体缺陷,所以质量太差而不能制造少数载体器件。
作为第三种技术,通过介质隔离氧化多孔硅层形成SOI结构。在此技术中,通过质子离子嵌入(Imai等人,《晶体生长》杂志,第63卷,547(1983))或外延生长和形成图案在p型单晶硅衬底的表面上形成n型硅岛。在HF溶液中使此衬底阳极化仅将n型硅岛周围的p型硅衬底转化成多孔结构。之后,由于加速的氧化作用电介质地隔离了n型硅岛。在此技术中,因为在器件装配之前必须确定要隔离的硅区域,设计器件的自由度受到了限制。
作为第四种技术,通过退火或粘合剂将单晶硅衬底键合到另一个热氧化的单晶硅衬底上形成SOI结构。在此技术中,形成器件的有源层必须是均匀的薄层。更具体地说,具有几百微米厚的单晶硅衬底必须减小到微米级或更少。
为了减薄衬底,可以使用抛光或选择性蚀刻。
通过抛光几乎不可能均匀地减薄单晶硅衬底。特别是,减薄到亚微米级,变化范围是百分之几十。因为晶片尺寸变大,此困难尤为突出。
选择性蚀刻对均匀地减薄衬底是有效的。然而,选择比率低到大约102,蚀刻后的表面平整性较差,且SOI层的结晶度不是令人满意的。
在形成作为光接收元件或投影液晶显示装置的接触传感器中由玻璃衬底提供的透明衬底是重要的。为了了解传感器或显示装置中具有较高密度和分辨率的高度精密象素(图象点),需要高性能的驱动元件。为此目的,日益需要在透明衬底上形成具有极好结晶度的单晶硅层的技术。
然而,当在由玻璃衬底提供的透明衬底上淀积硅层时,只能获得非晶硅层或多晶硅层。这是因为透明衬底具有非晶晶体结构,且在衬底上形成的硅层反映了透明衬底的晶体结构的无序。
本申请人在日本专利公开号5-21338中已经公开了一种新型SOI技术。在此技术中,通过绝缘层将第一衬底键合到第二衬底上,此第一衬底是在单晶硅衬底上形成多孔层和在其表面上形成无孔单晶层而获得的。之后,在多孔层中将键合衬底叠层分成两个衬底,由此将无孔单晶层转换成第二衬底。此技术是有利的,因为SOI层的膜厚度均匀性是良好的,可以减小SOI层的晶体缺陷密度,SOI层的表面平整性是良好的,不需要带详细说明书的昂贵仪器,和使用简单的制造仪器可以制造具有大约几百埃到10-μm厚的SOI衬底。
在日本专利公开号7-302889中,本申请人也已经公开了一种技术,即将第一衬底和第二衬底键合,从第二衬底分离第一衬底而不会破坏第一衬底,使分离出的第一衬底的表面光滑,再在第一衬底上形成多孔层,和再使用此衬底。因为没有浪费第一衬底,所以在大量减小制造成本和简化制造方法方面此技术是有利的。
为了将键合衬底叠层分成两个衬底而不会破坏第一和第二衬底,例如,在相反方向拉两个衬底,同时在与键合界面垂直的方向上施加力,在与键合界面平行的方向上施加剪切力(例如,在与键合界面平行的平面上以相反方向移动两个衬底,或者在相反方向上旋转两个衬底,同时圆周方向上施加力),在与键合界面垂直的方向上施加压力,在分离区域施加波能如超音波,在与键合界面平行的分离区从键合衬底叠层的一侧插入剥离器(如锋利的刀片如刀),利用填充多孔层孔隙中的衬底膨胀能,该多孔层起分离区的作用,起分离区作用的多孔层从键合衬底叠层的一侧被热氧化使多孔层的体积膨胀,并使衬底分离,或从键合衬底叠层的一侧选择性蚀刻起分离区作用的多孔层使衬底分离。
在1956年由研究半导体电抛光的Uhlir等人发现了多孔硅(A.Uhlir,Bell Syst.Tech.J.,Vol.35,333(1956))。在HF溶液中阳极化硅衬底可以形成多孔硅。
Unagami等人研究了阳极化时硅的溶解反应,并报道了在HF溶液中硅发生阳极化反应时需要空穴,而且反应如下(T.Unagami,J.Electrochem.Soc.,vol.127,476(1980))。
其中e+和e-分别代表一个空穴和一个电子,且n和λ是溶解一个硅原子所需要的空穴数目。根据该反应式,当n>2或λ>4时,形成多孔硅。
上述事实表明具有空穴的p型硅被转换成多孔硅,同时n型硅没有转换。Nagano等人和Imai已经报道了此转换的选择性(Nagano,Nakajima,Anno,Onaka,和Kajiwara,IEICE Technical Report,Vol.79,SSD79-9549(1979)),(K.Imai,Solid-State Electronics,vol.24,159(1981))。
然而,也报道了高浓度的n型转换成多孔硅(R.P.Holmstrom和J.Y.Chi,Appl.Phys.Lett.,vol.42,386(1983))。因此,重要的是选择一种衬底,该衬底可以转换为独立的p或n型多孔硅衬底。
为了形成多孔硅,除了阳极化外,离子可以嵌入硅衬底中。
例如,在日本专利公开号5-21338描述的方法中,即通过绝缘层将多孔层上具有无孔层如单晶硅层的第一衬底键合到第二衬底上而获得衬底(被称之为键合衬底叠层)被多孔层分离的方法,由此将在第一衬底一侧上形成的无孔层转换为第二衬底,将键合衬底叠层分离的技术是非常重要的。
例如,在分离键合衬底叠层时,除了作为分离层的多孔层外,如果它部分被分离,那么就破坏了被用作有源层的无孔层(例如单晶硅层),且会获得不希望的SOI衬底。
本发明已经是在考虑了上述情况下取得的,且目的是提供在多孔层处能够适当分离的键合衬底叠层,制造键合衬底叠层的方法,以及使用该键合衬底叠层制造衬底如SOI衬底的方法。
按照本发明的第一个方面,提供一种制造键合衬底叠层的方法,其特征在于包括第一步:制备第一衬底,该衬底具有内部的多孔层,位于多孔层上的第一层,和第一层上的第二层,第二步:将第一衬底的主表面键合到第二衬底上制备键合衬底叠层,和第三步:化学处理键合衬底叠层,向键合衬底叠层的内部再处理第一层的至少部分外边缘。
在按照本发明第一方面制造键合衬底叠层的方法中,第三步优选包括:例如化学处理键合衬底叠层获得一种结构,其中键合衬底叠层第一层的至少部分外边缘位于第一衬底和第二衬底键合区域的外边缘或在其内部。
在按照本发明第一方面制造键合衬底叠层的方法中,第三步优选包括,例如氧化在第二步中制备的键合衬底叠层的第一层的至少部分外边缘部分的步骤。
在按照本发明第一方面制造键合衬底叠层的方法中,第三步优选包括,例如蚀刻在第二步中制备的键合衬底叠层的第一层的至少部分外边缘的步骤。
在按照本发明第一方面制造键合衬底叠层的方法中,第一层例如是半导体层。
在按照本发明第一方面制造键合衬底叠层的方法中,第一层例如是层。
在按照本发明第一方面制造键合衬底叠层的方法中,第一层例如是单晶硅层。
在按照本发明第一方面制造键合衬底叠层的方法中,第一层是化合物半导体层。
在按照本发明第一方面制造键合衬底叠层的方法中,第一步优选包括,例如使硅衬底阳极化形成多孔层的步骤。
在按照本发明第一方面制造键合衬底叠层的方法中,第一步优选包括,例如将离子注入硅衬底中形成多孔层。
在按照本发明第一方面制造键合衬底叠层的方法中,例如,第一层是硅层,而第二层是SiO2层。
在按照本发明第一方面制造键合衬底叠层的方法中,第一步优选包括,例如形成充当多孔层上的第一层的硅层,和热氧化硅层表面形成充当硅层上第二层的SiO2层的步骤。
在按照本发明第一方面制造键合衬底叠层的方法中,第二衬底是,例如硅衬底和在硅衬底表面上具有SiO2层的衬底中的一种。
在按照本发明第一方面制造键合衬底叠层的方法中,第二衬底是,例如透明衬底和绝缘衬底中的一种。
按照本发明的第二方面,提供一种制造键合衬底叠层的方法,其特征在于包括第一步:制备第一衬底,该衬底具有内部的多孔层,在多孔层上在预定区域的第一层,和覆盖第一层上表面和至少部分一侧的第二层,和第二步:将第一衬底的主表面键合到第二衬底上制备键合衬底叠层。
在按照本发明第二方面制造键合衬底叠层的方法中,第一步优选包括,例如,在第二步之后,形成第一层和第二层获得一种结构,其中第一层的至少部分外边缘位于第一衬底与第二衬底键合区域的外边缘内部。
在按照本发明第二方面制造键合衬底叠层的方法中,第一步优选包括,例如,在多孔层的基本上整个表面上形成一层预定材料,和以图饰该层形成第一层。
在按照本发明第二方面制造键合衬底叠层的方法中,第一步优选包括,例如,使在多孔层上具有预定形状的第一层生长的步骤。
在按照本发明第二方面制造键合衬底叠层的方法中,第一层例如是半导体层。
在按照本发明第二方面制造键合衬底叠层的方法中,第一层例如是硅层。
在按照本发明第二方面制造键合衬底叠层的方法中,第一层例如是单晶硅层。
在按照本发明第二方面制造键合衬底叠层的方法中,第一层例如是化合物半导体层。
在按照本发明第二方面制造键合衬底叠层的方法中,第一步优选包括,例如使硅衬底氧化形成多孔层的步骤。
在按照本发明第二方面制造键合衬底叠层的方法中,例如,第一层是硅层,而第二层是SiO2层。
在按照本发明第二方面制造键合衬底叠层的方法中,第一步优选包括,例如,在多孔层上形成充当第一层的硅层,和热氧化具有硅层的衬底表面形成充当第二层的SiO2层。
在按照本发明第二方面制造键合衬底叠层的方法中,第二衬底是,例如,硅衬底和在硅衬底表面上具有SiO2层的衬底中的一种。
在按照本发明第二方面制造键合衬底叠层的方法中,第二衬底是,例如,透明衬底和绝缘衬底中的一种。
按照本发明的第三方面,提供一种制造键合衬底叠层的方法,其特征在于包括第一步:制备第一衬底,该衬底具有内部的多孔层,在除了多孔层上的外边缘部分的那部分上的第一层,和覆盖第一层上面的第二层,和第二步:将第一衬底的主表面键合剖第二衬底上制备键合衬底叠层。
在按照本发明第三方面制造键合衬底叠层的方法中,第一步优选包括,例如,制备第一衬底,该衬底具有第一层的外边缘部分的位置与第二层的外边缘部分基本上相匹配的结构。
在按照本发明第三方面制造键合衬底叠层的方法中,第一步优选包括,例如,在多孔层的基本上整个表面上形成底的第一材料,在底层的基本上整个表面上形成上层的第二材料,除去上层的外边缘部分形成第二层,和使用第二层作为掩模图形除去底层的外边缘部分,形成第一层。
在按照本发明第三方面制造键合衬底叠层的方法中,第一步包括在多孔层的基本上整个表面上形成硅层,热氧化具有硅层的衬底表面形成SiO2层,除去SiO2层的外边缘部分形成第二层,使用第二层作为掩模图形除去硅层的外边缘部分,形成第一层。
按照本发明第三方面制造键合衬底叠层的方法优选进一步包括,例如,第三步:化学处理在第二步中制备的键合衬底叠层,使第一层的至少部分外边缘位于第一衬底和第二衬底键合区域的外边缘或在其内部。
在按照本发明第三方面制造键合衬底叠层的方法中,第三步优选包括,例如,使在第二步中制备的键合衬底叠层的外边缘部分氧化。
在按照本发明第三方面制造键合衬底叠层的方法中,第一层例如是半导体层。
在按照本发明第三方面制造键合衬底叠层的方法中,第一层例如是硅层。
在按照本发明第三方面制造键合衬底叠层的方法中,第一层例如是单晶硅层。
在按照本发明第三方面制造键合衬底叠层的方法中,第一层例如是化合物半导体层。
在按照本发明第三方面制造键合衬底叠层的方法中,第一步优选包括,例如使硅衬底氧化形成多孔层。
在按照本发明第三方面制造键合衬底叠层的方法中,第二层衬底是,例如,硅衬底和在硅衬底表面上具有SiO2层的衬底中的一种。
在按照本发明第三方面制造键合衬底叠层的方法中,第二层衬底是,例如,透明衬底和绝缘衬底中的一种。
按照本发明的第四方面,提供一种制造键合衬底叠层的方法,其特征在于包括第一步:制备第一衬底,该衬底具有内部的多孔层,和多孔层上的第一层,和第二步:将第一衬底的主表面键合到第二衬底上制备键合衬底叠层,和第三步:化学处理键合衬底叠层,以便向着键合衬底叠层的内部再处理第一层的至少部分外边缘。
在按照本发明第四方面制造键合衬底叠层的方法中,第三步优选包括,例如,使在第二步中制备的键合衬底叠层的第一层的至少部分外边缘部分氧化。
在按照本发明第四方面制造键合衬底叠层的方法中,第三步优选包括,例如,蚀刻在第二步中制备的键合衬底叠层的第一层的至少部分外边缘。
按照本发明的第五方面,提供一种制造键合衬底叠层的方法,其特征在于第一步:制备第一衬底,该衬底具有内部的多孔层,和除了多孔层外边缘部分的那部分上的第一层,和第二步:将第一衬底的主表面键合到第二衬底上。
按照本发明的第六方面,提供一种制造衬底的方法,其特征在于:使用上述键合衬底叠层的制造方法之一种制备键合衬底叠层的步骤,在多孔层处将制备的键合衬底叠层分成两个衬底的步骤。
按照本发明第六方面制造键合衬底叠层的方法,优选还包括,例如,除去保留在分离步骤中分离的两个衬底的第二衬底一侧表面上的多孔层的步骤。
按照本发明第六方面制造键合衬底叠层的方法,优选还包括,例如,除去保留在分离步骤中分离的两个衬底的第一衬底一侧上的多孔层,能够重新使用第一衬底。
在按照本发明第六方面的键合衬底叠层的制造方法中,分离步骤优选包括,例如,将流体喷射到在键合衬底叠层的键合界面附近的部分,用流体在多孔层处将键合衬底叠层分成两个衬底。
按照本发明的第七方面,提供一种键合衬底叠层,该衬底叠层具有一种结构,其中第一衬底的主面具有内部多孔层,在多孔层上具有第一层,和在第一层上具有第二层,该表面键合到第二衬底上,其特征在于在键合衬底叠层的至少部分外边缘部分,第一层的外边缘以预定的距离向内部与键合衬底叠层的外边缘分离。
按照本发明的第八方面,提供一种键合衬底叠层,该衬底具有一种结构,其中第一衬底的主面具有内部多孔层,在多孔层上具有第一层,和在第一层上具有第二层,该表面键合到第二衬底上,其特征在于在键合衬底叠层的至少部分外边缘部分,第一层的外边缘位于第二层的外边缘处或在其内部。
按照本发明的第九方面,提供一种键合衬底叠层,该衬底具有一种结构,其中第一衬底的主面具有内部多孔层,在多孔层上具有第一层,和在第一层上具有第二层,该表面键合到第二衬底上,其特征在于在键合衬底叠层的至少部分外边缘部分,第一层的外边缘位于第一衬底与第二衬底键合的区域的外边缘处或在其内部。
按照本发明的第十方面,提供一种键合衬底叠层,该衬底具有一种结构,其中第一衬底的主面具有内部多孔层,和在多孔层上具有第一层,该表面键合到第二衬底上,其特征在于在键合衬底叠层的至少部分外边缘部分,第一层的外边缘以预定的距离向内部与键合衬底叠层的外边缘分离。
按照本发明的第十一方面,提供一种制造键合衬底叠层的方法,其特征在于包括化学处理键合衬底叠层的处理步骤,其中第一衬底的主面内部具有多孔层,在多孔层上具有第一层,和在第一层上具有第二层,该表面键合到第二衬底上,以便向键合衬底叠层的内部再处理第一层的至少部分外边缘。
在按照本发明第十一方面制造键合衬底叠层的方法中,该处理步骤优选包括,例如,化学处理键合衬底叠层获得一种结构,其中面积的衬底叠层的至少部分外边缘位于第一衬底与第二衬底键合的区域的外边缘处或在其内部。
在按照本发明第十一方面制造键合衬底叠层的方法中,该处理步骤优选包括,例如,使键合衬底叠层的第一层的至少部分外边缘部分氧化。
在按照本发明第十一方面制造键合衬底叠层的方法中,该处理步骤优选包括,例如,蚀刻键合衬底叠层的第一层的至少部分外边缘部分。
在按照本发明第十一方面制造键合衬底叠层的方法中,第一层优选是如半导体层。
在按照本发明第十一方面制造键合衬底叠层的方法中,第一层优选例如硅层。
在按照本发明第十一方面制造键合衬底叠层的方法中,第一层优选例如单晶硅层。
在按照本发明第十一方面制造键合衬底叠层的方法中,第一层优选例如化合物半导体层。
在按照本发明第十一方面制造键合衬底叠层的方法中,第一衬底的多孔层优选例如由阳极化硅衬底而形成的多孔层。
在按照本发明第十一方面制造键合衬底叠层的方法中,第一衬底的多孔层优选例如由将离子注入硅衬底中形成的多孔层。
在按照本发明第十一方面制造键合衬底叠层的方法中,优选地,例如,第一层是硅层,而第二层是SiO2层。
在按照本发明第十一方面制造键合衬底叠层的方法中,第二衬底优选是,例如,硅衬底和在硅衬底表面上具有SiO2层的衬底中的一种。
在按照本发明第十一方面制造键合衬底叠层的方法中,第二衬底优选是,例如,透明衬底和绝缘衬底中的一种。
参考附图从下面本发明实施方案的详细描述中,将会明白本发明的其它目的、特点和优点。
图1A-1E是用示意图解释制造SOI衬底的基本方法的剖视图;
图2是解释图1A-1E中所示的制造方法问题的剖视图;
图3A-3J是表示按照本发明第一实施方案的制造半导体衬底方法一部分的剖视图;
图4A-4E是表示按照本发明第二实施方案制造半导体衬底方法一部分的剖视图;
图5A-5G是表示按照本发明第三实施方案制造半导体衬底方法一部分的剖视图;
图6A-6G是表示按照本发明第四实施方案制造半导体衬底方法的一部分剖视图;
为了易于了解本发明的优选实施方案,首先简要描述一种基本方法,即将内部具有作为分离层的多孔层和在多孔层上具有无孔层的第一衬底键合到第二衬底上,制备键合衬底叠层,和在多孔层处分离键合衬底叠层,将无孔层(如单晶硅层)转变为第二衬底,由此制造SOI衬底。
图1A-1E是用示意图解释制造SOI衬底基本方法的剖视图。在图1A所示的步骤中,制备单晶硅衬底11,和例如通过阳极化在单晶硅衬底的表面上形成多孔硅层12。
在图1B所示的步骤中,通过外延生长在多孔硅层12上形成无孔单晶硅层13。将无孔单晶硅层13的表面氧化形成SiO2层14。用这种方法形成第一衬底10。通过如将离子注入单晶硅衬底11中的方法(离子注入)可以形成多孔硅层12。由此方法形成的多孔硅层具有许多微腔,因此而称为微腔层。
在图1C所示的步骤中,制备单晶硅第二衬底20,在室温下与第一衬底10紧密接触,同时使绝缘层14面对第二衬底。之后,通过阳极化键合、加压、加热或结合将第一衬底10与第二衬底20键合。借助于该方法,第二衬底20与绝缘层14牢固地键合在一起。如上所述,在单晶硅层13上可以形成绝缘层14。另一种方式,或者在第二衬底20或者在无孔单晶硅层13和第二衬底20两者上可以形成绝缘层14,只要将第一衬底与第二衬底彼此紧密接触获得图1C所示的状态。然而,当在充当有源层的单晶硅层13的一侧形成绝缘层14时,可以将第一衬底10和第二衬底20之间的键合界面与有源层分离。为此,可以获得具有较高质量的SOI结构。
在图1D所示的步骤中,在多孔层12处将两个键合的衬底分成两个衬底。第二衬底一侧(10″+20)具有多孔硅层12″/单晶硅层13/绝缘层14/单晶硅衬底20的多层结构。第一衬底10′的结构中,在单晶硅衬底11上形成多孔硅层12′。
在除去剩余的多孔层12′,和按照需要使多孔硅层12′的表面平面化后,分离的衬底10′被用作单晶硅衬底11以再一次形成第一衬底10。
在分离键合衬底叠层后,在图1E所示的步骤中,选择性地除去在第二衬底一侧(10″+20)表面上的多孔层12″。用该方法,获得了具有单晶硅层13/绝缘层14/单晶硅衬底20的多层结构衬底,即SOI结构。
作为第二衬底,例如不仅可以使用单晶硅衬底,而且可以使用绝缘衬底(例如石英衬底)或透明衬底(如石英衬底)。
图2是图1C中所示的部分30的放大示意图。下面参考图2将描述在图1D所示的分离方法中的问题。
通常,当使用楔子或类似物在多孔层12处对键合衬底叠层施加力使它分离时,在分离开始时该力集中在衬底10和第二衬底20之间的键合界面上。由于此原因,从键合衬底叠层的键合界面的外边缘部开始分离,如箭头A所示。由于分离层具有脆弱的结构,因此分离向着多孔层12的方向进行,如箭头A所示。当多孔层12开始破坏时,仅选择性地破坏多孔层使键合衬底叠层12分成两个衬底。在此情况下,几乎不减少作为有源层的单晶硅层13或作为有源层下层的绝缘层14的面积,而且几乎理想地分离了键合衬底叠层。
当按照箭头B所示方向进行分离时,产生了一个问题。众所周知,在具有不同热膨胀系数的两层之间的界面会产生大的应力。更具体地说,当通过热氧化单晶硅层在单晶硅层上形成氧化物膜时,在单晶硅层和氧化物膜之间的界面上产生大的应力。
因此,当通过绝缘层14和单晶硅层13从键合界面到多孔层12进行分离时,分离可以沿着绝缘层14与单晶硅层13之间的界面进行。当沿着绝缘层14与单晶硅层13之间的界面进行分离时,单晶硅层13破坏并减小了将形成元件的区域。如果这种现象频繁发生,那么产率大大降低。
下面将描述的实施方案公开了防止上述问题即在分离工艺开始时的缺陷的技术。第一实施方案:
按照该实施方案的方法,在将第一衬底10键合到第二衬底20上制备键合衬底叠层之后,在第一衬底10的多孔层上形成的第一层(例如单晶硅层)的外边缘部分被氧化,向着键合衬底叠层内部减少了第一层的外边缘。在此方法中,第一层的外边缘优选地位于第一衬底10与第二衬底20键合区域(第一衬底键合到第二衬底20的区域)的外边缘或在其内部。
当减小了第一层的区域时,可以有效地防止键合衬底叠层沿着第一层与邻接第一层的第二层之间的界面进行分离。
图3A~3J是表示按照本发明第一实施方案制造半导体衬底方法部分的剖视图。图3A-3J仅表示了在衬底的主面一侧的部分,其与图1C所示的部分30相对应。
通常,因为抛光或蚀刻,即使在斜切部分内部的平面镜表面部分,半导体衬底如单晶硅衬底在从外边缘分离的部分比中心部分薄1到几毫米,如图3A所示。
在图3A所示的步骤中,制备半导体衬底11如单晶硅衬底。在图3B所示的步骤中,通过如氧化在半导体衬底11的主面侧(镜表面)形成多孔层12。形成多孔层12的区域可以扩展到半导体衬底11的外边缘或斜切部分的底表面,如图3B所示,或者可以少些。
在图3C所示的步骤中,在多孔层12上形成第一层13。作为第一层13,例如优选硅层如单晶硅层、多晶硅层、或非晶硅层。作为第一层13,可以形成元件如MOSFET。
在图3D所示的步骤中,在第一层13上形成第二层14。用此方法,获得第一衬底10。作为第二层14,优选通过氧化(如热氧化)第一层13(Si层)的表面形成的氧化物层(如SiO2层)。
在图3E所示的步骤中,在室温下第一衬底10的主面与第二衬底20的主面彼此紧密地接触在一起。之后,通过阳极化键合、加压、加热或结合使第一衬底10与第二衬底20牢固地键合在一起。
作为第二衬底,可优选硅衬底、通过在硅衬底上形成绝缘膜而获得的衬底、绝缘衬底如石英衬底、透明衬底如石英衬底、或蓝宝石衬底。然而,本发明不局限于此,且可以使用其他各种衬底,只要键合的表面足够平就行。
例如,当第二衬底20是绝缘衬底,或在第二衬底20上形成绝缘膜时,不总是需要第二层14(图3D所示的步骤)。然而,当形成第二层14时,作为有源层的第一层13可以与键合界面分开。当硅层彼此相互键合形成p-n二极管时,就不需要第二层14。
在键合第一衬底10与第二衬底20时可以在它们之间插入薄的绝缘板。
在图3F的步骤中,图3E所示的键合衬底叠层的整个外边缘部分的至少一部分(在分离方法中开始分离的部分)被氧化(热氧化)。在图3F所示的例子中,第一层13是硅层如单晶硅层,第二层14是SiO2层,第二衬底20是硅衬底如单晶硅衬底。
在图3F所示的例子中,第一层13的外边缘部分通过第二层14而被氧化,第一层13的区域向着键合衬底叠层的内部减小。相反地,由于第一层13和第二衬底被氧化,键合区域向着外围方向扩展。参考数字13a表示了氧化后的第一层;14a,氧化后的第二层;20a,氧化后的第二衬底;和20b,通过氧化在第二衬底20上形成的氧化物膜。
借助于这种氧化作用,获得了键合衬底叠层,其中第一层13a的外边缘部分位于键合区域的外边缘部分内部。
在图3G所示的步骤中,图3F所示的键合衬底叠层是分离的。图3G用示意图说明了图3F中所示的分离键合衬底叠层的过程。在图3F所示的键合衬底叠层中,第一层13a的外边缘位于键合区域的外边缘内部。由于此原因,分离从键合界面开始,穿过作为氧化物层的第二层14a到达多孔层12。即使当第一层13a的外边缘的位置基本上与键合区域的外边缘位置相匹配时,分离从键合界面开始,并穿过作为氧化物层的第二层14a到达多孔层12。
即使当第一层13的外边缘部分没有完全氧化时,分离很可能通过硅层(第一层13)进行,而不是沿着SiO2层(第二层14a)与硅层(第一层13)之间的界面进行,因为由于氧化减薄了第一层13。在这种情况下,很少产生由于沿着SiO2层(第二层14a)与硅层(第一层13)之间的界面进行分离形成的缺陷。在这种情况下,因为可以忽略由于氧化减薄的第一层13,所以第一层13的外边缘可以被认为基本上是朝着键合衬底叠层的内部进行再处理。即本发明包括第一层13的外边缘部分没有完全被氧化的情况。
仅对键合衬底叠层的外边缘部分在键合后分离应该开始的地方可以进行上述的氧化(图3F)。
即使当形成第二层14时,通过第一层13的外边缘朝着键合衬底叠层内部进行再处理(例如距离键合衬底叠层的外边缘大约几毫米处),可以防止分离过程中破坏第一层。在这种情况下,分离从键合的界面开始,并通过第一层的一侧或外边缘进行到多孔层。
在多孔层处将键合衬底叠层分成两个衬底,例如通过1)在键合衬底叠层的键合界面附近插入机械元件如楔子,2)在键合衬底叠层的键合界面附近喷射气体(例如空气、氮气、氢气、二氧化碳或惰性气体)或液体(例如水或蚀刻剂),即流体(应用水喷射方法);3)对键合衬底叠层施加力,如压力、拉力或剪切力;4)从外边缘部分以氧化方法膨胀多孔层对多孔层中的孔壁施加力;5)施加脉冲热产生热应力或软化键合衬底叠层;或6)施加超音波破坏多孔层。也可以使用其他的方法。
借助于该分离方法,在第二衬底20a一侧上,可以获得在第二衬底上依次具有第二层(SiO2层)14b、第一层(硅层)13a和多孔层12a的衬底(图3H)。
在图3I所示的步骤中,选择性地除去保留在图1H中所示衬底的最上层上的多孔层12a。在此实施方案中,当第一层13a是硅层时,优选使用蚀刻硅的普通蚀刻剂,作为选择性地蚀刻多孔硅的蚀刻剂的氢氟酸,将醇和过氧化氢的至少一种加入到氢氟酸中制备的溶液混合物、缓冲氢氟酸,或将醇和过氧化氢的至少一种加入到缓冲氢氟酸中制备的溶液混合物,选择性地除去多孔层12a。当使用蚀刻剂蚀刻具有第二衬底20a、第二层(SiO2层)14b、第一层(硅层)13a和多孔层12a的衬底时,可以获得具有第一层(硅层)13a作为最上层的衬底(图3I)。参考数字14c表示了蚀刻后的第二层(SiO2层);20c表示蚀刻后的氧化物膜。
因为多孔层表面积大,所以使用如上所述的普通硅蚀刻剂可以选择性地蚀刻多孔层12a。
不使用蚀刻剂除去多孔层12a的方法是使用多孔层12a下面的第一层(硅层)13a作为抛光停止层可以选择性地抛光多孔层12a。
在图3J所示的步骤中,通过如蚀刻除去在图3I中所示的衬底外边缘部分的氧化物膜20c和第二层14c。用这种方法获得了在第二衬底上依次具有第二层14d和第一层13b的SOI衬底。
对于第一衬底10一侧上的衬底来说,其中该衬底是由图3G所示的分离方法所分离的两个衬底之一,除去保留在表面上的第二层膜(SiO2层)14a和多孔层12。当根据需要使该表面平面化时,可以再一次使用该衬底作为半导体衬底11或第二衬底20。
如上所述,按照此实施方案,键合(图3E)后进行氧化(图3F)使第一层13的至少部分外边缘朝着键合衬底叠层内部进行再处理,以致于外边缘位于键合区域的外边缘处或在其内部。借助于这种结构,可以防止在分离步骤中的缺陷。第二实施方案:
按照此实施方案的方法,制备第一衬底10并键合到第二衬底20上,该第一衬底10仅在外边缘部分(例如:与外边缘分离几毫米的部分)具有第一层13,和在第一层13上及其外边缘部分(包括第一层的侧表面)具有第二层14,由此形成键合衬底叠层。作为一种改进,可以制备仅在外边缘部分具有第一层13的第一衬底10,并将其键合到第二衬底20上,之后,可以氧化第一层的外边缘部分。
图4A到4E是表示按照本发明第二实施方案制造半导体衬底方法的剖视图。图4A到4E仅表示了该衬底的主面的一侧部分,其与图1C中所示部分相对应。
通常,因为抛光或蚀刻,即使在斜切部分的平面镜表面部分,半导体衬底如单晶硅衬底在与外边缘分离的部分比中心部分薄1到几毫米,如图4A所示。
在图4A所示的步骤中,制备半导体衬底11如单晶硅衬底。在图4B所示的步骤中,通过如阳极化在半导体衬底的主面(平面镜表面)的一侧上形成多孔层12。形成多孔层12的区域可以扩展到半导体衬底11的外边缘或斜切部分的底表面,如图4B所示,或者可以少些。
在图4C所示的步骤中,仅在多孔层12的外边缘部分(例如与外边缘分离几毫米的部分)内部的多孔层12上形成第一层13。为了仅在多孔层12外边缘部分内部的多孔层12上形成第一层13,阻止在外边缘部分上形成第一层13,或在多孔层12的整个表面上形成第一层13,然后形成图案。
作为前者方法的例子,在形成覆盖多孔层12的外边缘部分的掩模图后,通过外延生长形成单晶硅层13。之后,除去掩模图。
作为后者方法的例子,在第一层13上形成抗蚀剂薄膜,并在外边缘部分之外的区域中进行图形化留下抗蚀剂薄膜。使用剩余的抗蚀剂薄膜作为掩模图蚀刻第一层13的外边缘部分。同时,外边缘部分的第一层13下面的多孔层可以整个或部分被蚀刻。
作为第一层13,例如优选硅层如单晶硅层、多晶硅层、或非晶硅层,金属膜,化合物半导体层,或者超导层。作为第一层13,可以形成元件如MOSFET。
在图4D所示的步骤中,形成第二层14以覆盖第一层13的上表面和侧表面。用此方法获得第一衬底10。作为第二层14,优选绝缘层如SiO2层。当第一层13是硅层时,通过氧化(如热氧化)硅层的表面而形成的SiO2层优选作为第二层14。在图4D所示的步骤中,在第一层13的上表面和仅在开始分离的部分附近的第一层13的侧表面上可以形成第二层14。
在图4E所示的步骤中,在室温下第一衬底10的主面与第二衬底20的主面彼此紧密地接触在一起。之后,通过阳极化键合、加压、加热或结合使第一衬底10与第二衬底20牢固地键合在一起。
作为第二衬底,可优选硅衬底、通过在硅衬底上形成绝缘膜而获得的衬底、绝缘衬底如石英衬底、透明衬底如石英衬底、或蓝宝石衬底。然而,本发明不局限于此,且可以使用其他衬底,只要键合的表面足够平就行。
例如,当第二衬底20是绝缘衬底,或在第二衬底20上形成绝缘膜时,不总是需要第二层14。然而,当形成第二层14时,作为有源层的第一层13可以与键合的界面分开。当硅层彼此相互键合形成p-n二极管时,不需要第二层14。
在键合第一衬底10与第二衬底20时可以在它们中间插入薄的绝缘板。
借助于上述方法,获得了键合衬底叠层,其中第一层13的至少部分(分离开始的位置)外边缘位于键合区域的外边缘内部。
如果不进行图4D所示的步骤,即如果不进行形成第二层14的步骤,那么在将第一衬底10(在这种情况下,该衬底是由半导体衬底11、多孔层12和第一层13形成的)与第二衬底20键合在一起形成键合衬底叠层后,优选在第一层13的外边缘一侧上形成另一层。例如,当第一层13是硅层时,优选通过氧化第一层13的外边缘部分在第一层13的外围一侧上形成SiO2层。该结构防止了分离过程中单晶硅层13遭到破坏。
在图4E所示的步骤之后,进行第一实施方案的在图3G-3J所示的步骤以获得半导体衬底如SOI衬底。
当形成化合物半导体层作为第一层13时,在与图3H相应的步骤中,即在将键合衬底叠层分成两个衬底后除去保留在表面上的多孔层的步骤中,使用对硅的蚀刻速度比对化合物半导体层材料的蚀刻速度高的蚀刻剂选择性地蚀刻多孔层。
如上所述,按照此实施方案,例如,当制备仅在外边缘部分内部具有第一层13的第一衬底10时,第一层13的外边缘位于键合区域的外边缘内部。靠这种结构,可以防止分离步骤中的缺陷。第三实施方案:
在按照此实施方案的方法中,制备第一衬底并键合到第二衬底上,该第一衬底仅在外边缘部分(例如:与外边缘分离几毫米的部分)具有第一层,和在第一层上具有第二层。优选地,使键合衬底叠层的外边缘部分氧化并朝着键合衬底叠层内部方向减小第一层的区域,以致于第一层的外边缘部分位于键合区域的外边缘内部。
图5A到5G是表示按照本发明第三个实施方案制造半导体衬底的方法的局部的剖面图。图5A到5G仅表示了该衬底主面一侧的部分,其与图1C中所示部分30相对应。
通常,因为抛光或蚀刻,即使在斜切部分内部的平面镜表面部分,半导体衬底如单晶硅衬底在从外边缘分离的部分比中心部分薄1到几毫米,如图5A所示。
在图5A所示的步骤中,制备半导体衬底11如单晶硅衬底。在图5B所示的步骤中,通过如阳极化在半导体衬底11的主面(平面镜表面)一侧上形成多孔层12。形成多孔层12的区域可以扩展到半导体衬底11的外边缘或斜切部分的底表面,如图5B所示,或者可以少些。
在图5C所示的步骤中,在多孔层12上形成第一层13和第二层14。作为第一层13,例如优选硅层如单晶硅层、多晶硅层、或非晶硅层。作为第一层13,可以形成元件如MOSFET。作为第二层14,优选通过氧化(如热氧化)第一层(硅层)13的表面形成的氧化物层。
在图5D所示的步骤中,在图5C中所示的第二层14上形成掩模图,覆盖半导体衬底11的中心部分,同时暴露外边缘部分(例如与外边缘分离几毫米的部分)。使用此掩模图,使用蚀刻剂如缓冲氢氟酸蚀刻第二层14的外边缘部分,来构图第二层14。参考数字14a表示了构图后的第二层14。
在图5E所示的步骤中,使用构图后的第二层14a作为掩模图,通过RIE(反应离子蚀刻)各向异性蚀刻并构图后。参考数字13a表示了构图后的第一层。在图5D所示的步骤之后,或在图5E所示的步骤之后,可以除去用来使第二层14构图后的掩模图。为了防止由于蚀刻造成的第二层14的表面粗糙,优选在图5E所示的步骤之后除去掩模图。
用这种方法,可以形成仅在外边缘部分(例如与外边缘分离几毫米的部分)具有第一层13a和第二层14a的第一衬底10。
在图5F所示的步骤中,在室温下第一衬底10的主面与第二衬底20的主面彼此紧密地接触在一起。之后,通过阳极化键合、加压、加热或结合使第一衬底10与第二衬底20牢固地键合在一起。
作为第二衬底,可优选硅衬底、通过在硅衬底上形成绝缘膜而获得的衬底、绝缘衬底如石英衬底、透明衬底如石英衬底、或蓝宝石衬底。然而,本发明不局限于此,且可以使用其他衬底,只要键合表面足够平就行。
例如,当第二衬底20是绝缘衬底,或在第二衬底20上形成绝缘膜时,不总是需要第二层14a。然而,当形成第二层14a时,作为有源层的第一层13可以与键合界面分开。当硅层彼此相互键合形成p-n二极管时,不需要第二层14a。
在键合第一衬底10与第二衬底20时可以在它们中间插入薄的绝缘板。
用上述方法可以制备键合衬底叠层,其中第一层的外边缘的位置与键合区域的外边缘相匹配。当第一层的外边缘的位置与键合区域的外边缘相匹配时,可以有效地防止分离步骤中的缺陷。优选地还进行下列工序。
在图5G所示的步骤中,图5F所示的键合衬底叠层的边缘部分被氧化(例如热氧化)。在图5F所示的例子中,第一层13是硅层如单晶硅层,第二层14是SiO2层,第二衬底是硅衬底如单晶硅衬底。
在图5G所示的例子中,因为第一层13a的外边缘部分被氧化,所以第一层13a的区域朝着键合衬底叠层内部减小。参考数字13b表示了氧化后的第一层;14b,氧化后的第二层;20a,氧化后的第二衬底;和20b,通过氧化在第二衬底上形成的氧化物膜。
借助于此氧化作用,获得了一种键合衬底叠层,其中第一层13b的外边缘部分位于键合区域的外边缘部分内部。
在图5F所示的步骤之后,进行第一实施方案中的图3G-3J所示的步骤获得半导体衬底如SOI衬底。
如上所述,按照此实施方案,制备仅在外边缘部分内部具有第一层和仅在第一层上具有第二层的第一衬底10,并将其键合到第二衬底上形成键合衬底叠层,其中第一层的外边缘的位置与键合区域的外边缘相匹配。靠这种结构可以防止分离步骤中的缺陷。
当键合衬底叠层被氧化使第一层的外边缘位于键合区域的外边缘内部时,可以更有效地防止分离步骤中的缺陷。第四实施方案
在按照此实施方案的方法中,在将具有第一层的第一衬底10键合到第二衬底20上形成键合衬底叠层后,除去第一层的外边缘部分使第一层的外边缘位于键合区域的外边缘内部。
图6A到6G是表示按照本发明第四实施方案制造半导体衬底的方法的局部剖面图。图6A到6G仅表示了该衬底的主面一侧的部分,其与图1C中所示部分30相对应。
通常,因为抛光或蚀刻,即使在斜切部分内部的平面镜表面部分,半导体衬底如单晶硅衬底在从外边缘分离的部分比中心部分薄1到几毫米,如图6A所示。
在图6A所示的步骤中,制备半导体衬底11如单晶硅衬底。在图6B所示的步骤中,通过如阳极化在半导体衬底11的主面(平面镜表面)一侧上形成多孔层12。形成多孔层12的区域可以扩展到半导体衬底11的外边缘或斜切部分的底表面,如图6B所示,或者可以少些。
在图6C所示的步骤中,在多孔层12上形成第一层13和第二层14。作为第一层13,例如优选硅层如单晶硅层、多晶硅层、或非晶硅层,金属膜,化合物半导体层,或超导层。作为第一层13,可以形成元件如MOSFET。
在图6D所示的步骤中,在第一层13上形成第二层14。用此方法获得第一衬底10。作为第二层14,优选绝缘层如SiO2层。当第一层13是硅层时,通过氧化(如热氧化)硅层的表面而形成的SiO2层优选作为第二层14。
在图6E所示的步骤中,在室温下第一衬底10的主面与第二衬底20的主面彼此紧密地接触在一起。之后,通过阳极化键合、加压、加热或结合使第一衬底10与第二衬底20牢固地键合在一起。
作为第二衬底,可优选硅衬底、通过在硅衬底上形成绝缘膜而获得的衬底、绝缘衬底如石英衬底、透明衬底如石英衬底、或蓝宝石衬底。然而,本发明不局限于此,且可以使用其他衬底,只要键合的表面足够平就行。
例如,当第二衬底20是绝缘衬底,或在第二衬底20上形成绝缘膜时,不总是需要第二层14。然而,当形成第二层14时,作为有源层的第一层13可以与键合的界面分开。当硅层彼此相互键合形成p-n二极管时,不需要第二层14。
在键合第一衬底10与第二衬底20时可以在它们之间插入薄的绝缘板。
在图6F中所示的步骤中,除去第二层14上的外边缘部分(例如与外边缘分离几毫米的部分),同时通过蚀刻暴露出第一层13。参考数字14a表示了蚀刻后的第二层14a。
在图6G所示的步骤中,通过蚀刻除去第一层的外边缘部分使蚀刻后的第一层13a的外边缘位于外边缘处(即第二层14a的键合区域的外边缘)或在其内部。
用上述方法获得衬底叠层,其中第一层13的外边缘位于键合区域的外边缘处或在其内部。
在图6G所示的步骤之后,进行第一实施方案中的图3G-3J所示的步骤获得半导体衬底如SOI衬底。第五实施方案:
此实施方案涉及第一、第三和第四实施方案的改进。更具体地说,在此实施方案中,离子被注入半导体衬底如单晶硅衬底中在单晶硅衬底上形成预定深度的多孔层(微腔层)。
此实施方案用下列步骤代替第一实施方案中的图3A-3D所示的步骤,第三实施方案中的图5A-5D所示的步骤和第四个实施方案中的图6A-6D所示的步骤。
在按照此实施方案的方法中,制备单晶硅衬底,和使该衬底的表面氧化形成第二层14。之后,将氢离子、氦离子、或惰性气体离子注入单晶硅衬底11中在单晶硅衬底上形成预定深度的多孔层(微腔层)12。用这种方法,形成了第一衬底12,该衬底在第二层14下面具有单晶硅层作为第一层13,和在第一层13下面具有多孔层12。作为单晶硅衬底,可以使用在其表面上具有外延层的衬底、其表面在氢气气氛中经过热处理的衬底、或FZ衬底。当使用在其表面上具有外延层的衬底作为单晶硅衬底时,第一层13完全或部分(在第二层14一侧的部分)由外延层形成。
调整被注入离子的加速能量,以致于投影射程与注入深度相匹配。所得到的微腔的大小或密度随着离子的剂量而改变。该剂量优选为大约1×1015/cm2或更多,更优选为1×1016~1×1017/cm2。为了增加离子注入深度(投影射程),可以使用沟道离子注入。
实施例
下面将描述具体的实施例即上述实施方案。实施例1
实施例1提供第一实施方案的具体实施例。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图3A)。在HF溶液中阳极化单晶硅衬底11在该表面上形成多孔层12(图3B)。阳极化的条件如下。<阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:11(分钟)
多孔硅厚度:12(μm)
在多孔硅层12上通过CVD(化学汽相淀积法)外延生长0.15μm厚的单晶硅层13(图3C)。生长条件如下。在外延生长的早期阶段,多孔硅层12的表面暴露于H2中。因此,填充了表面上的洞形成平面。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
通过热氧化作用在外延生长的单晶硅层13的表面上形成100nm厚的SiO2层14(图3D)。
将SiO2层14的表面与独立制备的硅衬底(第二衬底)20的表面彼此紧密地接触在一起(图3E)。之后,在1000℃下进行2小时包括热氧化的热处理(图3F)。
由于此热氧化作用,单晶硅层(第一层)的外边缘部分被氧化,外边缘在键合衬底叠层内部再处理。因此,获得了一种键合衬底叠层,其中单晶硅层(第一层)的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部。
可以进行上述方法,以致于单晶硅层13a的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤以获得SOI衬底。
作为第一层13,不仅可以形成单晶硅层,而且也可以形成多晶硅层或非晶硅层。实施例2
实施例2提供第一实施方案的另一个具体实施例。在实施例2中,形成一种多孔层12,该层具有由具有不同孔隙率的两个多孔层形成的两层结构。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图3A)。在HF溶液中分两步阳极化单晶硅衬底11在该表面上形成具有两层结构的多孔层12(图3B)。阳极化的条件如下。<第一次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:11(分钟)
多孔硅厚度:12(μm)<第二次阳极化条件>
电流密度:21(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:2(分钟)
多孔硅厚度:3(μm)
在多孔硅层12上通过CVD(化学汽相淀积法)外延生长0.15μm厚的单晶硅层13(图3C)。生长条件如下。在外延生长的早期阶段,多孔硅层12的表面暴露于H2中。因此,填充了表面上的洞形成平面。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
通过热氧化作用在外延生长的单晶硅层13的表面上形成100nm厚的SiO2层14(图3D)。
将SiO2层14的表面与独立制备的硅衬底(第二衬底)20的表面彼此紧密地接触在一起(图3E)。之后,在1000℃下进行包括热氧化的热处理2小时(图3F)。
由于此热氧化作用,单晶硅层(第一层)的外边缘部分被氧化,和外边缘朝向内部再处理。因此,获得了一种键合衬底叠层,其中单晶硅层(第一层)的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部。
可以进行上述方法,以致于单晶硅层13a的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤获得SOI衬底。
作为第一层13,不仅可以形成单晶硅层,而且也可以形成多晶硅层或非晶硅层。实施例3
实施例3提供第一实施方案的再一个具体实施例。在实施例3中,形成一种多孔层12,该层具有由具有不同孔隙率的许多多孔层形成的多层结构。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图3A)。在HF溶液中分三步阳极化单晶硅衬底11在该表面上形成具有三层结构的多孔层(图3B)。阳极化的条件如下。<第一次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:11(分钟)
多孔硅厚度:12(μm)<第二次阳极化条件>
电流密度:21(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:2(分钟)
多孔硅厚度:3(μm)<第三次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:2(分钟)
多孔硅厚度:2(μm)
在多孔硅层12上通过CVD(化学汽相淀积法)外延生长0.3μm厚的单晶硅层13(图3C)。生长条件如下。在外延生长的早期阶段,多孔硅层12的表面暴露于H2中。因此,填充了表面上的洞形成平面。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
通过热氧化作用在外延生长的单晶硅层13的表面上形成200nm厚的SiO2层14(图3D)。
将SiO2层14的表面与独立制备的硅衬底(第二衬底)20的表面彼此紧密地接触在一起(图3E)。之后,在1000℃下进行包括热氧化的热处理2小时(图3F)。
由于此热氧化作用,单晶硅层(第一层)的外边缘部分被氧化,和外边缘朝向内部再处理。因此,获得了一种键合衬底叠层,其中单晶硅层(第一层)的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部。
可以进行上述方法,以致于单晶硅层13a的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤获得SOI衬底。
作为第一层13,不仅可以形成单晶硅层,而且也可以形成多晶硅层或非晶硅层。实施例4
实施例4提供第一实施方案的再一个具体实施例。在实施例4中,形成一种多孔层12,该层具有由具有不同孔隙率的两层多孔层形成的两层结构。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图3A)。在HF溶液中分两步阳极化单晶硅衬底11在该表面上形成具有两层结构的多孔层(图3B)。阳极化的条件如下。<第一次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:5(分钟)
多孔硅厚度:5.5(μm)<第二次阳极化条件>
电流密度:30(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:1.3(分钟)
多孔硅厚度:3(μm)
在多孔硅层12上通过CVD(化学汽相淀积法)外延生长0.15μm厚的单晶硅层13(图3C)。生长条件如下。在外延生长的早期阶段,多孔硅层12的表面暴露于H2中。因此,填充了表面上的洞形成平面。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
通过热氧化作用在外延生长的单晶硅层13的表面上形成100nm厚的SiO2层14(图3D)。
使用氮气等离子体对SiO2层14的表面和在其表面上具有400nm厚氧化物膜的独立制备的硅衬底(第二衬底)20的表面进行表面活化,然后清洗。之后,将两个衬底的表面彼此紧密地接触在一起(图3E)。
接着,在1000℃下进行包括热氧化的热处理2小时(图3F)。
由于此热氧化作用,单晶硅层(第一层)的外边缘部分被氧化,和外边缘朝向内部再处理。因此,获得了一种键合衬底叠层,其中单晶硅层(第一层)的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部。
可以进行上述方法,以致于单晶硅层13a的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤获得SOI衬底。
作为第一层13,不仅可以形成单晶硅层,而且也可以形成多晶硅层或非晶硅层。实施例5
实施例5提供第一实施方案的再一个具体实施例。在实施例5中,形成一种多孔层12,该层具有由具有不同孔隙率的两个多孔层形成的两层结构。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图3A)。在HF溶液中分两步阳极化单晶硅衬底11在该表面上形成具有两层结构的多孔层(图3B)。阳极化的条件如下。<第一次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液: HF∶H2O∶C2H5OH=1∶1∶1
处理时间:11(分钟)
多孔硅厚度:12(μm)<第二次阳极化条件>
电流密度:21(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:2(分钟)
多孔硅厚度:3(μm)
在多孔硅层12上通过CVD(化学汽相淀积法)外延生长0.15μm厚的单晶硅层13(图3C)。生长条件如下。在外延生长的早期阶段,多孔硅层12的表面暴露于H2中。因此,填充了表面上的洞形成平面。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
通过热氧化作用在外延生长的单晶硅层13的表面上形成100nm厚的SiO2层14(图3D)。
使用氮气等离子体对SiO2层的表面和独立制备的石英衬底或玻璃衬底(第二衬底)20的表面进行表面活化,然后清洗。之后,将两个衬底的表面彼此紧密地接触在一起(图3E)。作为第二衬底20,例如,可以使用蓝宝石衬底。
接着,在900℃下对该衬底进行高温氧化360分钟(图3F)。
由于此高温氧化作用,单晶硅层(第一层)的外边缘部分被氧化,和外边缘朝向内部再处理。因此,获得了一种键合衬底叠层,其中单晶硅层(第一层)的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部。
可以进行上述方法,以致于单晶硅层13a的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤获得SOI衬底。
作为第一层13,不仅可以形成单晶硅层,而且也可以形成多晶硅层或非晶硅层。实施例6
实施例6还提供第一实施方案的再一个具体实施例。在实施例6中,形成一种多孔层12,该层具有由具有不同孔隙率的两个多孔层形成的两层结构。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图3A)。在HF溶液中分两步阳极化单晶硅衬底11在该表面上形成具有两层结构的多孔层(图3B)。阳极化的条件如下。<第一次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:11(分钟)
多孔硅厚度:12(μm)<第二次阳极化条件>
电流密度:21(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:2(分钟)
多孔硅厚度:3(μm)
在多孔硅层12上通过CVD(化学汽相淀积法)外延生长0.1μm厚的单晶硅层13(图3C)。生长条件如下。在外延生长的早期阶段,多孔硅层12的表面暴露于H2中。因此,填充了表面上的洞形成平面。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
通过热氧化作用在外延生长的单晶硅层13的表面上形成400nm厚的SiO2层14(图3D)。
将SiO2层的表面与在其表面上具有400nm厚氧化物膜的独立制备的硅衬底(第二衬底)20的表面彼此紧密地接触在一起(图3E)。之后,在1000℃下对该衬底进行热处理包括热氧化2小时(图3F)。
由于此热氧化作用,单晶硅层(第一层)的外边缘部分被氧化,和外边缘朝向内部再处理。因此,获得了一种键合衬底叠层,其中单晶硅层(第一层)的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部。
可以进行上述方法,以致于单晶硅层13a的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤获得SOI衬底。
作为第一层13,不仅可以形成单晶硅层,而且也可以形成多晶硅层或非晶硅层。实施例7
实施例7提供第二实施方案的一个具体实施例。在实施例7中,形成一种多孔层12,该层具有由具有不同孔隙率的两个多孔层形成的两层结构。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图4A)。在HF溶液中分两步阳极化单晶硅衬底11在该表面上形成具有两层结构的多孔层(图4B)。阳极化的条件如下。<第一次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:11(分钟)
多孔硅厚度:12(μm)<第二次阳极化条件>
电流密度:21(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:2(分钟)
多孔硅厚度:3(μm)
在多孔硅层12上通过CVD(化学汽相淀积法)外延生长0.15μm厚的单晶硅层13。生长条件如下。在外延生长的早期阶段,多孔硅层12的表面暴露于H2中。因此,填充了表面上的洞形成平面。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
在外延生长的单晶硅层13上形成抗蚀剂薄膜使外边缘部分(与外边缘分离大约2mm的部分)暴露,并覆盖内部部分。使用此抗蚀剂薄膜作为面罩,通过RIE除去单晶硅层的外边缘部分(与外边缘分离大约2mm的部分)(图4C)。
通过热氧化作用在单晶硅层13上和多孔层12的暴露的表面上形成100nm厚的SiO2层14(图4D)。
将SiO2层14的表面与独立制备的硅衬底(第二衬底)20的表面彼此紧密地接触在一起,然后在1100℃下进行热处理1小时(图4E)。此时,衬底可以被氧化。
由于上述方法,获得一种衬底叠层,其中单晶硅层13位于第一衬底10与第二衬底20之间的键合区域的外边缘内部。
可以进行上述方法,以致于单晶硅层13的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤获得SOI衬底。
作为第一层13,不仅可以形成单晶硅层,而且也可以形成例如Ge层、SiC层、化合物半导体(如GaAs、InP或GaN)层、或金属层。在这种情况下,通过如CVD可以形成SiO2层14。第一衬底和第二衬底不必总是通过SiO2层14键合在一起。实施例8
实施例8提供第二实施方案的另一个具体实施例。在实施例8中,形成多孔层12,该层具有由具有不同孔隙率的两个多孔层形成的两层结构。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图4A)。在HF溶液中分两步阳极化单晶硅衬底11在该表面上形成具有两层结构的多孔层(图4B)。阳极化的条件如下。<第一次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:11(分钟)
多孔硅厚度:12(μm)<第二次阳极化条件>
电流密度:21(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:2(分钟)
多孔硅厚度:3(μm)
通过MBE或液相生长在多孔硅层12上生长成0.15μm厚的单晶硅层13。此时,用百叶窗或一坩埚溶液覆盖多孔层12的局部外边缘部分(与外边缘分离约2mm的部分)以防止单晶硅层在此部分生长。
通过热氧化作用在单晶硅层13上和多孔层12的暴露的表面上形成100nm厚的SiO2层14(图4D)。
将SiO2层14的表面与独立制备的硅衬底(第二衬底)20的表面彼此紧密地接触在一起,然后在1100℃下进行热处理1小时(图4E)。此时,衬底可以被氧化。
由于上述方法,获得一种衬底叠层,其中单晶硅层13位于第一衬底10与第二衬底20之间的键合区域的外边缘内部。
可以进行上述方法,以致于单晶硅层13的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤,获得SOI衬底。实施例9
实施例9提供第三实施方案的一个具体实施例。在实施例9中,形成一种多孔层12,该层具有由具有不同孔隙率的两个多孔层形成的两层结构。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图5A)。在HF溶液中分两步阳极化单晶硅衬底11在该表面上形成具有两层结构的多孔层(图5B)。阳极化的条件如下。<第一次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:11(分钟)
多孔硅厚度:12(μm)<第二次阳极化条件>
电流密度:21(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:2(分钟)
多孔硅厚度:3(μm)
在多孔硅层12上通过CVD(化学汽相淀积法)外延生长0.15μm厚的单晶硅层13(图5C)。生长条件如下。在外延生长的早期阶段,多孔硅层12的表面暴露于H2中。因此,填充了表面上的洞形成平面。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
通过热氧化作用在外延生长的单晶硅层13的表面上形成100nm厚的SiO2层14(图5C)。
在Si2O层14上形成抗蚀剂薄膜使外边缘部分(与外边缘分离大约2mm的部分)暴露,并覆盖内部部分。使用此抗蚀剂薄膜作为掩模图,通过蚀刻剂如缓冲氢氟酸除去SiO2层14的外边缘部分(图5D)
使用形成图案的SiO2层14a作为掩模图,通过例如RIE蚀刻下面的单晶硅层13并形成图案(图5E)。在使SiO2层14形成图案后,或在使单晶硅层13形成图案后,可以除去抗蚀剂薄膜。
将SiO2层14a的表面与独立制备的硅衬底(第二衬底)20的表面彼此紧密地接触在一起(图5F)。之后,在1000℃下进行包括热氧化的热处理2小时(图5G)。
由于此热氧化作用,单晶硅层(第一层)的外边缘部分被氧化,和外边缘朝向内部再处理。因此,获得了键合衬底叠层,其中单晶硅层(第一层)的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部。
可以进行上述方法,以致于单晶硅层13a的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤获得SOI衬底。
作为第一层13,不仅可以形成单晶硅层,而且也可以形成多晶硅层或非晶硅层。实施例10
实施例10提供第四实施方案的一个具体实施例。在实施例10中,形成一种多孔层12,该层具有由具有不同孔隙率的两个多孔层形成的两层结构。
首先,制备被用来形成第一衬底10的单晶硅衬底11(图6A)。在HF溶液中分两步阳极化单晶硅衬底11在该表面上形成具有两层结构的多孔层(图6B)。阳极化的条件如下。<第一次阳极化条件>
电流密度:7(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:11(分钟)
多孔硅厚度:12(μm)<第二次阳极化条件>
电流密度:21(mA/cm2)
阳极化溶液:HF∶H2O∶C2H5OH=1∶1∶1
处理时间:2(分钟)
多孔硅厚度:3(μm)
在多孔硅层12上通过CVD(化学汽相淀积法)外延生长0.15μm厚的单晶硅层13(图6C)。生长条件如下。在外延生长的早期阶段,多孔硅层12的表面暴露于H2中。因此,填充了表面上的洞形成平面。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
通过热氧化作用在外延生长的单晶硅层13的表面上形成100nm厚的SiO2层14(图6D)。
将SiO2层14的表面与独立制备的硅衬底(第二衬底)20的表面彼此紧密地接触在一起(图5F),然后在1100℃下进行包括热氧化的热处理1小时(图6E)。此时,键合衬底叠层可以被氧化。
使用蚀刻剂如缓冲氢氟酸除去在键合衬底叠层的外边缘部分的SiO2层14(图6F)。
使用氢氟酸、硝酸和醋酸的溶液混合物(混合比为1∶100∶100)蚀刻单晶硅层14的外边缘部分,使单晶硅层的外边缘部分位于第一衬底10与第二衬底20之间的键合区域的外边缘内部(图6G)。
可以进行上述方法,以致于单晶硅层13的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤,获得SOI衬底。
作为第一层13,不仅可以形成单晶硅层,而且也可以形成例如Ge层、SiC层、化合物半导体(如GaAs、InP或GaN)层、或金属层。在这种情况下,通过如CVD可以形成SiO2层14。第一衬底和第二衬底不必总是通过SiO2层14键合在一起。实施例11
实施例11提供第五实施方案的一个具体实施例。
首先,制备被用来形成第一衬底10的单晶硅衬底11。通过CVD(化学汽相淀积法)在多单晶硅层的表面上外延生长0.4μm厚的单晶硅层13。生长条件如下。<外延生长条件>
气体源:SiH2Cl2/H2
气流速度:0.5/180(升/分钟)
气压:80(乇)
温度:950(℃)
生长速度:0.3(μm/分钟)
通过热氧化作用在外延生长的单晶硅层13的表面上形成200nm厚的SiO2层14。
将氢离子以40Kev和5×1016cm-2通过表面SiO2层注入衬底中,在单晶硅衬底11上形成预定深度的多孔层(微腔层)12。由于这种方法,获得了如图5C所示的衬底。使用离子注入仪器使用光束,或者批量注入等离子体仪器使用等离子体,进行这种离子注入。
在SiO2层14上形成抗蚀剂薄膜使外边缘部分(与外边缘分离大约2mm的部分)暴露,并覆盖内部部分。使用此抗蚀剂薄膜作为掩模图,通过蚀刻剂如缓冲氢氟酸除去SiO2层14的外边缘部分(图5D)
使用形成图案的SiO2层14a作为掩模图,通过例如RIE蚀刻下面的单晶硅层13并形成图案(图5E)。在使SiO2层14形成图案后,或在使单晶硅层13形成图案后,可以除去抗蚀剂薄膜。
使用氮气等离子体使SiO2层14a的表面和在其表面上具有400nm厚的氧化物膜的独立制备的硅衬底(第二衬底)20的表面经过表面活化,然后清洗。之后,将两个衬底的表面彼此紧密地接触在一起(图5F)。然后,在200℃下进行热处理使衬底牢固地键合在一起。
用上述方法获得了一种键合衬底叠层,其中单晶硅层(第一层)的外边缘与第一衬底10与第二衬底20之间的键合区域的外边缘相匹配。
可以进行上述方法,以致于单晶硅层的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤,获得SOI衬底。实施例12
实施例12提供第五实施方案的另一个具体实施例。
首先,制备被用来形成第一衬底10的单晶硅衬底11。通过热氧化在该形成200nm厚的SiO2层。
将氢离子以40Kev和5×1016cm-2通过表面SiO2层注入衬底中,在单晶硅衬底11上形成预定深度的多孔层(微腔层)12。由于这种方法,在多孔层12与SiO2层之间形成单晶硅层13,和获得了如图6D所示的第一衬底10。利用使用光束的离子注入仪器,或者使用等离子体的批量注入等离子体仪器,进行这种离子注入。
使用氮气等离子体使SiO2层14的表面和在其表面上具有200nm厚的氧化物膜的独立制备的硅衬底(第二衬底)20的表面经过表面活化,然后清洗。之后,将两个衬底的表面彼此紧密地接触在一起(图6E)。然后,在大约200℃下进行热处理使衬底牢固地键合在一起。
使用氢氟酸、硝酸和醋酸的溶液混合物(混合比为1∶100∶100)蚀刻单晶硅层14的外边缘部分,使单晶硅层的外边缘部分位于第一衬底10与第二衬底20之间的键合区域的外边缘内部(图6G)。
可以进行上述方法,以致于单晶硅层13a的外边缘位于第一衬底10与第二衬底20之间的键合区域的外边缘内部,分离由仅在键合衬底叠层的整个侧面的位置处开始。
进行图3G~3J所示的步骤,获得SOI衬底。实施例13
实施例13提供一种将按照实施例1-12制备的键合衬底叠层分离形成半导体衬底如SOI衬底的方法的具体实施例。这与图3G~3J所示的步骤相对应。
当旋转键合衬底叠层时,将聚焦到直径为0.2mm的流体(例如液体如水,或气体如氮气或空气)喷射到在键合衬底叠层的外边缘部分的间隙用这种流体使键合衬底叠层分成两个衬底(图3G)。使用水作为流体的方法被称为水喷射法。键合衬底叠层的分离是从键合的界面开始,如图3G箭头D所示,并倾斜地穿过SiO2层向着衬底的内部达到多孔层12。之后,分离只在多孔层12的部分中进行。
分离不会沿着SiO2层与单晶硅层之间的界面进行。另外,单晶硅层不能大量破坏。因此,不会产生分离中的缺陷(在单晶硅层的区域中大大减少)。然而,因为分离是倾斜地穿过SiO2层向着衬底的内部进行,所以单晶硅层的面积稍微减小到可容许的范围。
对于键合衬底叠层(下面被称之为指明分离开始位置的衬底)来说,其中单晶硅层的外边缘部分位于第一衬底10与第二衬底20之间的键合区域的外边缘部分内部,分离由仅在键合衬底叠层的整个侧表面的位置处(下面被称之为分离开始位置)开始,获得满意的结果,如上述实施例所示。然而,在这种情况下,在分离开始时流体必须喷射向分离开始位置。
通过这种分离,获得在图3H示意图所示的衬底。接着分离步骤(图3G),使用49%氢氟酸、30%过氧化氢和水的溶液混合物选择性地蚀刻保留在第二衬底20a上的多孔层12a(图3I所示)。在多孔层12a下面的单晶硅层13a起蚀刻阻止层的作用。对无孔单晶硅的蚀刻速度比对多孔硅的蚀刻速度低许多,由上述溶液混合物蚀刻多孔硅(多孔层12a)与无孔硅(单晶硅层13a)之间的选择性比为105或更大。因此,在实际使用中可以忽略在此蚀刻方法中单晶硅层13a的膜厚度的减小。
接着,除去保留在衬底的外边缘部分的SiO2层(图3J)。不需要总是进行此方法。
当在整个表面上的100个点对由上述方法形成的SOI衬底(图3J)的单晶硅层的膜厚度进行测量时,膜厚度变化为±3%。
在氢气中于1100℃下对此衬底热处理1小时,和用原子力显微镜测评表面粗糙度。在50μm见方区域中的均方粗糙度近似为0.2nm。这几乎等于市场上可买到的硅衬底的粗糙度。
用射电显微镜的截面观察揭示了在单晶硅层中没有晶体缺陷,表明获得了满意的结晶度。
对两个衬底之一的第一衬底来说,使用49%氢氟酸、30%过氧化氢和水的溶液混合物选择性地蚀刻保留在表面上的多孔硅层(图3I所示)。在多孔层12a下面的单晶硅层13a起蚀刻阻止层的作用。由此方法获得的衬底被用作单晶硅衬底11,该衬底用来形成第一衬底10或第二衬底20。
在重新使用分离的第一衬底之前,可以在1100℃下于氢气中对该衬底热处理1小时,恢复由于微孔造成的表面粗糙度(微观粗糙度)。然而,当重新使用分离的第一衬底作为被用来形成第一衬底的衬底11时,不必总是进行上述微观粗糙度的平整化,因为在外延生长的早期阶段,在氢气中的预烘干过程中,在表面整平的同时密封了多孔层表面上的洞。代替在氢气中的热处理,通过表面的接触抛光可以使由于微孔造成的微观粗糙度平整化。
为了除去多孔硅层,不仅可以使用蚀刻硅的溶液混合物,而且可以使用蚀刻硅的另一种蚀刻剂(例如氢氟酸、硝酸、或醋酸)。
当形成多晶硅层或非晶硅层作为在被重新使用的衬底上的第一层时,不必总是进行平整化。当形成不是硅层的一层作为第一层时,在分离键合衬底叠层后,通过抛光在第一衬底一侧上的表面可以直接再使用该衬底。实施例14
用下面的分离步骤可以代替实施例13中的使用流体的分离。(1)使用楔子分离:
当一个薄的橡胶楔子逐渐插入键合衬底叠层的外边缘部分的间隙中(被指明为分离开始位置的衬底的分离开始位置),将键合衬底叠层分成两个衬底。
已经证实分离没有沿着SiO2层与单晶硅层之间的界面进行,和没有产生在分离中的缺陷(在单晶硅层的区域中大大减少)。然而,因为分离是倾斜地穿过SiO2层向着衬底的内部进行,所以在可容许的范围内单晶硅层的面积稍微减小。(2)通过剥离分离
固定键合衬底叠层的一个表面,和使用柔性的带子或类似物在键合衬底叠层的轴向牵拉另一个表面,因此在多孔层处将键合衬底叠层分离。对于指明分离开始位置的衬底来说,从分离开始位置开始分离。(3)使用剪切应力分离
固定键合衬底叠层的一个表面,和对另一个表面在键合衬底叠层的平面方向上施加力移动另一个表面,因此通过剪切应力在多孔层处将键合衬底叠层分离。(4)使用超音波分离
对键合衬底叠层供给超音波用超音波破坏多孔层,因此在多孔层处将键合衬底叠层分离。[其它]
在上述实施例中,为了使在多孔层上的第一层生长,不仅可以使用CVD,而且可以使用各种方法如MEB、溅射和液相生长。
在上述实施例中,作为用于选择性蚀刻多孔层的蚀刻剂,不仅可以使用49%氢氟酸、30%过氧化氢和水的溶液混合物,而且可以使用各种蚀刻剂如
a)氢氟酸和水的溶液混合物;
b)将醇和过氧化氢的至少一种加入到氢氟酸和水的溶液混合物中制备的溶液混合物;
c)缓冲的氢氟酸;
d)将醇和过氧化氢的至少一种加入到缓冲的氢氟酸中制备的溶液混合物;和
e)氢氟酸、硝酸和醋酸的溶液混合物。
按照本发明,可以防止在分离键合衬底叠层中的缺陷。
本发明不局限于上述实施方案,且在本发明的精髓和范围内可以做出各种变化和改进。因此,为了向公众通知本发明的范围,撰写下列权利要求书。

Claims (66)

1.一种制造键合衬底叠层的方法,其特征在于包括:
第一步(图3A~3D):制备第一衬底(10),该衬底具有内部的多孔层(12),所说多孔层上的第一层(13)和所说第一层上的第二层(14);
第二步(图3E):将所说第一衬底(10)的主表面键合到第二衬底(20)上来制备键合衬底叠层;和
第三步(图3F):化学处理所说键合衬底叠层使所说第一层(13)的至少部分外边缘朝着所说键合衬底叠层的内部进行再处理。
2.按照权利要求1的方法,其特征在于:第三步(图3F)包括:化学处理所说的键合衬底叠层,获得一种结构,其中所说键合衬底叠层的所说第一层的所说至少部分外边缘位于所说第一衬底(10)与所说第二衬底(20)键合区域的外边缘或在其内部。
3.按照权利要求1或2的方法,其特征在于:第三步(图3F)包括氧化在第二步(图3E)中制备的所说键合衬底叠层的所说第一层的至少一部分外边缘部分。
4.按照权利要求1或2的方法,其特征在于:第三步(图6F)包括蚀刻在第二步(图6E)中制备的所说键合衬底叠层的所说第一层(13)的所说至少部分外边缘。
5.按照权利要求1~4之一的方法,其特征在于:所说第一层(13)是半导体层。
6.按照权利要求1~4之一的方法,其特征在于:所说第一层(13)是硅层。
7.按照权利要求1~4之一的方法,其特征在于:所说第一层(13)是单晶硅层。
8.按照权利要求1、2和4之一的方法,其特征在于:所说第一层(13)是化合物半导体层。
9.按照权利要求1~8之一的方法,其特征在于:第一步(图3B)包括使硅衬底阳极氧化形成多孔层(12)。
10.按照权利要求1~8之一的方法,其特征在于:第一步(图3A-3D)包括将离子注入硅衬底中形成所说多孔层。
11.按照权利要求1-4之一的方法,其特征在于:所说第一层(13)是硅层,而所说第二层(14)是SiO2层。
12.按照权利要求1-4之一的方法,其特征在于:第一步包括:
在所说的多孔层(12)上形成充当所说第一层(13)的硅层(图3C);和
热氧化所说硅层(13)的表面,在所说硅层(13)上形成充当所说第二层(14)的SiO2层。
13.按照权利要求1-12之一的方法,其特征在于:所说第二衬底(20)是硅衬底和硅衬底表面上具有SiO2层的衬底中的一种。
14.按照权利要求1-12之一的方法,其特征在于:所说第二衬底(20)是透明衬底和绝缘衬底中的一种。
15.一种制造键合衬底叠层的方法,其特征在于包括
第一步(图4A-4D):制备第一衬底(10),该衬底具有内部的多孔层(12),所说多孔层(12)上预定区域中的第一层(13)和覆盖所说第一层(13)上表面和至少部分一侧的第二层(14);和
第二步(图4E):将所说第一衬底(10)的主表面键合到第二衬底(20)上,制备键合衬底叠层。
16.按照权利要求15的方法,其特征在于:第一步(图4A-4D)包括:在第二步(图4E)之后,形成所说第一层(13)和所说第二层(14)获得一种结构,其中所说第一层的至少部分外边缘位于所说第一衬底(10)与所说第二衬底(20)键合区域的外边缘内部。
17.按照权利要求15或16的方法,其特征在于:第一步(图4A-4D)包括在所说多孔层(12)的基本上整个表面上形成一层预定材料,和构图该层形成所说第一层(13)。
18.按照权利要求16的方法,其特征在于:第一步(图4A-4D)包括在所说多孔层(12)上生长成具有预定形状的所说第一层(13)。
19.按照权利要求15-18之一的方法,其特征在于所说第一层(13)是半导体层。
20.按照权利要求15-18之一的方法,其特征在于所说第一层(13)是硅层。
21.按照权利要求15-18之一的方法,其特征在于所说第一层(13)是单晶硅层。
22.按照权利要求15-18之一的方法,其特征在于所说第一层(13)是化合物半导体层。
23.按照权利要求15-22之一的方法,其特征在于:第一步包括阳极化硅衬底(11)形成所说多孔层(12)。
24.按照权利要求15-18之一的方法,其特征在于所说第一层(13)是硅层,而所说第二层(14)是SiO2层。
25.按照权利要求15-18之一的方法,其特征在于:第一步包括
在所说多孔层(12)上形成充当所说第一层(13)的硅层(图4C);和
热氧化具有所说硅层(13)的衬底表面形成充当所说第二层(14)的SiO2层(图4D)。
26.按照权利要求15-25之一的方法,其特征在于所说第二衬底(20)是硅衬底和硅衬底表面上具有SiO2层的衬底中的一种。
27.按照权利要求15-25之一的方法,其特征在于所说第二衬底(20)是透明衬底和绝缘衬底中的一种。
28.一种制造键合衬底叠层的方法,其特征在于包括:
第一步(图5A-5E):制备第一衬底(10),该衬底具有内部多孔层(12),在除了所说多孔层(12)外边缘部分的那部分上的第一层(13a),和覆盖所说第一层(13a)上表面的第二层(14a);和
第二步(图5F):将所说第一衬底(10)的主表面键合到第二衬底(20)上制备键合衬底叠层。
29.按照权利要求28的方法,其特征在于第一步(图5A-5E)包括制备所说第一衬底(10),该衬底具有所说第一层(13a)的外边缘部分的位置与所说第二层(14a)的外边缘的部分基本上相匹配的结构。
30.按照权利要求28或29的方法,其特征在于第一步包括:
在所说多孔层(12)的基本上整个表面上形成第一材料的底层(13)(图5C);
在所说底层(13)的基本上整个表面上形成第二材料的上层(14)(图5C);
除去所说上层(14)的外边缘部分形成所说第二层(14a);和
使用所说第二层(14a)作为掩模图形除去所说底层(13)的外边缘部分,形成所说第一层(13a)(图5E)。
31.按照权利要求28或29的方法,其特征在于第一步包括:
在所说多孔层(12)的基本上整个表面上形成硅层(13)(图5C);
热氧化具有所说硅层(13)的衬底表面形成SiO2层(14)(图5C);
除去SiO2层(14)的外边缘部分形成所说第二层(14a)(图5D);和
使用所说第二层(14a)作为掩模图形除去所说硅层(13)的外边缘部分,形成所说第一层(13a)。
32.按照权利要求28-31之一的方法,其特征在于还包括第三步(图5G):化学处理在第二步(图5F)中制备的所说键合衬底叠层,使所说第一层(13a)的至少部分外边缘位于所说第一衬底(10)与所说第二衬底(20)键合区域的外边缘或在其内部。
33.按照权利要求32的方法,其特征在于第三步(图5G)包括氧化在第二步(图5F)中制备的所说键合衬底叠层的外边缘部分。
34.按照权利要求28-30之一的方法,其特征在于:所说第一层(13a)是半导体层。
35.按照权利要求28-30之一的方法,其特征在于:所说第一层(13a)是硅层。
36.按照权利要求28-30之一的方法,其特征在于:所说第一层(13a)是单晶硅层。
37.按照权利要求28-30之一的方法,其特征在于:所说第一层(13a)是化合物半导体层。
38.按照权利要求28-35之一的方法,其特征在于:第一步包括使硅衬底(11)阳极化形成所说多孔层(12)。
39.按照权利要求28-38之一的方法,其特征在于:所说第二衬底(20)是硅衬底和硅衬底表面上具有SiO2层的衬底中的一种。
40.按照权利要求28-38之一的方法,其特征在于:所说第二衬底(20)是透明衬底和绝缘衬底中的一种。
41.一种制造键合衬底叠层的方法,其特征在于包括:
第一步(图3A-3C):制备第一衬底(10),该衬底具有内部的多孔层(12)和所说多孔层上的第一层(13);
第二步(图3E):将所说第一衬底(10)的主表面键合到第二衬底(20)上制备键合衬底叠层;和
第三步(图3F):化学处理所说键合衬底叠层使所说第一层(13)的至少部分外边缘朝着所说键合衬底叠层的内部进行再处理。
42.按照权利要求41的方法,其特征在于第三步(图3F)包括氧化在第二步(图3E)中制备的所说键合衬底叠层的所说第一层(13)的至少部分外边缘部分。
43.按照权利要求41的方法,其特征在于第三步(图6F)包括蚀刻在第二步中制备的所说键合衬底叠层的所说第一层(13)的所说至少部分外边缘。
44.一种制造键合衬底叠层的方法,其特征在于包括:
第一步(图4A-4C):制备第一衬底(10),该衬底具有内部的多孔层(12),和除了所说多孔层(12)外边缘部分的那部分上的第一层(13);和
第二步:将所说第一衬底(10)的主表面键合到第二衬底上(20)。
45.一种制造衬底的方法,其特征在于包括:
使用权利要求1-44之一的键合衬底叠层的制造方法制备键合衬底叠层(图1A-1C);和
在所说多孔层(12)处将所说制备的键合衬底叠层分离成两个衬底(图1D)。
46.按照权利要求45的方法,其特征在于还包括除去保留在分离步骤(图1D)中分离的两个衬底的第二衬底一侧(10″+20)表面上的多孔层(12″)。
47.按照权利要求45或46的方法,其特征在于还包括除去保留在分离步骤(图1D)中分离的两个衬底的第一衬底一侧(10″)上的多孔层(12″),以便能够重新使用第一衬底。
48.按照权利要求45-47之一的方法,其特征在于分离步骤(图1D)包括将一种流体喷射到在所说键合衬底叠层的键合界面附近的部分,并用流体在所说多孔层(12)处将所说键合衬底叠层分成两个衬底。
49.一种键合衬底叠层,该衬底具有基本上与由权利要求1-44之一制造键合衬底叠层的方法制造的键合衬底叠层的结构相同的结构。
50.一种键合衬底叠层,该衬底叠层具有一种结构,其中具有内部多孔层(12)、所说多孔层上的第一层(13)和所说第一层上的第二层(14)的第一衬底(10)的主面键合到第二衬底(20),其特征在于
在所说键合衬底叠层的至少部分外边缘部分,所说第一层(13)的外边缘以预定的距离向内部与所说键合衬底叠层的外边缘分离。
51.一种键合衬底叠层,该衬底叠层具有一种结构,其中具有内部多孔层(12),在所说多孔层上的第一层(13)和在所说第一层上的第二层(14)的第一衬底(10)的主表面键合到第二衬底(20)上,其特征在于:
在所说键合衬底叠层的至少部分外边缘部分,所说第一层(13)的外边缘位于所说第二层(14)的外边缘处或在其内部。
52.一种键合衬底叠层,该衬底叠层具有一种结构,其中具有内部多孔层(12),在所说多孔层上的第一层(13)和在所说第一层上的第二层(14)的第一衬底(10)的主表面键合到第二衬底(20),其特征在于
在所说键合衬底叠层的至少部分外边缘部分,所说第一层(13)的外边缘位于所说第一衬底(10)与所说第二衬底(20)键合区域的外边缘处或在其内部。
53.一种键合衬底叠层,该衬底叠层具有一种结构,其中具有内部多孔层(12)和在所说多孔层上的第一层(13)的第一衬底(10)的主表面键合到第二衬底(20)上,其特征在于
在所说键合衬底叠层的至少部分外边缘部分,所说第一层(13)的外边缘以预定的距离向内部与所说键合衬底叠层的外边缘分离。
54.一种制造键合衬底叠层的方法,其特征在于包括化学处理键合衬底叠层的处理步骤(图3F),其中具有内部多孔层(12),在所说多孔层上的第一层(13)和在所说第一层上的第二层(14)的第一衬底(10)的主表面键合到第二衬底(20)上,使所说第一层(13)的至少部分外边缘朝着所说键合衬底叠层的内部进行再处理。
55.按照权利要求54的方法,其特征在于该处理步骤(图3F)包括化学处理所说键合衬底叠层,获得一种结构,其中所说键合衬底叠层的所说第一层(13)的所说至少部分外边缘位于所说第一衬底(10)与所说第二衬底(20)键合区域的外边缘处或在其内部。
56.按照权利要求54或55的方法,其特征在于该处理步骤(图3F)包括氧化所说键合衬底叠层的所说第一层(13)的至少部分外边缘处或在其部分(图3F)。
57.按照权利要求54或55的方法,其特征在于该处理步骤(图3F)包括蚀刻所说键合衬底叠层的所说第一层(13)的至少部分外边缘部分(图6F)。
58.按照权利要求54-57之一的方法,其特征在于所说第一层(13)是半导体层。
59.按照权利要求54-57之一的方法,其特征在于所说第一层(13)是硅层。
60.按照权利要求54-57之一的方法,其特征在于所说第一层(13)是单晶硅层。
61.按照权利要求54、55和57之一的方法,其特征在于所说第一层(13)是化合物半导体层。
62.按照权利要求54-61之一的方法,其特征在于所说第一衬底(10)的所说多孔层(12)是由阳极化硅衬底而形成的多孔层。
63.按照权利要求54-61之一的方法,其特征在于所说第一衬底(10)的所说多孔层(12)是由将离子注入硅衬底中形成的多孔层。
64.按照权利要求54-57之一的方法,其特征在于所说第一层(13)是硅层,而所说第二层(14)是SiO2层。
65.按照权利要求54-64之一的方法,其特征在于所说第二衬底(20)是硅衬底和硅衬底表面上具有SiO2层的衬底中的一种。
66.按照权利要求54-64之一的方法,其特征在于所说第二衬底(20)是透明衬底和绝缘衬底中的一种。
CN00105306A 1999-02-02 2000-02-02 衬底及其制造方法 Pending CN1272684A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP025481/1999 1999-02-02
JP02548199A JP4313874B2 (ja) 1999-02-02 1999-02-02 基板の製造方法

Publications (1)

Publication Number Publication Date
CN1272684A true CN1272684A (zh) 2000-11-08

Family

ID=12167254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00105306A Pending CN1272684A (zh) 1999-02-02 2000-02-02 衬底及其制造方法

Country Status (5)

Country Link
US (1) US6624047B1 (zh)
EP (1) EP1026728A3 (zh)
JP (1) JP4313874B2 (zh)
KR (1) KR100371450B1 (zh)
CN (1) CN1272684A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324674C (zh) * 2001-12-17 2007-07-04 自由度半导体公司 用于键合并转移一种材料以形成半导体器件的方法
CN100543962C (zh) * 2004-12-24 2009-09-23 特拉希特技术公司 将电路转移到接地层的方法
CN100555599C (zh) * 2003-10-14 2009-10-28 特拉希特技术公司 制备和组装基材的方法
CN101084577B (zh) * 2004-12-28 2010-06-16 特拉希特技术公司 修整通过组装两晶片构成的结构的方法
CN101877308A (zh) * 2009-04-29 2010-11-03 硅绝缘体技术有限公司 从施主衬底到处理衬底的层转移方法
CN102326227A (zh) * 2009-02-26 2012-01-18 信越半导体股份有限公司 Soi晶片的制造方法
CN101303967B (zh) * 2007-05-11 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
CN103545239A (zh) * 2013-09-17 2014-01-29 新磊半导体科技(苏州)有限公司 一种基于薄膜型的外延片剥离工艺
CN110060958A (zh) * 2019-04-22 2019-07-26 长江存储科技有限责任公司 半导体结构及半导体工艺方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
JP2004507084A (ja) 2000-08-16 2004-03-04 マサチューセッツ インスティテュート オブ テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6940089B2 (en) 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
KR100446624B1 (ko) * 2002-02-27 2004-09-04 삼성전자주식회사 양극접합 구조체 및 그 제조방법
US7060632B2 (en) 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
JP3944087B2 (ja) * 2003-01-21 2007-07-11 株式会社東芝 素子形成用基板の製造方法
US7105448B2 (en) * 2003-02-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for peeling off semiconductor element and method for manufacturing semiconductor device
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
CA2528804A1 (en) * 2003-06-09 2005-01-06 Nantero, Inc Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
JP4838504B2 (ja) * 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法
DE602004018951D1 (de) 2004-11-09 2009-02-26 Soitec Silicon On Insulator Verfahren zum Herstellen von zusammengesetzten Wafern
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
JP2006173354A (ja) * 2004-12-15 2006-06-29 Canon Inc Soi基板の製造方法
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
TWI493609B (zh) * 2007-10-23 2015-07-21 半導體能源研究所股份有限公司 半導體基板、顯示面板及顯示裝置的製造方法
FR2939962B1 (fr) * 2008-12-15 2011-03-18 Soitec Silicon On Insulator Procede d'amincissement d'une structure.
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
KR101105918B1 (ko) * 2009-11-30 2012-01-17 주식회사 엘지실트론 질화물 반도체 소자의 제조방법
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
US9393669B2 (en) * 2011-10-21 2016-07-19 Strasbaugh Systems and methods of processing substrates
GB201211309D0 (en) * 2012-06-26 2012-08-08 Fujifilm Mfg Europe Bv Process for preparing membranes
US9610669B2 (en) 2012-10-01 2017-04-04 Strasbaugh Methods and systems for use in grind spindle alignment
US9457446B2 (en) 2012-10-01 2016-10-04 Strasbaugh Methods and systems for use in grind shape control adaptation
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US9209069B2 (en) * 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
KR102189611B1 (ko) 2014-01-23 2020-12-14 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US10312134B2 (en) 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
WO2016081313A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
EP4120320A1 (en) 2015-03-03 2023-01-18 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
WO2016149113A1 (en) 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
EP3739620B1 (en) 2015-06-01 2022-02-16 GlobalWafers Co., Ltd. A silicon germanium-on-insulator structure
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
SG10201913407TA (en) 2015-11-20 2020-03-30 Globalwafers Co Ltd Manufacturing method of smoothing a semiconductor surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
JP7002456B2 (ja) 2016-03-07 2022-01-20 グローバルウェーハズ カンパニー リミテッド 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
JP6914278B2 (ja) 2016-06-08 2021-08-04 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 改善された機械的強度を有する高抵抗率単結晶シリコンインゴット及びウェハ
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
SG11201903090SA (en) 2016-10-26 2019-05-30 Globalwafers Co Ltd High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
KR102301594B1 (ko) 2016-12-05 2021-09-14 글로벌웨이퍼스 씨오., 엘티디. 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
CN110799678B (zh) 2016-12-28 2021-11-26 太阳能爱迪生半导体有限公司 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
SG11201913769RA (en) 2017-07-14 2020-01-30 Sunedison Semiconductor Ltd Method of manufacture of a semiconductor on insulator structure
WO2019209492A1 (en) 2018-04-27 2019-10-31 Globalwafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
JP7123182B2 (ja) 2018-06-08 2022-08-22 グローバルウェーハズ カンパニー リミテッド シリコン箔層の移転方法
JP7242362B2 (ja) * 2019-03-18 2023-03-20 キオクシア株式会社 半導体装置の製造方法
JP7535891B2 (ja) * 2020-08-27 2024-08-19 株式会社荏原製作所 基板処理方法、および基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898107A (en) * 1973-12-03 1975-08-05 Rca Corp Method of making a junction-isolated semiconductor integrated circuit device
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
KR0171067B1 (ko) 1994-12-05 1999-03-30 문정환 단결정 soi웨이퍼 제조방법
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法
KR0168348B1 (ko) * 1995-05-11 1999-02-01 김광호 Soi 기판의 제조방법
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Soi基板の製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate
DE69738307T2 (de) * 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
SG71094A1 (en) * 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324674C (zh) * 2001-12-17 2007-07-04 自由度半导体公司 用于键合并转移一种材料以形成半导体器件的方法
CN100555599C (zh) * 2003-10-14 2009-10-28 特拉希特技术公司 制备和组装基材的方法
CN100543962C (zh) * 2004-12-24 2009-09-23 特拉希特技术公司 将电路转移到接地层的方法
CN101084577B (zh) * 2004-12-28 2010-06-16 特拉希特技术公司 修整通过组装两晶片构成的结构的方法
CN101303967B (zh) * 2007-05-11 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
CN102326227A (zh) * 2009-02-26 2012-01-18 信越半导体股份有限公司 Soi晶片的制造方法
CN101877308A (zh) * 2009-04-29 2010-11-03 硅绝缘体技术有限公司 从施主衬底到处理衬底的层转移方法
CN101877308B (zh) * 2009-04-29 2016-03-09 索泰克公司 从施主衬底到处理衬底的层转移方法
CN103545239A (zh) * 2013-09-17 2014-01-29 新磊半导体科技(苏州)有限公司 一种基于薄膜型的外延片剥离工艺
CN103545239B (zh) * 2013-09-17 2017-01-11 新磊半导体科技(苏州)有限公司 一种基于薄膜型的外延片剥离工艺
CN110060958A (zh) * 2019-04-22 2019-07-26 长江存储科技有限责任公司 半导体结构及半导体工艺方法

Also Published As

Publication number Publication date
JP2000223681A (ja) 2000-08-11
JP4313874B2 (ja) 2009-08-12
KR20000062520A (ko) 2000-10-25
US6624047B1 (en) 2003-09-23
KR100371450B1 (ko) 2003-02-06
EP1026728A2 (en) 2000-08-09
EP1026728A3 (en) 2004-04-07

Similar Documents

Publication Publication Date Title
CN1272684A (zh) 衬底及其制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1052339C (zh) 半导体基体材料的制作方法
CN1056940C (zh) 半导体部件及其制造方法
CN1225500A (zh) 半导体产品及其制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1157762C (zh) 组合元件的分离方法和制作一种半导体基底的方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1276512C (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1042375C (zh) 半导体基体材料的制作方法
CN1757106A (zh) 在剥离薄层之后重复利用包含多层结构的晶片
CN1314701A (zh) 半导体衬底及其生产工艺
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1104038C (zh) 半导体衬底的制造工艺
CN1259758A (zh) 半导体晶片的制造方法及其使用和利用方法
CN1269599A (zh) 制造半导体部件的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication