[go: up one dir, main page]

CN1261005C - 布线基板、半导体器件及其制造方法、电路板和电子仪器 - Google Patents

布线基板、半导体器件及其制造方法、电路板和电子仪器 Download PDF

Info

Publication number
CN1261005C
CN1261005C CNB031475450A CN03147545A CN1261005C CN 1261005 C CN1261005 C CN 1261005C CN B031475450 A CNB031475450 A CN B031475450A CN 03147545 A CN03147545 A CN 03147545A CN 1261005 C CN1261005 C CN 1261005C
Authority
CN
China
Prior art keywords
conductive layer
manufacturing
layer
conductive
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031475450A
Other languages
English (en)
Other versions
CN1479567A (zh
Inventor
大槻哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1479567A publication Critical patent/CN1479567A/zh
Application granted granted Critical
Publication of CN1261005C publication Critical patent/CN1261005C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W70/09—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H10W70/05—
    • H10W70/098—
    • H10W70/65—
    • H10W70/68—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H10P72/7424—
    • H10W70/093—
    • H10W70/099—
    • H10W70/60—
    • H10W70/682—
    • H10W70/685—
    • H10W72/07131—
    • H10W72/07251—
    • H10W72/073—
    • H10W72/20—
    • H10W72/241—
    • H10W72/29—
    • H10W72/874—
    • H10W72/877—
    • H10W72/9413—
    • H10W90/00—
    • H10W90/724—
    • H10W90/736—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种布线基板及半导体器件及其制造方法。形成第一导电层(20)，使至少其一部分被配置在第一导电层(20)上。形成第二导电层(40)，使至少其一部分被配置在第一导电层(20)的上方的绝缘层(26)上。通过分别喷出包含导电性材料微颗粒的溶剂液滴，形成第一和第二导电层(20、40)。通过喷出包含绝缘性材料微颗粒的溶剂液滴，形成绝缘层(26)。

Description

布线基板、半导体器件及其制造方法、电路板和电子仪器
技术领域
本发明涉及布线基板、半导体器件和它们的制造方法、电路板和电子仪器。
背景技术
在要求高密度布线结构时，使用叠层基板。例如用与BGA(Ball GridArray)和CSP(Chip Scale/Size Package)等高密度安装对应的封装，作为插入物，有时使用了叠层基板。作为以往的叠层基板的制造方法，知道叠层具有通过铜箔的蚀刻而形成的布线图案的基板，通过在基板上形成导通孔，填充或电镀导电材料，实现上下布线图案的电连接的方法。
根据以往的方法，为了进行蚀刻，光刻工序是必要的，因此，需要掩模。并且掩模的成本很高。另外，为了导电材料的填充或电镀，需要形成较大的导通孔，所以成为布线结构的高密度化的障碍。另外，当对导通孔进行电镀，形成通孔时，在其内侧形成了空间，所以必须要设法除去水分。另外，当叠层3层以上的基板后，采用机械方式形成导通孔时，在中间层的基板上无法形成导通孔。
发明内容
本发明的目的在于：对于布线基板、半导体器件和它们的制造方法、电路板和电子仪器，实现低成本化、布线结构的高密度化，同时提高可靠性和制造自由度。
(1)本发明的布线基板的制造方法包括：在具有凹部的基板上，以通过所述凹部的方式，形成第一导电层；
避开所述凹部的底面的至少一部分而形成绝缘层，使至少其一部分被配置在所述第一导电层上，且所述第一导电层在所述凹部的区域内露出；
形成第二导电层，使至少其一部分配置在所述第一导电层的上方的所述绝缘层上；
分别喷出包含导电性材料的微颗粒的溶剂液滴，形成所述第一和第二导电层，喷出包含绝缘性材料的微颗粒的溶剂液滴，形成所述绝缘层。
根据本发明，使用液滴的喷出，形成第一、第二导电层和绝缘层，所以能以低成本实现布线结构的高密度化，能提高可靠性和制造的自由度。
(2)在该布线基板的制造方法中，其一部分与所述第一导电层的一部分电导通形成所述第二导电层。
(3)在该布线基板的制造方法中，可以在所述第一导电层和所述第一导电层的相邻区域中形成所述绝缘层。
(4)在该布线基板的制造方法中，可以用多层形成所述绝缘层；
在形成所述导电层的区域相邻的区域上形成所述绝缘层的下层；
在所述第一导电层和所述所述绝缘层的下层上形成所述绝缘层的上层。
(5)在该布线基板的制造方法中，可以在形成了所述第一导电层后，形成所述绝缘层的下层。
(6)在该布线基板的制造方法中，可以在形成了所述绝缘层的下层后，形成所述第一导电层。
(7)在该布线基板的制造方法中，还包含：在所述第一导电层上喷出包含导电性材料的微颗粒的溶剂液滴，形成一个或一个以上的柱；
避开形成所述柱的区域，形成所述绝缘层。
(8)在该布线基板的制造方法中，形成所述绝缘层，使其上表面至少与1个所述柱的上表面的高度基本相同。
(9)在该布线基板的制造方法中，通过至少一个所述柱上，形成所述第二导电层。
(10)在该布线基板的制造方法中，可以避开至少一个所述柱，形成所述第二导电层。
(11)在该布线基板的制造方法中，还包括：避开所述凹部的底面的至少一部分而形成第二绝缘层，使至少其一部被分配置在所述第二导电层上，且所述第一导电层在所述凹部的区域内露出；
形成第三导电层，使至少其一部分配置在所述第二导电层的上方的所述第二绝缘层上；
喷出包含导电性材料微颗粒的溶剂液滴，形成所述第三导电层，可以喷出绝缘性材料的微颗粒的溶剂液滴，形成所述第二绝缘层。
(12)在该布线基板的制造方法中，至少避开一个所述柱的区域，形成所述第二绝缘层；
可以通过至少一个所述柱上，形成所述第三导电层。
(13)在该布线基板的制造方法中，用多道工序形成至少一个所述柱。
(14)在该布线基板的制造方法中，还包含：形成一个或一个以上的电子元件；
喷出包含材料微颗粒的溶剂液滴，形成构成一个所述电子元件的多个元件。
(15)在该布线基板的制造方法中，各所述电子元件可以是电容器、电阻、二极管以及晶体管的任意一种。
(16)在该布线基板的制造方法中，在形成所述第一导电层的面上形成至少一个所述电子元件。
(17)在该布线基板的制造方法中，在所述绝缘层上形成至少一个所述电子元件。
(18)在该布线基板的制造方法中，在所述第二绝缘层上形成至少一个所述电子元件。
(19)在该布线基板的制造方法中，可以在基板上形成所述第一导电层。
(20)在该布线基板的制造方法中，所述基板具有凹部，可以通过所述凹部形成所述第一导电层。
(21)在该布线基板的制造方法中，可以由绝缘体形成所述基板的至少表面。
(22)在该布线基板的制造方法中，所述基板具有绝缘部、贯通所述绝缘部的导电部；
在所述绝缘部和所述导电部，形成所述第一导电层，与所述导电部电导通。
(23)在该布线基板的制造方法中，还包含：从所述第一导电层剥离绝缘层。
(24)本发明的半导体器件的制造方法包括：形成第一导电层；
形成绝缘层，使至少其一部分配置在所述第一导电层上；
形成第二导电层，使至少其一部分配置在所述第一导电层上方的所述绝缘层上；
通过分别喷出包含导电性材料的微颗粒的溶剂液滴，形成所述第一和第二导电层，喷出包含绝缘性微颗粒的溶剂液滴，形成所述绝缘层，制造布线基板；
在所述布线基板上安装半导体芯片。
根据本发明，使用液滴的喷出，形成第一、第二导电层和绝缘层，所以能以低成本实现布线结构的高密度化，能提高可靠性和制造的自由度。
(25)在该半导体器件的制造方法中，在使所述第一导电层的一部分露出的状态下，制造所述布线基板；
可以把所述第一导电层的露出部分和所述半导体芯片电连接。
(26)在该半导体器件的制造方法中，可以电连接所述第一和第二导电层以外的导电层与所述半导体芯片。
(27)在该半导体器件的制造方法中，可以在基板上形成所述第一导电层。
(28)在该半导体器件的制造方法中，所述基板可以具有凹部，通过所述凹部，形成所述第一导电层，在所述凹部的区域内安装所述半导体芯片。
(29)在该半导体器件的制造方法中，所述基板具有绝缘部和贯通所述绝缘部的导电部；
在所述绝缘部和所述导电部上，可以与所述导电部电导通形成所述第一导电层。
(30)在该半导体器件的制造方法中，还包含：从所述第一导电层剥离所述基板。
(31)本发明的半导体器件的制造方法包含：使设置了电极的面朝上，把半导体芯片设置在基板上；
在所述基板和所述半导体芯片的上方形成第一导电层，使其与所述半导体芯片的所述电极导通；
形成绝缘层，使至少它的一部分配置在所述第一导电层上；
形成第二导电层，使至少它的一部分配置在第一导电层的上方的所述绝缘层上；
通过分别喷出包含导电性材料的微颗粒的溶剂液滴，形成所述第一和第二导电层，喷出包含绝缘性材料的微颗粒的溶剂液滴，形成所述绝缘层。
根据本发明，使用液滴的喷出，形成第一、第二导电层和绝缘层，所以能以低成本实现布线结构的高密度化，能提高可靠性和制造的自由度。
(32)在该半导体器件的制造方法中，所述基板具有凹部，可以在所述凹部的区域内设置所述半导体芯片。
(33)在该半导体器件的制造方法中，还包含：向设置了所述半导体芯片的所述凹部填充树脂，形成树脂层；
可以通过所述树脂层上，形成第一导电层。
(34)本发明的半导体器件的制造方法包含：使设置了电极的面朝上，把半导体芯片设置在基板上；
把具有避开所述半导体芯片的形状的所述第二基板安装在所述第一基板上；
在所述第二基板和所述半导体芯片的上方形成第一导电层，使其与所述半导体芯片的所述电极导通；
形成绝缘层，使至少它的一部分配置在所述第一导电层上；
形成第二导电层，使至少它的一部分配置在第一导电层的上方的所述绝缘层上；
分别喷出包含导电性材料的微颗粒的溶剂液滴，形成所述第一和第二导电层，喷出包含绝缘性材料的微颗粒的溶剂液滴，形成所述绝缘层。
根据本发明，使用液滴的喷出，形成第一、第二导电层和绝缘层，所以能以低成本实现布线结构的高密度化，能提高可靠性和制造的自由度。
(35)在该半导体器件的制造方法中，所述第二基板的热膨胀系数比所述第一基板更接近所述半导体芯片的热膨胀系数。
(36)本发明的半导体器件的制造方法包含：在形成了多个集成电路的半导体晶片上形成第一导电层，使其与电极导通；
形成绝缘层，使至少它的一部分配置在所述第一导电层上；
形成第二导电层，使至少它的一部分配置在第一导电层的上方的所述绝缘层上；及
切断所述半导体晶片，
通过分别喷出包含导电性材料的微颗粒的溶剂液滴，形成所述第一和第二导电层，通过喷出包含绝缘性材料的微颗粒的溶剂液滴，形成所述绝缘层。
根据本发明，使用液滴的喷出，形成第一、第二导电层和绝缘层，所以能以低成本实现布线结构的高密度化，能提高可靠性和制造的自由度。
(37)在该半导体器件的制造方法中，可以形成所述第二导电层，使它的一部分与所述第一导电层的一部分电导通。
(38)在该半导体器件的制造方法中，可以在所述第一导电层上和所述第一导电层的相邻区域中形成所述绝缘层。
(39)在该半导体器件的制造方法中，以多层形成所述绝缘层；
在形成所述第一导电层的区域的相邻区域中形成所述绝缘层的下层；
可以在所述第一导电层和所述绝缘层的下层上形成所述绝缘层的上层。
(40)在该半导体器件的制造方法中，在形成了所述第一导电层后，可以形成所述绝缘层的下层。
(41)在该半导体器件的制造方法中，在形成了所述绝缘层的下层后，可以形成所述第一导电层。
(42)在该半导体器件的制造方法中，还包含：在所述第一导电层上喷出包含导电层材料的微颗粒的溶剂液滴，形成一个或一个以上的柱；
可以避开形成所述柱的区域，形成所述绝缘层。
(43)在该半导体器件的制造方法中，形成所述绝缘层，使它的上表面至少与一个所述柱的上表面变为几乎相同的高度。
(44)在该半导体器件的制造方法中，通过至少一个所述柱上，形成所述第二导电层。
(45)在该半导体器件的制造方法中，避开至少一个所述柱，形成所述第二导电层。
(46)在该半导体器件的制造方法中，还包含：形成第二绝缘层，使至少它的一部分配置在第二导电层上；
形成第三导电层，使至少它的一部分配置在所述第一导电层的上方的所述第二绝缘层上；
喷出包含导电性材料的微颗粒的溶剂液滴，形成所述第三导电层，喷出包含绝缘性材料的微颗粒的溶剂液滴，形成所述第二绝缘层。
(47)在该半导体器件的制造方法中，至少避开形成一个所述柱的区域，形成所述第二绝缘层；
通过至少一个所述柱上，形成所述第三导电层。
(48)在该半导体器件的制造方法中，用多道工序形成至少一个所述柱。
(49)在该半导体器件的制造方法中，还包含：形成一个或一个以上电子元件；
喷出包含材料的微颗粒的溶剂液滴，形成构成一个所述电子元件的多个元件。
(50)在该半导体器件的制造方法中，各所述电子元件可以是电容器、电阻、二极管、晶体管中的任意一种。
(51)在该半导体器件的制造方法中，可以在形成所述第一导电层的面上形成至少一个所述电子元件。
(52)在该半导体器件的制造方法中，可以在所述绝缘层上形成至少一个所述电子元件。
(53)在该半导体器件的制造方法中，可以在所述第二绝缘层上形成至少一个所述电子元件。
(54)本发明的布线基板由所述方法制造。
(55)本发明的半导体器件由所述方法制造。
(56)本发明半导体器件包括：
具有凹部的基板；
通过所述凹部而形成的第一导电层；
至少一部分配置在所述第一导电层上的绝缘层；
至少一部分配置在所述第一导电层的上方的所述绝缘层上的第二导电层；
安装在所述凹部的区域内的半导体芯片。
(57)在该半导体器件中，所述半导体芯片可以与所述第一导电层电连接。
(58)在该半导体器件中，所述半导体芯片可以与所述第一以及第二导电层以外的导电层电连接。
(59)本发明的半导体器件包括：
具有凹部的基板；
设置了电极的面向上，设置在所述基板的具有凹部的区域内的半导体芯片；
形成在所述基板和所述半导体芯片的上方，并且与所述半导体芯片的所述电极导通的第一导电层；
至少一部分配置在所述第一导电层上而形成的绝缘层；
至少一部分配置在所述第一导电层的上方的所述绝缘层上而形成的第二导电层。
(60)在该半导体器件中，还具有：在设置了所述半导体芯片的所述凹部形成的树脂层；
可以通过所述树脂层形成所述第一导电层。
(61)本发明的半导体器件包括：
第一基板；
设置了电极的面朝上，设置在第一基板上的半导体芯片；
具有避开所述半导体芯片的形状，安装在所述第一基板上的第二基板；
通过所述半导体芯片的所述电极，在所述第二基板和所述半导体芯片的上方形成的第一导电层；
至少一部分配置在所述第一导电层上而形成的绝缘层；
至少一部分配置在所述第一导电层的上方的所述绝缘层上而形成的第二导电层。
(62)在该半导体器件中，所述第二基板的热膨胀系数比所述第一基板更接近所述半导体芯片的热膨胀系数。
(63)本发明的电路板在安装了所述半导体器件。
(64)本发明的电子仪器具有所述半导体器件。
附图说明
图1是说明应用本发明实施例1的布线基板制造方法的图。
图2A、2B是说明应用了本发明实施例1的布线基板制造方法的图。
图3A、3B是说明应用了本发明的实施例1的布线基板制造方法的图。
图4是说明应用了本发明的实施例1的布线基板制造方法的图。
图5是说明应用了本发明的实施例1的布线基板制造方法的图。
图6是说明应用了本发明的实施例1的布线基板制造方法的图。
图7是说明应用了本发明的实施例1的布线基板制造方法的图。
图8是说明应用了本发明的实施例1的布线基板制造方法的图。
图9A、9B是说明应用了本发明的实施例1的布线基板制造方法的图。
图10A、10B是说明应用了本发明的实施例1的布线基板制造方法的图。
图11是说明应用了本发明的实施例1的半导体器件制造方法的图。
图12是说明应用了本发明的实施例1的半导体器件制造方法的图。
图13是说明应用了本发明的实施例2的布线基板制造方法的图。
图14是说明应用了本发明的实施例2的半导体器件制造方法的图。
图15A、15B是说明应用了本发明的实施例2的布线基板制造方法的图。
图16A、16B是说明应用了本发明的实施例2的布线基板制造方法的图。
图17A、17B是说明应用了本发明的实施例2的布线基板制造方法的图。
图18A、18B是说明应用了本发明的实施例2的布线基板制造方法的图。
图19是说明应用了本发明的实施例2的布线基板制造方法的图。
图20是说明应用了本发明的实施例2的布线基板制造方法的图。
图21A～21C是说明应用了本发明的实施例3的半导体器件制造方法的图。
图22A～22C是说明应用了本发明的实施例4的半导体器件制造方法的图。
图23是说明应用了本发明的实施例5的布线基板的图。
图24是说明应用了本发明的实施例5的半导体器件的图。
图25A、图25B是说明应用了本发明的实施例6的布线基板制造方法的图。
图26A～图26C是说明应用了本发明的实施例7的半导体器件制造方法的图。
图27A、27B是说明应用了本发明的实施例8的电子元件制造方法的图。
图28是表示安装应用了本发明的实施例的半导体器件的电路板的图。
图29是表示具有应用了本发明的实施例的半导体器件的电子仪器的图。
图30是表示具有应用了本发明的实施例的半导体器件的电子仪器的图。
具体实施方式
下面，参照附图说明本发明的实施例。
图1～图10B是说明本发明实施例1的布线基板制造方法的图。在本实施例中，如图1所示，使用基板10。基板10只要是能支撑被设置在其上的元件或形成在其上的元件的形状，就不限于板状(例如，矩形板)。基板10可以由电绝缘体(例如聚酰亚胺等的树脂和玻璃)、导电体(例如，铜等金属)或半导体任意一种形成。基板10可以是由金属等散热性材料构成的散热器(例如散热板)。基板10的主体由导电体形成的情况下，也可以由绝缘膜12形成至少它的表面。例如设置聚酰亚胺等树脂，在200～600℃左右的温度，把它烧结1～5小时左右，形成绝缘膜12。
在基板10上可以形成凹部14。对于凹部14的开口形状以及底面形状未进行特别限定，可以是矩形。凹部14的内壁面可以对于基板10的上表面(凹部14的周围的面)或凹部14的底面倾斜。即凹部14的内壁面可以是锥面。凹部14的内壁面和基板10的上表面(凹部14的周围的面)的连接部16可以成为曲面(凸面)。凹部14的内壁面和凹部14的底面的连接部18可以成为曲面(凹面)。通过使连接部16、18为这样的形状，通过其上的第一导电层20的断线减少。可以通过蚀刻、切削或冲压中的任意一种方法，形成深度为0.5～数mm的凹部14。绝缘膜12在凹部14内(具体而言，凹部14的内壁面和底面)，可以形成在其整个面上，也可以只形成在其一部分区域(形成第一导电层20的区域)中。绝缘膜12在基板12的上表面(凹部14周围的面)，可以形成在其整个面上，也可以只形成在它的一部分区域(形成第一导电层20的区域)中。
如图2A和图2B所示，形成第一导电层(例如，包含多条线的布线图案)20。在基板10上形成第一导电层20。第一导电层20可以通过凹部14形成。喷出包含导电性材料(例如金、银、铜等金属)的微颗粒的溶剂液滴，形成第一导电层20。可以使用喷墨法或喷泡沫(BUBBLE JET)(注册商标)法。作为包含金的微颗粒的溶剂，可以使用真空冶金株式会社的“完美金(perfect gold)”，作为包含银的微颗粒的溶剂，可以使用同一公司的“完美银(perfect silver)”。此外，微颗粒并未特别限定大小，是与溶剂能一起喷出的颗粒。把喷出的包含导电性材料的微颗粒的溶剂在200～600℃左右的温度，烧结1～5小时左右，形成第一导电层20。
另外，形成绝缘层26(参照图3B)。喷出包含绝缘性材料(例如聚酰亚胺等的树脂)的微颗粒的溶剂液滴，形成绝缘层26。例如，可以使用喷墨法或喷泡沫(注册商标)法。可以用多层(例如下层22和上层24)形成绝缘层26。这时，可以多次进行包含绝缘性材料微颗粒的溶剂液滴的喷出。可以把喷出的包含绝缘性材料微颗粒的溶剂在200～600℃左右的温度，烧结1～5小时左右，形成绝缘层26。烧结可以在形成下层22和上层24时分别进行。
如图2A和图2B所示，下层22可以形成在形成第一导电层20的区域的相邻区域中。在形成第一导电层20后，可以形成下层22。这时，可以避开第一导电层20的上表面，形成下层22。或者，避开形成第一导电层20的区域，形成下层22，在下层22避开的区域中形成第一导电层20。可以形成下层22，使它的上表面与第一导电层20的上表面变为相同的高度，也可以使它的上表面与第一导电层20的上表面变为不同高度。
如图3A和图3B所示，可以在第一导电层20和下层22的上表面上形成上层24。可以在形成第一导电层20和下层22后，形成上层24。或者，可以形成下层22，避开第一导电层20，在下层22上形成上层24的一部分，然后形成第一导电层20，然后，在第一导电层20上形成上层24的剩余部分。
这样，形成绝缘层26，使至少它的一部分(例如上层24)配置在第一导电层20上。可以避开第一导电层20的一部分，形成绝缘层26。也可以在第一导电层20上以及第一导电层20的相邻区域中形成绝缘层26。绝缘层26也可以覆盖第一导电层20的面(例如，除去第一导电层20的与基板10的接触面、在必要时形成柱30的部分的面、在必要时与半导体芯片80(参照图11)的电连接部的面的面)。可以避开设置半导体芯片的区域(例如凹部14内的底面的至少一部分)，形成绝缘层26。
以上的说明是用多层(例如多次工艺)形成绝缘层26的实例，但是也可以用1层(1次工艺)形成绝缘层26。例如，首先形成第一导电层20，然后形成绝缘层26，使至少它的一部分配置在第一导电层20上。
如图3A和图3B所示，在第一导电层20上，可以形成一个或一个以上的柱30。柱30是电连接上下导电层的部分。如果其一部分被放置在第一导电层20上，则柱30可以比第一导电层20还大。通过喷出包含导电性材料微颗粒的溶剂液滴，形成柱30。避开形成柱30的区域，形成绝缘层26。形成绝缘层26(例如它的上层24)，使它的上表面至少与一个柱30的上表面变为相同高度。
在第一导电层20上形成了柱30后，可以形成绝缘层26，在形成了绝缘层26的至少一部分(它的一部分(例如下层22)或全体)后，在第一导电层20上形成柱30。
作为在第一导电层20上形成的柱30，例如有如下几种。图30A所示的柱30只由形成在第一导电层20上的柱31构成。图5所示的柱30可以由第一导电层20上的柱31(参照图3A)、形成在其上的柱32(参照图4)和形成在其上的柱33(参照图5)、形成在其上的柱34(参照图6)、形成在其上的柱35构成。这样，可以用1层形成柱30，也可以用多层形成。成为柱30的构成要素柱31、32、33、34、35分别通过包含导电性材料微颗粒的溶剂液滴的喷出而形成。另外，可以按顺序形成柱31、32、33、34、35。即至少可以由多个工序形成一个柱30。
如图4所示，形成第二导电层(例如，包含多条线的布线图案)40。形成第二导电层40，使至少它的一部分配置在第一导电层20上。第二导电层40的细节与第一导电层20的内容对应。可以形成第二导电层40，使它的一部分与第一导电层20的一部分电导通。例如，通过至少一个柱30(例如只由柱30)形成第二导电层40。这样，通过柱30，第一导电层20的一部分和第二导电层40的一部分导通。关于第一、第二导电层20、40对其他部分，通过绝缘层26能实现电绝缘。此外，也可以避开至少一个柱31(具体而言，在其上形成了柱32的柱31(参照图3A))，形成第二导电层40。
根据本实施例，使用液滴的喷出，形成第一、第二导电层20、40和绝缘层26，所以能以低成本实现布线结构的高密度化，能提高可靠性和制造的自由度。
如图5所示，也可以形成第二绝缘层46，使至少它的一部分配置在第二导电层40上。可以避开第二导电层40的一部分，形成第二绝缘层46。第二绝缘层46的细节与绝缘层(第一绝缘层)26的内容对应。例如由图4所示的下层42和图5所示的上层44形成第二绝缘层46。关于下层42和上层44，与下层22以及上层24的内容对应。另外，可以避开设置半导体芯片80(参照图11)的区域(例如凹部14内的底面的至少一部分)，形成第二绝缘层46。
可以在图3A所示的任意柱31上形成柱32。这时，至少避开一个形成柱32的区域，形成第二绝缘层46。如图5所示，还可以在柱32上形成柱33。另外，可以在第二导电层40上形成柱50(参照图9)。柱50由以下部分形成：如图5所示，第二导电层40上形成的柱51；如图6～图9所示，形成在其上的柱52～55。柱50的细节与柱30的内容对应。
如图6所示，可以形成第三导电层60，使至少它的一部分配置在第二导电层40的上方的第二绝缘层46上。第三导电层60的细节与第一导电层20对应。可以形成第三导电层60，使它的一部分与第一或第二导电层20、40的一部分电导通。例如，可以通过至少一个柱30(例如由柱31、32、33构成的柱)上，形成第二导电层40。通过这样，通过柱30，第一导电层20的一部分与第三导电层60的一部分电导通。同样，也可以通过至少一个柱51上，形成第三导电层60(该例子未图示)。通过这样，通过柱51，第二导电层40的一部分与第三导电层60的一部分电导通。第一以及第二第二导电层20、40和第三导电层60关于其他部分，通过第二绝缘层46能谋求电绝缘。此外，可以避开至少一个柱34、52，形成第三导电层60。
根据必要，如图7和图8所示，重复以上的工序，叠层导电层和绝缘层。然后，如图9A和图9B所示，形成绝缘层72，使柱50、70的上表面露出。柱50设置在第二导电层40上，柱70设置在此外的导电层或柱上(省略了细节)。可以在形成外部端子的位置形成柱50、70。柱50、70并不局限于图9A所示的数量和排列，可以排列为矩阵状(多行多列)或区域阵列状。
如图10A和图10B所示，在柱50、70上可以形成比它们的上表面还大的连接盘74。连接盘74通过柱50、70电连接在任意的导电层(例如第一导电层20)上。至少一个连接盘74与电连接了半导体芯片的导电层(例如第一导电层20)电连接。另外，可以形成绝缘层76，使连接盘74的至少一部分露出。对于连接盘74，可以应用第一导电层20的内容。对于绝缘层76，可以应用绝缘层26的内容。
这样，能制造出布线基板。布线基板具有从上述说明导出的结构。如图10A和图10B所示，可以露出第一导电层20的一部分。例如，在基板10的凹部14的区域内，可以露出第一导电层20的一部分。该露出部分可以在与半导体芯片80的电连接中使用。
图11和图12是说明半导体器件的制造方法的图。在本实施例中，在上述的布线基板上安装半导体芯片80。半导体芯片80关于焊盘排列是外围型，在周边部排列着焊盘。可以电连接第一导电层20的露出部分和半导体芯片80。或者，电连接与第一导电层20不同的导电层(例如，第二导电层40或与第二导电层40不同的导电层)和半导体芯片80。半导体芯片80的安装可以应用图11所示的面朝下接合，也可以应用面朝上接合，通过引线实现电连接。在基板10的凹部14的区域内可以安装半导体芯片80。
如图12所示，在安装了半导体芯片80的凹部14中，可以填充环氧等的树脂84。另外，在连接盘74上可以设置焊锡等焊料(软焊料和硬焊料)82。焊料可以是焊锡球，也可以是焊锡膏。
本实施例的半导体器件具有形成了凹部14的基板10。通过凹部14，形成第一导电层20。绝缘层26的至少一部分配置在第一导电层20上。第二导电层40的至少一部分配置在第一导电层20的上方的绝缘层26上。在凹部14的区域内安装着半导体芯片80。半导体芯片80可以与第一导电层20电连接。或者，半导体芯片80可以与第一以及第二导电层20、40以外的导电层电连接。
根据本实施例，使用液滴的喷出，在第一以及第二导电层上形成绝缘层，所以能以低成本实现高密度话，能提高可靠性和制造的自由度。
(实施例2)
图13是说明本发明实施例2的布线基板的平面图，图14是说明使用了图13所示的布线基板的半导体器件的剖视图。在本实施例中，使用实施例1中说明的基板10。在基板10上形成凹部14，在其上形成绝缘膜12。
图13所示的布线基板具有多个连接盘100。连接盘100形成在布线基板的最上层。连接盘100可以配置在布线基板的中央部(例如凹部14的区域内)。连接盘100配置为区域阵列状(多行多列(例如3行以上，3列以上)。连接盘100是用于与半导体芯片102接合。布线基板除了与半导体芯片102接合的连接盘100，还可以具有用于设置外部端子的连接盘104。
如图14所示，半导体器件具有半导体芯片102。半导体芯片102关于焊盘排列是区域阵列型。半导体芯片102可以面朝下接合到布线基板上。在半导体芯片102的焊盘上可以形成凸台。半导体芯片102的焊盘与连接盘100电连接。
在基板10上形成凹部14，在凹部14的底面上方形成连接盘100。因此，形成了连接盘100的区域(例如布线基板的中央部)比其它的区域(例如布线基板的端部)低。安装在布线基板上的半导体芯片102的上表面(与形成了焊盘的面相反一侧的面)比布线基板14的外侧区域的最上层(例如连接盘104)的表面还低。可以由树脂106覆盖半导体芯片102。例如，可以在与凹部14对应而形成的凹陷中设置树脂106。
在连接盘104上可以设置焊锡等的焊料108(软焊料和硬焊料)。焊料可以是焊锡球，也可以是焊锡膏。至少一个连接盘104与至少一个连接盘100电连接。
图15A～图20是说明本发明实施例2的布线基板制造方法的图。在本实施例中，如图15A和图15B所示，形成第一导电层120。可以在绝缘层12上形成第一导电层120。第一导电层120作为在电连接中使用的导电层，可以是最下层的导电层。第一导电层120可以由多条线构成。线的一部分(例如顶端部)可以与形成任意连接盘100(参照图13)的位置重复配置。具体而言，多个连接盘100中，成为位于内侧的连接盘112(参照图13)和第一导电层120的一部分(例如线的一部分121)重复的位置。第一导电层120的内容(材料和形成方法)与实施例1中说明的关于第一导电层20的内容对应。
如图16A和图16B所示，形成绝缘层126和柱131。绝缘层126和柱131的内容(材料和形成方法)与实施例1中说明的关于绝缘层26和柱31的内容对应。在第一导电层120中，在其一部分(例如图15A所示的线的一部分121)上形成柱141。柱141形成在与半导体芯片102的焊盘对应的位置(形成连接盘100的位置)。柱141可以只形成在多个连接盘100中与位于内侧的连接盘112(参照图13)对应的位置。柱141的内容(材料和形成方法)与关于柱131的内容相同。
如图17A和图17B所示，形成第二导电层150。第二导电层150形成在绝缘层126上。第二导电层150的内容(材料和形成方法)与实施例1中说明的关于第二导电层40的内容对应。构成多个第二导电层150的多条线中，任意线的一部分(例如顶端部)151可以配置在与连接盘100对应的位置。线的一部分151配置在比刚才形成的线的一部分121(参照图15A)还靠位于外侧的连接盘114的位置(参照图13)。
另外，在柱131、141上再形成柱132、142。柱132、142的内容(材料和形成方法)与关于柱131、141的内容相同。此外，虽然在图17A和图17B中未表示，但是形成通过柱141和柱131的至少一方之上形成第二导电层150。
如图18A和图18B所示，形成第二绝缘层156。另外，在柱132上形成柱133。另外，可以在柱132上形成柱133。叠层的柱131、132、133当在其上不再形成柱时，能成为一个柱130。可以在第二导电层150上形成柱160。在柱142上再形成柱143。可以在第二导电层150(例如线的顶端部)上形成柱171。第二绝缘层156的内容(材料和形成方法)与实施例1中说明的关于第二绝缘层46的内容可以相同。柱133、160、143、171的内容(材料和形成方法)与关于柱131的内容可以相同。
如图19所示，可以形成第三导电层180。第三导电层180形成在第二绝缘层156上。可以通过柱130上，形成第三导电层180。第三导电层180的内容(材料和形成方法)与实施例1中说明的关于第二导电层40的内容对应。在柱143、171上再形成柱144、172。柱143、171的内容(材料和形成方法)与关于柱141的内容可以相同。
如图20所示，可以形成第三绝缘层186。另外，可以在柱134上形成柱135。叠层的柱134～135当在其上不再形成柱时，成为一各柱131～135。可以在第三导电层180上形成柱190。可以在柱144、172上再形成柱145、173。叠层的柱141～145(或者柱171～173)当在其上不再形成柱时，能成为一个柱140(或者柱170)。第三绝缘层186的内容(材料和形成方法)与实施例1中说明的关于第二绝缘层的内容可以相同。柱135、190、145、173的内容(材料和形成方法)与关于柱131的内容相同。
如图13所示，在柱130、190上可以形成连接盘104。柱140、170的表面可以是连接盘112、114，可以在柱14、170上形成导电层，形成连接盘。
在本实施例中，能应用在其他实施中说明了的内容。另外，能在其他实施中应用本实施例的内容。
(实施例3)
图21A～图21C是说明本发明实施例3的半导体器件的制造方法的图。在本实施例中，如图21A所示，把设置了电极212的面朝上，在基板200上设置半导体芯片210。在基板200上可以形成绝缘膜204。基板200可以具有凹部202。凹部202的内壁面可以垂直立起，也可以倾斜，可以成为曲面(凸面或凹面)。在凹部202的区域内可以设置半导体芯片210。基板200和半导体芯片210可以由接合剂214接合。在设置了半导体芯片210的凹部202可以填充树脂216。这样，如图21B所示，在设置了半导体芯片210的凹部202中能通过树脂216形成树脂层。
如图21C，在基板200(例如，凹部202的周围区域)和半导体芯片210的上方形成第一导电层220。例如，在电极212上形成凸台218，通过其上形成第一导电层220。第一导电层220可以通过由树脂216形成的树脂层上形成。半导体芯片210和第一导电层220之间，可以存在绝缘体(膜或层)。另外，形成绝缘体226，至少它的一部分配置在第一导电层220上。形成第二导电层230，使至少它的一部分配置在第一导电层220上方的绝缘层226上。第一和第二导电层220、230可以柱240电连接(接合)。
第一和第二导电层220、230以及绝缘层226的内容与实施例1中说明的第一和第二导电层20、40以及绝缘层26的内容对应。凸台218也由与第一导电层220相同的方法形成。可以在第二导电层230上叠层绝缘层、导电层和柱。具体而言，如实施例1和2中所述。
这样能制造半导体器件。其结构具有能从上述的制造方法导出的内容。在本实施例中，能实现实施例1中说明的效果。在本实施例中，能应用在其他实施中说明了的内容。另外，能在其他实施中应用本实施例的内容。
(实施例4)
图22A～图22C是说明本发明实施例4的半导体器件的制造方法的图。在本实施例中，如图22A所示，把设置了电极302的面朝上，在第一基板310上设置半导体芯片300。第一基板310可以具有凸部312，这时，可以在凸部312上设置半导体芯片300。第一基板310和半导体芯片300可以由接合剂314接合。当第一基板310是导体时，可以在其表面形成绝缘膜，可以通过接合剂314谋求与半导体芯片300的电绝缘。
另外，把具有避开半导体芯片300的形状(例如具有孔322)的第二基板320安装在第一基板310上。在孔322内侧可以配置第一基板310的凸部312。第一和第二基板310、320可以由接合剂314接合。第二基板(例如玻璃和陶瓷基板)320的热膨胀系数可以比第一基板(例如金属板)更接近半导体芯片300的热膨胀系数。第一基板310可以是散热板。
在孔322的内侧可以填充树脂316。这样，如图22B所示，在孔322内，可以通过树脂316形成树脂层。
如图22C所示，在第二基板320和半导体芯片300的上方形成第一导电层220，使它与半导体芯片的电极302导通。此后的工序与实施例3中说明的内容相同，所以省略了说明。这样，就能制造半导体器件。其结构具有能从上述的制造方法导出的内容。在本实施例中，能实现实施例1中说明的效果。在本实施例中，能应用在其他实施中说明了的内容。另外，能在其他实施中应用本实施例的内容。
(实施例5)
图23是说明本发明实施例5的布线基板的图。在本实施例中，基板400具有绝缘部(例如由陶瓷、环氧或聚酰亚胺等树脂构成的部分)402、贯通绝缘部402的导电部(例如由金属构成的部分)404。导电部404的从绝缘部402的露出面可以是凸台的形状。
在绝缘部402和导电部404上形成第一导电层410，使其与导电部404电导通。例如在导电部404上形成柱412，通过其上形成第一导电层410。此后的工序与实施例1～4中说明的内容对应。即在第一导电层410上叠层绝缘层和导电层，形成高密度的布线结构。
然后，如图24所示，把半导体芯片420电连接在焊盘430上。这样就能制造半导体器件。如果必要，可以在半导体芯片420上安装散热板440。另外，在导电部404上可以设置焊锡球等焊料450。在本实施例中，能实现实施例1中说明的效果。在本实施例中，能应用在其他实施中说明了的内容。另外，能在其他实施中应用本实施例的内容。
(实施例6)
图25A～25B是说明本发明实施例6的布线基板的图。在本实施例中，如图25A所示，在基板(金属板、玻璃基板或抗蚀剂膜)500上形成第一导电层510，在其上叠层绝缘层和导电层，形成高密度的布线结构。具体而言，如实施例1～5所述。
然后，如图25B所示，从第一导电层510(具体而言，从包含第一导电层的叠层基板)剥离基板500。在该布线基板上设置半导体芯片，就能制造半导体器件。在本实施例中，能应用在其他实施中说明了的内容。另外，能在其他实施中应用本实施例的内容。
(实施例7)
图26A～26C是说明本发明实施例7的半导体器件制造方法的图。在本实施例中，如图26A所示，在形成了多个集成电路602的半导体芯片600上，与电极604导通形成第一导电层610，在其上叠层绝缘层和导电层，形成高密度的布线结构。具体而言，如实施例1～5所述。
然后，如图26B所示，切断半导体片600。如图26A所示，能制造半导体器件。半导体器件具有半导体芯片630、在其上叠层绝缘层和导电层而形成的高密度布线结构、焊料620。在本实施例中，能实现实施例1中说明的效果。在本实施例中，能应用在其他实施中说明了的内容。另外，能在其他实施中应用本实施例的内容。
(实施例8)
图27A～图27B是说明能在本发明实施例中应用的电子元件的制造方法的图。电子元件能形成在形成第一导电层的面、绝缘层或第二绝缘层的任意一个之上。
本实施例的电子元件的制造方法包含：喷出包含材料微颗粒的溶剂液滴，分别形成构成一个电子元件的多个元件。例如，如图27A和图27B所示，形成第一、第二和第三层701、702和703。第一、第二和第三层701、702和703可以叠层形成，也可以相邻形成。
在形成电容器时，用导体形成第一和第三层701、703，用绝缘体形成第二层702。当用金形成第一和第三层701、703时，能使用真空冶金株式会社的“完美金(peffect gold)”，当用银形成时，可以使用同一公司的“完美银(perfect silver)”。作为用于形成第二层702的绝缘性材料，有SiO2和AL2O3、介质SrTiO3、BaTiO3、Pb(Zr、Ti)O3等。作为溶剂，列举出环己烷、卡必醇乙酸酯。作为湿润剂或粘合剂，按照必要，可以加上丙三醇、二甘醇、乙二醇酯等。另外，作为包含绝缘性材料的流动体，可以使用聚硅氮烷或包含绝缘体材料的烃氧基金属。这时，能通过加热或化学反应等，形成绝缘体材料。第二层702的宽度、长度和绝缘性材料的介电常数按照形成的电容器的电容决定。通过成为对置电极的第一和第三层701、703的面积和间隙以及第二层702的介电常数决定电容器的电容。当第一、第二或第三层701、702、703的厚度厚时，再向暂时凝固的层上喷出同一流体，使其凝固而进行叠层。
第一、第二和第三层701、702和703的至少一个是电阻。作为电阻材料，列举出导电性粉末和绝缘性粉末的混合、Ni-Cr、Cr-SiO2、Cr-MgF、Au-SiO2、AuGgF、PtTa2O5、AuTa2O5Ta2、Cr3Si、TaSi2，作为溶剂，列举出PGMEA、环己烷、卡必醇乙酸酯。作为湿润剂或粘合剂，按照必要，可以加上丙三醇、二甘醇、乙二醇酯等。另外，作为包含绝缘性材料的流动体，可以使用聚硅氮烷或包含绝缘体材料的烃氧基金属。这时，能通过加热或化学反应等，形成绝缘体材料。按照想形成的电阻的电阻值，决定电阻材料。此外，按照想形成的电阻的电阻值，决定电阻膜的宽度、高度和长度。因为电阻的电阻值与长度成比例，与截面积成反比。
或者，用电阻材料形成实施例1中说明的第一导电层20的一部分。另外，也能形成二极管和晶体管。这时，喷出包含导电性材料微颗粒的溶剂液滴，形成第一、第二和第三层701、702、703。
图28中表示了安装了上述的任意实施例中说明的半导体器件1的电路板1000。作为具有半导体器件的电子仪器，在图29中表示了笔记本型个人电脑2000，在图30中表示了移动电话3000。
本发明并不局限于上述的实施例，能有各种变形。例如，本发明包含与实施例中说明的结构实质上同一的结构(例如，功能、方法以及结果同一的结构、或者目的以及结果同一的结构)。另外，本发明包含置换了实施例中说明的结构的非本质的部分的结构。另外，本发明包含能实现与实施例中说明的结构产生同一作用效果的结构或实现统一目的的结构。另外，本发明包含在实施例中说明的结构上附加了众所周知的技术的结构。

Claims (21)

1.一种布线基板的制造方法，其特征在于：包括：
在具有凹部的基板上，以通过所述凹部的方式，形成第一导电层；
避开所述凹部的底面的至少一部分而形成绝缘层，使至少其一部分被配置在所述第一导电层上，且所述第一导电层在所述凹部的区域内露出；
形成第二导电层，使至少其一部分被配置在所述第一导电层上方的所述绝缘层上；
通过喷出包含导电性材料的微颗粒的溶剂液滴，来形成所述第一和第二导电层，通过喷出包含绝缘性材料的微颗粒的溶剂液滴，来形成所述绝缘层。
2.根据权利要求1所述的布线基板的制造方法，其特征在于：
形成所述第二导电层，使其一部分与所述第一导电层的一部分电导通。
3.根据权利要求1所述的布线基板的制造方法，其特征在于：
在所述第一导电层上和所述第一导电层的邻接区域中形成所述绝缘层。
4.根据权利要求3所述的布线基板的制造方法，其特征在于：
由多层形成所述绝缘层；
在形成所述第一导电层的区域的邻接区域形成所述绝缘层的下层；
在所述第一导电层和所述所述绝缘层的下层上形成所述绝缘层的上层。
5.根据权利要求4所述的布线基板的制造方法，其特征在于：
在形成了所述第一导电层后，形成所述绝缘层的下层。
6.根据权利要求4所述的布线基板的制造方法，其特征在于：
在形成了所述绝缘层的下层后，形成所述第一导电层。
7.根据权利要求1～6中任意一项所述的布线基板的制造方法，其特征在于：
还包含：在所述第一导电层上喷出包含导电性材料的微颗粒的溶剂液滴，形成一个或一个以上的柱；
避开形成所述柱的区域，形成所述绝缘层。
8.根据权利要求7所述的布线基板的制造方法，其特征在于：
形成所述绝缘层，使其上表面至少与1个所述柱的上表面的高度基本相同。
9.根据权利要求7所述的布线基板的制造方法，其特征在于：
形成所述第二导电层，使其通过至少一个所述柱上。
10.根据权利要求7所述的布线基板的制造方法，其特征在于：
避开至少一个所述柱，形成所述第二导电层。
11.根据权利要求10所述的布线基板的制造方法，其特征在于：
还包括：避开所述凹部的底面的至少一部分而形成第二绝缘层，使至少其一部被分配置在所述第二导电层上，且所述第一导电层在所述凹部的区域内露出；
形成第三导电层，使至少其一部分被配置在所述第二导电层的上方的所述第二绝缘层上；
通过喷出包含导电性材料微颗粒的溶剂液滴，形成所述第三导电层，通过喷出绝缘性材料的微颗粒的溶剂液滴，形成所述第二绝缘层。
12.根据权利要求11所述的布线基板的制造方法，其特征在于：
至少避开一个所述柱的区域，形成所述第二绝缘层；
形成所述第三导电层，使其通过至少一个所述柱上。
13.根据权利要求12所述的布线基板的制造方法，其特征在于：
用多个工序形成至少一个所述柱。
14.根据权利要求11所述的布线基板的制造方法，其特征在于：
还包含：形成一个或一个以上的电子元件；
构成一个所述电子元件的多个元件(701、702、703)中的每一个，是通过喷出包含材料微颗粒的溶剂液滴而形成的。
15.根据权利要求14所述的布线基板的制造方法，其特征在于：
各所述电子元件是电容器、电阻、二极管以及晶体管的任意一种。
16.根据权利要求14所述的布线基板的制造方法，其特征在于：
在形成所述第一导电层的面上形成至少一个所述电子元件。
17.根据权利要求14所述的布线基板的制造方法，其特征在于：
在所述绝缘层上形成至少一个所述电子元件。
18.根据权利要求14所述的布线基板的制造方法，其特征在于：
在所述第二绝缘层上形成至少一个所述电子元件。
19.根据权利要求1～6中的任一项所述的布线基板的制造方法，其特征在于：
由绝缘体形成所述基板的至少表面。
20.根据权利要求1～6中的任一项所述的布线基板的制造方法，其特征在于：
在所述具有凹部的基板中具有绝缘部、贯通所述绝缘部的导电部；
在所述绝缘部和所述导电部，形成与所述导电部电导通的所述第一导电层。
21.根据权利要求1～6中的任一项所述的布线基板的制造方法，其特征在于：
还包含：从所述第一导电层剥离下所述具有凹部的基板。
CNB031475450A 2002-07-23 2003-07-22 布线基板、半导体器件及其制造方法、电路板和电子仪器 Expired - Fee Related CN1261005C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002213606 2002-07-23
JP2002213606A JP2004055965A (ja) 2002-07-23 2002-07-23 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100827236A Division CN100431120C (zh) 2002-07-23 2003-07-22 布线基板、半导体器件及其制造方法、电路板和电子仪器

Publications (2)

Publication Number Publication Date
CN1479567A CN1479567A (zh) 2004-03-03
CN1261005C true CN1261005C (zh) 2006-06-21

Family

ID=31936161

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB2006100827236A Expired - Fee Related CN100431120C (zh) 2002-07-23 2003-07-22 布线基板、半导体器件及其制造方法、电路板和电子仪器
CNA2008102128964A Pending CN101369547A (zh) 2002-07-23 2003-07-22 半导体器件的制造方法
CNB031475450A Expired - Fee Related CN1261005C (zh) 2002-07-23 2003-07-22 布线基板、半导体器件及其制造方法、电路板和电子仪器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB2006100827236A Expired - Fee Related CN100431120C (zh) 2002-07-23 2003-07-22 布线基板、半导体器件及其制造方法、电路板和电子仪器
CNA2008102128964A Pending CN101369547A (zh) 2002-07-23 2003-07-22 半导体器件的制造方法

Country Status (3)

Country Link
US (3) US20040135269A1 (zh)
JP (1) JP2004055965A (zh)
CN (3) CN100431120C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102574396B (zh) * 2008-06-19 2015-05-20 迅捷有限公司 用于非接触性材料沉积中的喷嘴补偿方法与系统

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186395A (ja) * 2002-12-03 2004-07-02 Fujitsu Ltd セラミック基板の製造方法
US7312101B2 (en) * 2003-04-22 2007-12-25 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
JP2005191027A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 回路基板製造方法及び回路基板並びに電子機器
JP4100385B2 (ja) 2004-09-22 2008-06-11 セイコーエプソン株式会社 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
JP3976043B2 (ja) * 2004-10-25 2007-09-12 セイコーエプソン株式会社 半導体装置及びその製造方法
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7696625B2 (en) 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4207917B2 (ja) * 2005-04-01 2009-01-14 セイコーエプソン株式会社 多層構造基板の製造方法
US20100066779A1 (en) 2006-11-28 2010-03-18 Hanan Gothait Method and system for nozzle compensation in non-contact material deposition
CN104205328B (zh) * 2012-03-15 2017-05-10 富士电机株式会社 半导体装置及其制造方法
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
CN103021893B (zh) * 2012-12-30 2015-06-03 深圳中科系统集成技术有限公司 多路静电释放保护器件的加工方法
US9704809B2 (en) * 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
EP3123843B1 (en) 2014-03-25 2021-06-09 Stratasys Ltd. Method for fabricating cross-layer pattern
US11191167B2 (en) 2015-03-25 2021-11-30 Stratasys Ltd. Method and system for in situ sintering of conductive ink
WO2018138755A1 (ja) * 2017-01-24 2018-08-02 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
JP6967138B2 (ja) * 2018-03-16 2021-11-17 株式会社Fuji キャビティの形成方法
US12096570B2 (en) * 2020-03-02 2024-09-17 Fuji Corporation Wiring formation method
WO2023079607A1 (ja) * 2021-11-04 2023-05-11 株式会社Fuji 回路形成方法、および回路形成装置
CN118042724A (zh) * 2022-11-11 2024-05-14 群创光电股份有限公司 电子装置的制造方法以及电子装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5910021A (en) * 1994-07-04 1999-06-08 Yamaha Corporation Manufacture of semiconductor device with fine pattens
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
JP3787181B2 (ja) 1995-09-01 2006-06-21 大日本印刷株式会社 多層プリント配線板およびその製造方法
JP3241613B2 (ja) * 1995-10-12 2001-12-25 キヤノン株式会社 電子放出素子、電子源および画像形成装置の製造方法
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JP2001127207A (ja) 1997-04-30 2001-05-11 Hitachi Chem Co Ltd 半導体素子搭載用基板およびその製造方法並びに半導体装置
US6617193B1 (en) 1997-04-30 2003-09-09 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor device substrate, and methods of fabricating the same
JPH11163499A (ja) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
JP4741045B2 (ja) * 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JPH11345894A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp 高周波トランジスタ装置及び該高周波トランジスタ装置を実装した基板
JP2000012996A (ja) * 1998-06-17 2000-01-14 Hitachi Cable Ltd マルチチップモジュール用ベース及びそれを用いたマルチチップモジュールの製造方法
JP3214470B2 (ja) * 1998-11-16 2001-10-02 日本電気株式会社 マルチチップモジュール及びその製造方法
JP2000349416A (ja) 1999-06-08 2000-12-15 Sony Corp 基板の加工方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001319567A (ja) * 2000-02-28 2001-11-16 Ricoh Co Ltd 電子源基板および該電子源基板を用いた画像表示装置
JP2001274324A (ja) 2000-03-24 2001-10-05 Hitachi Chem Co Ltd 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
CN1543298A (zh) * 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
JP2002111218A (ja) * 2000-06-27 2002-04-12 Matsushita Electric Ind Co Ltd セラミック積層デバイス
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
JP2002198638A (ja) 2000-12-27 2002-07-12 Shinko Electric Ind Co Ltd チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
US6458686B1 (en) * 2001-04-30 2002-10-01 Advanced Micro Devices, Inc. Inverse integrated circuit fabrication process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102574396B (zh) * 2008-06-19 2015-05-20 迅捷有限公司 用于非接触性材料沉积中的喷嘴补偿方法与系统

Also Published As

Publication number Publication date
US20080293239A1 (en) 2008-11-27
CN101369547A (zh) 2009-02-18
US20040135269A1 (en) 2004-07-15
US20060165875A1 (en) 2006-07-27
US7541278B2 (en) 2009-06-02
CN100431120C (zh) 2008-11-05
JP2004055965A (ja) 2004-02-19
US7413975B2 (en) 2008-08-19
CN1479567A (zh) 2004-03-03
CN1855400A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1177368C (zh) 半导体器件
CN1185709C (zh) 半导体装置及其制造方法
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1171298C (zh) 半导体器件
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1246901C (zh) 电路装置及其制造方法
CN1875481A (zh) 半导体装置及其制造方法
CN1531027A (zh) 半导体器件的制造方法、半导体器件、电路基板和电子设备
CN1487583A (zh) 半导体封装及其制造方法以及半导体器件
CN1855479A (zh) 多层结构半导体模块及其制造方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1601727A (zh) 中间芯片模块、半导体器件、电路基板、电子设备
CN1893051A (zh) 半导体器件
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1495893A (zh) 半导体器件及其制造方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN1722414A (zh) 半导体器件及其制造方法
CN1649149A (zh) 三维半导体封装,以及用于其中的间隔芯片
CN1381070A (zh) 半导体器件及其制造方法、电路基板和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060621

Termination date: 20160722