[go: up one dir, main page]

CN1240140C - 用于测量电子器件参数的方法及设备 - Google Patents

用于测量电子器件参数的方法及设备 Download PDF

Info

Publication number
CN1240140C
CN1240140C CNB018023169A CN01802316A CN1240140C CN 1240140 C CN1240140 C CN 1240140C CN B018023169 A CNB018023169 A CN B018023169A CN 01802316 A CN01802316 A CN 01802316A CN 1240140 C CN1240140 C CN 1240140C
Authority
CN
China
Prior art keywords
substrate
source
drain
gate
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018023169A
Other languages
English (en)
Other versions
CN1421047A (zh
Inventor
L·布尔迪永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silergy Corp
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1421047A publication Critical patent/CN1421047A/zh
Application granted granted Critical
Publication of CN1240140C publication Critical patent/CN1240140C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

利用衬底与SOI器件的漏极之间的固有电容作为电路的部分。衬底与引到芯片外部的传感针连接，并与其它电气元件形成环路，形成包括衬底与漏极之间的固有电容的电路，该电路利用衬底与漏极之间的电容运行。

Description

用于测量电子器件参数的方法及设备
技术领域
本发明涉及电子器件，尤其是测量绝缘体上的硅(SOI)和类似器件的参数的改进技术。
背景技术
图1表示具有其它元件构成的两种半导体器件102和103从而形成半桥电路的现有技术结构示例。器件可以是MOS器件、SOI、或其它类型器件。一般利用公知技术制造器件，其中在衬底201上沉积各种所需的层，如图2所示。器件102和103一般均制备在芯片上，边界125表示芯片的外边缘。
如图1所示，一种标准应用包括使用外电容器105和106来测量半桥的输出。传感引线107通常与芯片的外侧相连，芯片外侧上存在SOI器件102和103。利用标准设备可测量传感引线。用外部元件的剩余部分、电感器108、电容器109和115以及电阻110，形成标准谐振输出电路。
在工作中，高电压电容器105将交流信号传送到传感引线107，该信号输送到测量器件，以便从外部设备监控SOI器件的运行。该结构基本上令人满足，但利用外部部件增加了成本，降低了可靠性。
在各种应用中需要外部监控。例如，在一些开关电路中，希望器件的运行保持在所谓软开关区中。如果接近硬开关区，实现该目的的唯一方法是监控器件的运行并提供修正。
发明内容
鉴于上述，希望构建不需要如此多的附加部件的传感设备。也希望使该器件的制备成本最低。另一目的是希望不需要附加的外电容器。
按照本发明，克服以前技术的上述和其它问题，涉及实现用于传感的所需电容器的技术，而无需增加成本以及以前技术一般所需的连接。具体而言，单独的传感引线由器件衬底传送到外引脚(externalpin)。在衬底与漏之间的固有剩余电容用作传感电容器。通常认为该剩余电容是不需要的寄生电容。应用包括使用该内传感电容器以便控制逻辑门，调节或控制外部器件，或保持器件处于软开关区。在另一实施例中，也可使用在衬底与器件的其它部分(例如栅极或源极)之间的固有电容。
附图说明
图1是具有SOI器件和几个外部电容器的已有技术结构的例子；
图2表示SOI器件的物理结构的横截面；
图3描述了表示源与漏的传统内连接的已有技术结构的例子；
图4表示按照本发明连接的器件的结构例子；
图5表示本发明的另一实施例；和
图6描述了和一个或多个外部逻辑门一起应用本发明。
具体实施方式
图2表示典型SOI器件的横截面，SOI器件包括衬底层201和掩埋氧化物层202。按照该器件的标准制造技术，表示剩余层。该器件包括源极204、栅极205和漏极206。存在多种市售器件，而所用的特定器件并不是本发明的关键。
在典型应用中，衬底201直接与源层相连，如图3所示。该连接位于半导体芯片内，如图3所示，虚线边缘309表示器件的外边缘。通常，单个外封装包括表示源、栅和漏的3个端子以及也与漏极相连的小接头。
图1中使用外部电容器105和106，未能利用衬底201与漏极206之间的固有电容的优点，如图3的电容器307所示。该电容只是制备这些器件中所固有的物理特性、尺寸和其它参数的结果。该固有电容由本领域的技术人员容易计算出并存在于器件上，而无需增加任何成本。电容器307的值取决于漏极的尺寸、图2的衬底201的面积以及掩埋氧化物层202的面积。
具体而言，参考图2，因为掩埋氧化物层202充当漏极206与衬底201之间的绝缘体，形成电容。然后，漏极206和衬底201充当电容器的极板。因此，可使用用于计算平行板电容器的电容的标准等式。
应当注意，在衬底层201与在掩埋氧化物层202之上器件的其它部分之间也存在固有电容。因为漏的典型面积大得足以提供更高值的电容器，选择并应用漏/衬底电容，高值电容器通常是测量电路所需要的，以确保在软开关区内运行。因此，为便于说明，在此将漏衬底电容用作例子。然而，本发明并未排除使用衬底/栅极电容，或衬底/源极电容当作有价值的测量元件。
如图4所示，本发明设想源与衬底内部不相连。取而代之，从衬底引出单个针到器件的外侧，用于测量目的。一个方便技术包括在器件封装的外侧使用小接头。具体而言，在部件例如标准T0-220的外侧上的接头，有时用作散热片并经常与漏极相连，接头可与衬底连接，而代替与漏极连接。这可使用传统器件封装，而不用改型。
如图4所示，传感针406随后在器件外部与测量设备相连。测量设备410与传感针406和公共接地连接。由于电容器307可使变化的信号通过，却抑制直流，图4的衬底(传感)406是表示漏极电压的衍生物的信号。
由此漏极/衬底电容用作传感机构。具体而言，电容器307上的电流是测量漏极206处电压相对时间的变化。由于该固有电容器提供必要的信号，可取消外部电容器105。
图5表示本发明的一个实施例，其中电阻501与内部电容器307串联布置。按照沉积电阻的传统技术，电阻制备在具有SOI器件的芯片上。然后传感针511从外部引到芯片，传感针表示电容器307与内电阻501之间的电压部分。因此，在图5的实施例中，固有电容用作分压电路的部件。
图6表示本发明的另一实施例，包括与上述内电阻501串联的固有电容。此时，一组逻辑电路601加入到传感点，控制针602处产生的输出。逻辑电路接收与电容器307两端的电压变化比率成比例的信号。可使用逻辑来控制门(例如如果电压变化太快，则将其切断)。注意逻辑电路601包括一个或多个逻辑门，并在芯片或外部上起作用。
上述讨论相对于漏极与衬底之间的固有电容，在衬底与栅极之间、以及衬底与源极之间也存在电容。由于衬底经图4的传感针406引到器件外部点，又可提供这些低电容。
上面描述了优选实施例，本领域的技术人员可进行各种改型/添加。具体而言，相对本发明可改变外部和内部所用的结构。将衬底201引到芯片外部的传感针406或511可与各种电容器、电阻或其它电子部件连接。基于测量参数而改变器件运行的控制电路可与在此所示的有所不同，本领域的技术人员可采用其它传感针。上述均被如下权利要求所包括。

Claims (12)

1.一种电子器件，具有源极(204)、栅极(205)和漏极(206)，所述电子器件位于衬底(201)上并且在衬底与所述源极(204)或所述漏极(206)或所述栅极(205)之间具有一个电容量，所述电子器件和衬底在具有外部针的芯片内，所述外部针包括一个外部传感针(406)，所述衬底与用于从所述电容量测量一个电流的所述外部传感针(406)电连接，所述衬底不与所述源极连接。
2.按权利要求1所述的器件，还包括在所述衬底和所述源极之间相连的电阻(501)，所述电阻在所述芯片内。
3.按权利要求2所述的器件，其中所述电阻在公共点连接到所述衬底与至少一个逻辑门(601)，以便监控所述点处的电启动。
4.一种测量绝缘体上的硅器件中固有电容器(307)上的电压变化的方法，所述绝缘体上的硅器件包括一个衬底、一个源极和一个漏极，所述衬底形成所述固有电容器(307)的一部分，所述方法包括步骤：将所述器件的外部分(406)直接与所述衬底连接，将一个测量装置与所述外部分(406)和一个公共地相连，以及利用所述测量装置测量表示所述外部分上的所述电压变化的电流。
5.按权利要求4所述的方法，其中所述绝缘体上的硅器件内的附加电气元件(501)连接在所述衬底与所述源极之间。
6.一种半导体器件，包括导电衬底(201)、半导体层(202)、源极(204)和漏极(206)，并在衬底(201)与所述源极(204)或所述漏极(206)之间具有一个电容量，所述半导体器件位于芯片上并包括与衬底(201)连接而不与源极连接的传感针(511)，它用于从所述电容量测量一个电流，所述针(511)延伸到所述芯片外部的点。
7.按权利要求6所述的半导体器件，还包括与所述芯片外部的所述点相连的至少一个逻辑门(601)。
8.按权利要求6所述的半导体器件，还包括位于所述芯片上并连接在所述源极与所述衬底之间的电阻(501)。
9.一种测量器件的电启动的方法，器件具有源极(204)、栅极(205)、漏极(206)和衬底(201)，并且在衬底(201)与所述源极(204)或所述漏极(206)或所述栅极(205)之间具有一个固有电容器，该方法包括：
在衬底与接地之间连接测量器件(410)；
利用所述测量器件(410)，从所述电容器测量一个电流，和
基于所述测量步骤，调节所述器件的运行。
10.按权利要求9的方法，其中所述调节步骤包括利用逻辑门(601)进行处理。
11.一种形成包括一个固有电容器的电子电路的方法，包括如下步骤：
制备包括一个源极(204)、一个栅极(205)、一个漏极(206)和一个衬底的绝缘体上的硅器件；
从所述衬底的面积，所述源极(204)、所述漏极(206)或所述栅极(205)任一的面积，以及所述衬底与所述源极(204)、所述漏极(206)或所述栅极(205)任一之间的掩埋氧化物层(202)的面积，计算在所述衬底与所述源极(204)、所述漏极(206)或所述栅极(205)任一之间的固有电容值；
计算在包括所述绝缘体上的硅器件外的元件(601)的电路中所需的电容器值；和
连接包括多个电气元件的电路，使得在所述衬底(201)与所述源极(204)、所述漏极(206)或所述栅极(205)任一之间的电容用作所述需要的电容器，或形成其一部分。
12.按权利要求11所述的方法，还包括在所述绝缘体上的硅器件上制备电阻(501)的步骤。
CNB018023169A 2000-08-07 2001-07-20 用于测量电子器件参数的方法及设备 Expired - Lifetime CN1240140C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/633,761 US6433573B1 (en) 2000-08-07 2000-08-07 Method and apparatus for measuring parameters of an electronic device
US09/633,761 2000-08-07

Publications (2)

Publication Number Publication Date
CN1421047A CN1421047A (zh) 2003-05-28
CN1240140C true CN1240140C (zh) 2006-02-01

Family

ID=24541027

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018023169A Expired - Lifetime CN1240140C (zh) 2000-08-07 2001-07-20 用于测量电子器件参数的方法及设备

Country Status (8)

Country Link
US (2) US6433573B1 (zh)
EP (1) EP1309995B1 (zh)
JP (1) JP2004506217A (zh)
KR (1) KR100803493B1 (zh)
CN (1) CN1240140C (zh)
AT (1) ATE456156T1 (zh)
DE (1) DE60141144D1 (zh)
WO (1) WO2002013259A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006071292A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 回路装置の製造方法
US7741823B2 (en) * 2007-01-29 2010-06-22 Agere Systems Inc. Linear voltage regulator with improved large transient response
US8631371B2 (en) 2011-06-29 2014-01-14 International Business Machines Corporation Method, system and program storage device for modeling the capacitance associated with a diffusion region of a silicon-on-insulator device
CN102866303A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 纳米器件沟道超薄栅介质电容测试方法
CN103969544B (zh) * 2014-03-04 2018-02-16 深圳博用科技有限公司 一种集成电路高压引脚连通性测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280651A (ja) * 1985-05-24 1986-12-11 Fujitsu Ltd 半導体記憶装置
US4864374A (en) 1987-11-30 1989-09-05 Texas Instruments Incorporated Two-transistor dram cell with high alpha particle immunity
JP2698645B2 (ja) 1988-05-25 1998-01-19 株式会社東芝 Ｍｏｓｆｅｔ
US5382818A (en) 1993-12-08 1995-01-17 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode
KR0135804B1 (ko) * 1994-06-13 1998-04-24 김광호 실리콘 온 인슐레이터(soi) 트랜지스터
JP3732914B2 (ja) 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
US6188234B1 (en) * 1999-01-07 2001-02-13 International Business Machines Corporation Method of determining dielectric time-to-breakdown

Also Published As

Publication number Publication date
US20030016047A1 (en) 2003-01-23
EP1309995A2 (en) 2003-05-14
KR20020047212A (ko) 2002-06-21
EP1309995B1 (en) 2010-01-20
DE60141144D1 (de) 2010-03-11
US6876036B2 (en) 2005-04-05
ATE456156T1 (de) 2010-02-15
WO2002013259A3 (en) 2002-04-11
CN1421047A (zh) 2003-05-28
JP2004506217A (ja) 2004-02-26
KR100803493B1 (ko) 2008-02-14
US6433573B1 (en) 2002-08-13
WO2002013259A2 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
JP5362548B2 (ja) センサ
CN104113323B (zh) 半导体装置
KR100307060B1 (ko) 회로장치 및 제조방법
CN1240140C (zh) 用于测量电子器件参数的方法及设备
US5780918A (en) Semiconductor integrated circuit device having a programmable adjusting element in the form of a fuse mounted on a margin of the device and a method of manufacturing the same
US20150346037A1 (en) Integrated temperature sensor
CN110473860B (zh) 具有集成分流电阻器的半导体器件及其制造方法
US11614482B1 (en) Method for manufacturing semiconductor device package with isolation
US6653713B2 (en) Thin film resistor with stress compensation
US12266595B2 (en) Semiconductor device package with isolated semiconductor die and electric field curtailment
US11879790B2 (en) Isolated temperature sensor package with embedded spacer in dielectric opening
JPH07123138B2 (ja) 半導体装置の製造方法
CN101635297A (zh) 用于电磁干扰屏蔽及静电放电防护的集成式无源元件
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
WO1996028848A1 (en) Low-emi device circuit and its structure
US12066459B2 (en) Integrated circuit package with current sense element
CN114678338B (zh) 集成电路组件及其封装组件
US8044396B2 (en) Semiconductor device and method of designing the same
JP4959139B2 (ja) 半導体装置
JPH0629471A (ja) 半導体装置
US10859638B2 (en) Passive bridge circuit with oxide windows as leakage sink
JP5683403B2 (ja) 半導体装置
JP2884780B2 (ja) Ｔａｂ型半導体装置
JPS6393132A (ja) 半導体装置
HK1229065B (zh) 用於多电压的分裂式薄膜电容器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070907

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070907

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160527

Address after: 802 West Bay Road, Grand Cayman

Patentee after: Silergy Corp.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CX01 Expiry of patent term

Granted publication date: 20060201

CX01 Expiry of patent term