[go: up one dir, main page]

CN113168085A - 用于基于可制造性确定图案形成装置图案的方法 - Google Patents

用于基于可制造性确定图案形成装置图案的方法 Download PDF

Info

Publication number
CN113168085A
CN113168085A CN201980078606.8A CN201980078606A CN113168085A CN 113168085 A CN113168085 A CN 113168085A CN 201980078606 A CN201980078606 A CN 201980078606A CN 113168085 A CN113168085 A CN 113168085A
Authority
CN
China
Prior art keywords
pattern
patterning device
feature
image
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980078606.8A
Other languages
English (en)
Other versions
CN113168085B (zh
Inventor
R·比斯瓦斯
拉斐尔·C·豪厄尔
张翠平
贾宁宁
刘晶晶
张权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Holding NV
Original Assignee
ASML Holding NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Holding NV filed Critical ASML Holding NV
Priority to CN202411030603.6A priority Critical patent/CN119024650A/zh
Publication of CN113168085A publication Critical patent/CN113168085A/zh
Application granted granted Critical
Publication of CN113168085B publication Critical patent/CN113168085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Image Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

本文描述了一种用于确定图案形成装置图案的方法。所述方法包括:获得(i)具有至少一个特征的初始图案形成装置图案,以及(ii)所述至少一个特征的期望特征尺寸;基于图案化过程模型、所述初始图案化设备图案形成装置图案和针对衬底的目标图案,获得由所述初始图案形成装置得到的所述衬底图像的预测图案与针对所述衬底的所述目标图案之间的差异值;确定与所述至少一个特征的所述可制造性相关的惩罚值,其中所述惩罚值根据所述至少一个特征的所述尺寸变化;以及基于所述初始图案形成装置图案和所述期望特征尺寸来确定所述图案形成装置图案,使得所述差异值和所述惩罚值的总和被减小。

Description

用于基于可制造性确定图案形成装置图案的方法
相关申请的交叉引用
本申请要求于2018年11月30日提交的美国申请62/773,475的优先权,其通过引用全部并入本文。
技术领域
本文的描述大体上涉及图案化过程以及确定与设计布局相对应的图案形成装置的图案的设备和方法。
背景技术
光刻投影设备可以例如在集成电路(IC)的制造中使用。在这种情况下,图案形成装置(例如掩模)可以包含或提供与IC的单个层相对应的图案(“设计布局”),并且通过诸如通过图案形成装置上的图案照射目标部分等方法,该图案可以被转印到衬底(例如硅晶片)上的目标部分(例如包括一个或多个管芯)上,该目标部分已经被涂有辐射敏感材料层(“抗蚀剂”)。通常,单个衬底包含多个相邻的目标部分,图案由光刻投影设备被连续地转印至该目标部分,一次一个目标部分。在一种类型的光刻投影设备中,整个图案形成装置上的图案被一次转印到一个目标部分上;这种设备一般被称为步进器。在一般称为步进扫描设备的替代设备中,投影束沿着给定参考方向(“扫描”方向)在图案形成装置上进行扫描,同时平行于或反平行于该参考方向移动衬底。图案形成装置上的图案的不同部分被逐渐转印到一个目标部分。通常,由于光刻投影设备将具有缩小率M(例如4),所以衬底被移动的速度F将是投影束扫描图案形成装置的1/M倍。关于本文描述的光刻装置的更多信息可以例如从US6,046,792中收集,其通过引用并入本文。
在将图案从图案形成装置转印到衬底之前,衬底可能会经历各种程序,诸如涂覆、抗蚀剂涂层和软烘烤。在曝光后,衬底可以进行其他程序(“后曝光程序”),诸如后曝光烘烤(PEB)、显影、硬烘烤以及转印图案的测量/检查。该程序阵列被用作制造器件(例如IC)的单个层的基础。然后,衬底可以经历各种过程,诸如蚀刻、离子注入(掺杂)、金属化、氧化、化学机械抛光等,所有这些过程都旨在完成器件的单个层。如果器件中需要多层,那么整个程序或其变型针对每层被重复。最终,器件将存在于衬底上的每个目标部分中。然后,这些器件通过诸如切割或锯切等技术彼此分离,从而单独的器件可以被安装在载体上,连接至引脚等。
因此,制造诸如半导体器件等的器件通常涉及使用许多制作过程来处理衬底(例如半导体晶片),以形成器件的各种特征和多层。这些层和特征通常使用例如沉积、光刻、蚀刻、化学机械抛光和离子注入来制造和处理。多个器件可以在衬底上的多个管芯上制作,然后被分离为单独的器件。该器件制造过程可以被认为是图案化过程。图案化过程涉及图案化步骤,诸如使用光刻设备中的图案形成装置进行光学和/或纳米印刷光刻,以将图案形成装置上的图案转印到衬底,并且通常但可选地涉及一个或多个相关的图案处理步骤,诸如由显影设备进行抗蚀剂显影,使用烘烤工具进行衬底的烘烤,使用蚀刻设备使用图案进行蚀刻等。
如所提到的,光刻是诸如IC等器件制造中的中心步骤,其中在衬底上形成的图案限定了器件的诸如微处理器、存储器芯片等功能元件。类似的光刻技术也被用于平板显示器、微机电系统(MEMS)和其他装置的形成中。
随着半导体制造过程的不断发展,遵循一般被称为“摩尔定律”的趋势,功能元件的尺寸被不断减小,而几十年来每个器件的功能元件(诸如晶体管)的数量却稳定增加。在当前的技术水平下,器件的各层是使用光刻投影设备制造的,该光刻投影设备使用来自深紫外照射源的照射将设计布局投影到衬底上,从而创建尺寸远低于100nm(即,小于来自照射源(例如193nm照射源)的辐射波长的一半)的单个功能元件。
根据分辨率公式CD=k1×λ/NA,尺寸小于光刻投影设备的经典分辨率极限的特征被印刷的过程一般被称为低k1光刻,其中λ是所采用的辐射的波长(当前大多数情况下为248nm或193nm),NA是光刻投影设备中的投影光学元件的数值孔径,CD是“临界尺寸”,通常是最小的印刷特征尺寸,并且k1是经验分辨率因子。通常,k1越小,就越难在衬底上再现与设计者计划的形状和尺寸相似的图案,以实现特定的电气功能性和性能。为了克服这些困难,复杂的微调步骤被应用于光刻投影设备、设计布局和/或图案形成装置。例如,这些包括但不限于NA和光学相干设置的优化、定制照射方案、相移图案形成装置的使用、设计布局中的光学邻近效应校正(OPC,有时也称为“光学和过程校正”)或通常限定为“分辨率增强技术”(RET)的其他方法。本文使用的术语“投影光学元件”应该被广义地解释为涵盖各种类型的光学系统,例如包括折射光学元件、反射光学元件、孔径和折反射光学元件。术语“投影光学元件”还可以包括根据这些设计类型中的任何一种操作的部件,以共同地或单独地导向、整形或控制辐射的投影束。术语“投影光学元件”可以包括光刻投影设备中的任何光学部件,而不管光学部件位于光刻投影设备的光路上的何处。投影光学元件可以包括用于在辐射经过图案形成装置之前对来自源的辐射进行整形、调整和/或投影的光学部件和/或用于在辐射经过图案形成装置之后对辐射进行整形、调整和/或投影的光学部件。投影光学元件通常不包括源和图案形成装置。
发明内容
在实施例中,提供了一种用于确定图案形成装置图案的方法。该方法包括:获得(i)具有至少一个特征的初始图案形成装置图案,以及(ii)至少一个特征的期望特征尺寸;基于图案化过程模型、所述初始图案形成装置图案和针对衬底的目标图案,获得使用所述初始图案形成装置图案的所述衬底图像的预测图案与针对所述衬底的所述目标图案之间的差异值;确定与至少一个特征的可制造性相关的惩罚值,其中该惩罚值根据至少一个特征的尺寸变化;以及基于初始图案形成装置图案和期望特征尺寸来确定图案形成装置图案,使得差异值和惩罚值的总和被减小。
在实施例中,确定图案形成装置图案是迭代过程。迭代包括:修改初始图案形成装置图案的至少一个特征的尺寸;确定与修改后的至少一个特征的尺寸相对应的惩罚值;以及确定差异值和惩罚值的总和是否被减小。
在实施例中,确定惩罚值包括:检测具有尺寸接近期望特征尺寸的特征的初始图案形成装置图案的图案;使用二值化函数来计算检测到的图案的二值化图案,该二值化函数对尺寸落在期望特征尺寸的给定间隔内的特征进行分类;基于检测到的图案和二值化图案的组合来确定惩罚值,其中该组合包括变化尺寸的特征。
在实施例中,检测到的图案包括尺寸在期望特征尺寸的±20%范围内的特征。
在实施例中,修改初始图案形成装置图案的至少一个特征的尺寸包括:增大或减小至少一个特征的尺寸,使得差异值和惩罚值的总和被减小。
在实施例中,增大至少一个特征的尺寸使差异值和惩罚值的总和被最小化。
在实施例中,减小至少一个特征的尺寸使差异值和惩罚值的总和被最小化。
在实施例中,减小至少一个特征的尺寸从图案形成装置图案中消除了至少一个特征。
在实施例中,预测图案与目标图案之间的差异值是预测图案的特征的轮廓与目标图案的另一轮廓之间的边缘放置误差,该另一轮廓对应于预测图案的轮廓。
在实施例中,初始图案形成装置图案或图案形成装置图案是曲线图案。
在实施例中,修改图案形成装置图案包括光学邻近效应校正,该光学邻近效应校正包括辅助特征的放置和/或轮廓修改。
在实施例中,初始图案形成装置图案或图案形成装置图案是像素化图案。
在实施例中,检测图案基于初始图案形成装置图案或图案形成装置图案的像素化图像的图像处理。
在实施例中,检测图案包括用初始图案形成装置图案的像素化图像来卷积具有特性调制距离的核,其中该特性调制距离对应于像素化图像的信号周围的值范围。
在实施例中,信号与像素化图像的像素强度相关。
在实施例中,特性调制距离被设置为期望特征尺寸。
在实施例中,核是高斯拉普拉斯或高斯差分函数。
在实施例中,计算二值化图案基于检测到的图案的图像的图像处理。
在实施例中,计算二值化图案包括基于二值化阈值来识别检测到的图案的图像内的像素,其中二值化阈值对属于至少一个特征的期望尺寸的给定间隔内的特征的像素位置进行分类。
在实施例中,二值化函数是S形。
在实施例中,二值化阈值大于0.5。
在实施例中,惩罚值是与像素化的图案形成装置图案的像素相关联的标量值,其中该像素对应于所修改的至少一个特征。
在实施例中,一种包括机器可读指令的非暂时性计算机程序产品,该机器可读指令用于使处理器实现任何前述方法的步骤的执行。
附图说明
图1示出了根据实施例的光刻系统的各种子系统的框图。
图2图示了根据实施例的用于模拟图案的至少一部分或者图像中的图案的特性的方法的流程图。
图3图示了根据实施例的通过修改初始掩模图案来确定掩模图案的示例。
图4A图示了根据实施例的用于斑点检测操作的信号的示例。
图4B图示了根据实施例的使用所图示的高斯拉普拉斯(LoG)核执行斑点操作的示例结果。
图5A图示了根据实施例的在不应用掩模规则检查(MRC)的情况下获得的示例曲线掩模图案。
图5B图示了根据实施例的在MRC被应用时获得的示例曲线掩模图案。
图5C图示了根据实施例的5A的掩模图案的一部分与5B的掩模图案的对应部分之间的示例比较。
图6A图示了根据实施例的基于MRC获得的掩模图案与在没有MRC的情况下获得的另一掩模图案之间的示例比较。
图6B图示了根据实施例的示例惩罚函数,该惩罚函数被应用以基于MRC来生长掩模图案的特征。
图6C图示了根据实施例的示例惩罚函数,该惩罚函数被应用以基于MRC来收缩掩模图案的特征。
图7A是根据实施例的用于确定掩模图案的方法的流程图。
图7B是根据实施例的用于获得针对图7A的方法的预测图案的示例模拟过程。
图8A是根据实施例的生成惩罚函数的示例过程,该惩罚函数被用于确定对图7A的初始掩模图案的修改。
图8B是根据实施例的具有强度剖面的示例斑点图像,该强度剖面在图8A的过程期间被输出。
图8C是根据实施例的被应用于图8B的强度剖面的示例阶跃函数。
图8D是根据实施例的从图8C产生的示例二值化强度剖面。
图8E是根据实施例的从过程8A产生的示例惩罚函数。
图9A图示了根据实施例的示例目标图案。
图9B是在使用掩模成像的衬底上观察到的缺陷的示例,该掩模是基于常规方法生成的。
图9C是在使用基于图7A的方法生成的掩模成像的衬底上观察到的缺陷的示例。
图10是根据实施例的示例计算机系统的框图。
图11是根据实施例的光刻投影设备的示意图。
图12是根据实施例的另一光刻投影设备的示意图。
图13是根据实施例的图11中的设备的更详细视图。
图14是根据实施例的图12和图13的设备的源收集器模块SO的更详细视图。
具体实施方式
尽管在该上下文中可以具体参照IC的制造,但应该明确理解的是,本文的描述还有许多其他可能的应用。例如,它可以被用于制造集成光学系统、用于磁畴存储器、液晶显示面板、薄膜磁头等的引导和检测图案。本领域技术人员将了解,在这种替代应用的上下文中,术语“掩模版”、“晶片”或“管芯”的任何使用应该被认为分别与更通用的术语“掩模”、“衬底”和“目标部分”可互换。
在本文档中,术语“辐射”和“束”被用于涵盖所有类型的电磁辐射,包括紫外辐射(例如波长为365、248、193、157或126nm)和EUV(极紫外辐射,例如波长在约5至100nm的范围内)。
图案形成装置可以包括或可以形成一个或多个设计布局。设计布局可以使用CAD(计算机辅助设计)程序来生成,该过程通常称为EDA(电子设计自动化)。大多数CAD程序都遵循预定的设计规则集合,以创建功能性的设计布局/图案形成装置。这些规则是由处理和设计限制设置的。例如,设计规则定义了器件(诸如门、电容器等)或互连线之间的空间容差,以确保器件或线不会以不期望的方式彼此交互。一个或多个设计规则限制可以被称为“临界尺寸”(CD)。器件的临界尺寸可以被定义为线或孔的最小宽度或者两个线或两个孔之间的最小间距。因此,CD确定了所设计器件的总尺寸和密度。当然,器件制作中的目标中的一个目标是如实地(经由图案形成装置)在衬底上再现原始设计意图。
作为示例,图案布局设计可以包括分辨率增强技术的应用,诸如光学邻近效应校正(OPC)。OPC解决了以下事实:投影到衬底上的设计布局的图像的最终尺寸和放置将与图案形成装置上的设计布局的尺寸和放置不相同,或仅取决于设计布局的尺寸和放置。要注意的是,术语“掩模”、“掩模版”、“图案形成装置”在本文中可互换使用。而且,本领域技术人员将认识到,术语“掩模”、“图案形成装置”和“设计布局”可以互换使用,因为在RET的上下文中,不一定要使用物理图案形成装置,但是设计布局可以被用于表示物理图案形成装置。针对某个设计布局上存在的小特征尺寸和高特征密度,给定特征的特定边缘的位置将在一定程度上受到其他相邻特征的存在或不存在的影响。这些邻近效应是由从一个特征耦合至另一特征的微量辐射或非几何光学效应(诸如衍射和干涉)引起的。类似地,邻近效应可能是由后曝光烘烤(PEB)、抗蚀剂显影以及通常在光刻之后进行的蚀刻期间的扩散和其他化学效应引起的。
为了增加设计布局的投影图像符合给定目标电路设计要求的机会,邻近效应可以使用例如复杂的数值模型、设计布局的校正或预变形来预测和补偿。C.Spence在2005年的Proc.SPIE的第5751卷第1至14页发表的文章“Full-Chip Lithography Simulation andDesign Analysis-How OPC Is Changing IC Design(全芯片光刻模拟和设计分析-OPC如何改变IC设计)”提供了当前的“基于模型”的光学邻近校正过程的概述。在典型的高端设计中,几乎对设计布局的每个功能都进行了一些修改,以使投影图像对目标设计具有很高的保真度。这些修改可以包括边缘位置或线宽的偏移或偏置以及旨在辅助其他特征投影的“辅助”特征的应用。
OPC的最简单形式中的一种形式是选择性偏置。给定CD与节距曲线,通过改变图案形成装置水平的CD,至少在最佳聚焦和曝光条件下,所有不同的节距都可能被迫产生相同的CD。因此,如果特征在衬底水平印刷得太小,则图案形成装置水平特征将被偏置为略大于名义值,反之亦然。由于从图案形成装置水平到衬底水平的图形转印过程是非线性的,因此偏置量不仅是最佳聚焦和曝光条件乘以缩小率测量的CD误差,而且利用建模和实验,适当的偏置可以被确定。选择性偏置不是邻近效应问题的完全解决方案,特别是如果仅在名义过程条件下应用时。即使原则上这种偏置可以被应用于在最佳聚焦和曝光条件下给出均匀的CD与节距曲线,但是一旦曝光过程不同于名义条件,则每个偏置的节距曲线将有不同的响应,从而导致不同特征具有不同的过程窗口。过程窗口是两个或多个过程参数(例如光刻设备中的聚焦和辐射剂量)的值的范围,在该范围下,特征被充分适当地创建(例如特征的CD在一定范围内,诸如±10%或±5%)。因此,给出相同CD与节距的“最佳”偏置甚至可能对整个过程窗口产生负面影响,从而减少而不是扩大聚焦和曝光范围,在该范围内,所有目标特征均会在期望过程容差内印刷在衬底上。
除了上面的一维偏置示例外,其他更复杂的OPC技术已经被开发以用于应用。二维邻近效应是线端缩短。线端趋向于根据曝光和聚焦从其期望的端点位置“拉回”。在许多情况下,长线端的末端缩短程度可能比对应的线缩窄程度大若干倍。如果线端无法完全越过其打算覆盖的基础层(诸如源极-漏极区域上方的多晶硅栅极层),则这种类型的线端拉回可能会导致正在制造的装置发生灾难性故障。由于这种类型的图案对聚焦和曝光高度敏感,因此仅将线端偏置为比设计长度更长是不够的,因为处于最佳聚焦和曝光或曝光不足条件下的线将过长,从而导致延长线端接触相邻结构时会发生短路,或者如果在电路中的个体特征之间添加更多的空间,则导致不必要的大的电路尺寸。由于集成电路设计和制造的目标中的一个目标是最大化功能元件的数量,同时最小化每个芯片所需的面积,因此添加过量的间距是不期望的解决方案。
二维OPC方法可能有助于解决线端拉回问题。额外的结构(也称为“辅助特征”)(诸如“锤头状线”或“配线”)可以被添加到线端,以有效地将它们锚定在适当的位置,并在整个过程窗口内提供减少的拉回。即使在最佳聚焦和曝光下,这些额外的结构也无法被分辨,但是它们会更改主要特征的外观,而无法完全自行分辨。如本文使用的,“主要特征”是指想要在过程窗口中的某些或全部条件下在衬底上印刷的特征。辅助特征可以比添加到线端的简单锤头状线采取更具侵略性的形式,在某种程度上,图案形成装置上的图案不再仅仅是通过缩小率使尺寸增大的期望衬底图案。辅助特征(诸如配线)可以被应用于更多情况,而不仅仅是减少线端拉回。内部配线或外部配线可以被应用于任何边缘,尤其是二维边缘,以减少角部圆化或边缘挤压。在具有所有尺寸和偏振的足够的选择性偏置和辅助特征的情况下,图案形成装置上的特征与在衬底水平所需的最终图案的相似性越来越少。通常,图案形成装置图案成为衬底水平图案的预变形版本,其中变形旨在抵消或逆转在制造过程期间将发生的图案变形,以在衬底上产生尽可能接近设计者想要的图案的图案。
另一OPC技术涉及使用完全独立且不可分辨的辅助特征,代替连接至主要特征的那些辅助特征(例如配线)或作为这些辅助特征的附加。术语“独立”在此处意味着这些辅助特征的边缘未被连接至主要特征的边缘。这些独立的辅助特征并非旨在或期望作为特征印刷在衬底上,而是旨在修改附近主要特征的空间图像,以增强该主要特征的可印刷性和过程容差。这些辅助特征(通常称为“散射条”或“SBAR”)可以包括作为主要特征的边缘外部的特征的亚分辨率辅助特征(SRAF)以及作为从主要特征的边缘内部挖出的特征的亚分辨率逆特征(SRIF)。SBAR的存在添加了图案形成装置的图案的再一层复杂性。散射条的使用的简单示例是,不可分辨的散射条的规则阵列是在隔离线特征的两侧绘制的,从空间图像的角度来看,这具有使隔离线看起来更能代表密集线阵列内的单个线的效果,从而使过程窗口在聚焦和曝光容差方面与密集图案更接近。与在图案形成装置水平隔离时绘制的特征相比,这种装饰的隔离特征与密集图案之间的一般过程窗口对聚焦和曝光变化具有更大的共同容差。
辅助特征可以被视为是图案形成装置上的特征与设计布局中的特征之间的差异。术语“主要特征”和“辅助特征”并不意味着图案形成装置上的特定特征必须被标注为一个或另一个。
本文中采用的术语“掩模”或“图案形成装置”可以被广义地解释为是指通用图案形成装置,其可以被用于向传入的辐射束赋予图案化的横截面,对应于将在衬底的目标部分中创建的图案;在该上下文中,术语“光阀”也可以被使用。除了经典的掩模(透射或反射掩模;二进制、相移、混合掩模等)以外,其他这种图案形成装置的示例包括:
-可编程反射镜阵列。这种装置的示例是具有粘弹性控制层和反射表面的可矩阵寻址表面。这种设备背后的基本原理是(例如)反射表面的寻址区域将入射辐射反射为衍射辐射,而未寻址区域将入射辐射反射为未衍射辐射。使用适当的滤光片,所述未衍射辐射可以从反射束中滤出,仅留下衍射辐射;通过这种方式,束根据矩阵可寻址表面的寻址图案而被图案化。所需的矩阵寻址可以使用合适的电子装置来执行。
-可编程LCD阵列。这种构造的示例是在美国专利号5,229,872中给出的,其通过引用并入本文。
作为简要介绍,图1图示了示例性光刻投影设备10A。主要部件是辐射源12A,它可以是深紫外准分子激光源或者其他类型的源,包括:极紫外(EUV)源(如上面讨论的,光刻投影设备本身不需要辐射源);照射光学元件,例如其限定部分相干性,并且可以包括对来自源12A的辐射进行整形的光学元件14A、16Aa和16Ab;图案形成装置18A;以及将图案形成装置图案的图像投影到衬底平面22A上的透射光学元件16Ac。投影光学元件的光瞳平面处的可调整滤光片或孔径20A可能会限制撞击在衬底平面22A上的束角度范围,其中最大可能角度定义了投影光学元件的数值孔径NA=n sin(Θmax),其中n是衬底与投影光学元件的最终元件之间的介质的折射率,并且Θmax是从投影光学元件退出的束的最大角度,该束仍然可以撞击在衬底平面22A上。
在光刻投影设备中,源向图案形成装置提供照射(即,辐射),并且投影光学元件经由图案形成装置将照射导向并整形到衬底上。投影光学元件可以包括部件14A、16Aa、16Ab和16Ac中的至少一些。空间图像(AI)是衬底水平的辐射强度分布。衬底上的抗蚀剂层被曝光,并且空间图像作为其中的潜在“抗蚀剂图像”(RI)被转印到抗蚀剂层。抗蚀剂图像(RI)可以被定义为抗蚀剂在抗蚀剂层中的溶解度的空间分布。抗蚀剂模型可以被用于从空间图像计算抗蚀剂图像,其示例可以在美国专利申请公开号US 2009-0157360中找到,其公开内容通过引用全部并入本文。抗蚀剂模型仅与抗蚀剂层的特性相关(例如在曝光、PEB和显影期间发生的化学过程的影响)。光刻投影设备的光学特性(例如源、图案形成装置和投影光学元件的特性)指定了空间图像。由于在光刻投影设备中使用的图案形成装置可以被改变,因此可能期望将图案形成装置的光学特性与至少包括源和投影光学元件的光刻投影设备的其余部分的光学特性分开。
理解光刻过程的一个方面是理解辐射与图案形成装置的相互作用。辐射经过图案形成装置之后的辐射的电磁场可以通过在辐射到达图案形成装置之前的辐射的电磁场以及表征相互作用的函数来确定。该函数可以被称为掩模透射函数(其可以被用于描述由透射图案形成装置和/或反射图案形成装置进行的相互作用)。
掩模透射函数可以具有多种不同形式。一种形式是二进制。二进制掩模透射函数在图案形成装置上的任何给定位置具有两个值(例如零和正常数)中的任一个。二进制形式的掩模透射函数可以被称为二进制掩模。另一形式是连续的。即,图案形成装置的透射率(或反射率)的模量是图案形成装置上的位置的连续函数。透射率(或反射率)的相位也可以是图案形成装置上的位置的连续函数。连续形式的掩模透射函数可以被称为连续透射型掩模(CTM)。例如,CTM可以被表示为像素化图像,其中每个像素可以被指派有0到1之间的值(例如0.1、0.2、0.3等),而不是0或1的二进制值。示例CTM流程及其细节可以在共同转让的美国专利号8,584,056中找到,其公开内容通过引用全部并入本文。
根据实施例,设计布局可以被优化为连续透射型掩模(“CTM优化”)。在该优化中,在设计布局的所有位置处的透射均不被限于多个离散值。相反,透射可以假设上限和下限内的任何值。更多细节可以在共同转让的美国专利号8,584,056中找到,其公开内容通过引用全部并入本文。如果不是不可能的话,连续的透射型掩模很难在图案形成装置上实现。然而,它是有用的工具,因为不将透射限制为多个离散值使优化更快。在EUV光刻投影设备中,图案形成装置可以是反射的。CTM优化的原理也适用于将要在反射式图案形成装置上产生的设计布局,其中在设计布局的所有位置处的反射率均不被限于多个离散值。因此,如本文使用的,术语“连续透射型掩模”可以指代要在反射式图案形成装置或透射式图案形成装置上产生的设计布局。CTM优化可以基于考虑了厚掩模效应的三维掩模模型。厚掩模效应是由光的向量性质引起的,并且当设计布局上的特征尺寸小于光刻过程中使用的光的波长时,该效应可能会很明显。厚掩模效应包括由于电场和磁场的边界条件不同而引起的偏振依赖性、小开口中的透射、反射率和相位误差、边缘衍射(或散射)效应或电磁耦合。三维掩模模型的更多细节可以在共同转让的美国专利号7,703,069中找到,其公开内容通过引用全部并入本文。
在实施例中,基于被优化为连续透射型掩模的设计布局,辅助特征(亚分辨率辅助特征和/或可印刷分辨率辅助特征)可以被放置到设计布局中。这允许从连续透射型掩模识别和设计辅助特征。
建模和/或模拟图案化过程的部分的方法的示例性流程图在图2中图示,例如对图像(例如抗蚀剂图像、空间图像、蚀刻图像)中的图案的至少一部分或图案的特性进行建模和/或模拟。如要了解的,这些模型可以表示不同的图案化过程,并且不需要包括下面描述的所有模型。
如上所述,在光刻投影设备中,照射系统向图案形成装置提供照射(即,辐射),并且投影光学元件将照射从图案形成装置导向到衬底上。因此,在实施例中,投影光学元件使得能够形成空间图像(AI),其是衬底处的辐射强度分布。衬底上的抗蚀剂层被曝光,并且空间图像被转印到抗蚀剂层作为其中的潜在“抗蚀剂图像”(RI)。抗蚀剂图像(RI)可以被定义为抗蚀剂在抗蚀剂层中的溶解度的空间分布。在实施例中,光刻过程的模拟可以模拟空间图像和/或抗蚀剂图像的产生。
照射模型31表示用于生成图案化的辐射束的照射模式的光学特性(包括辐射强度分布和/或相位分布)。照射模型31可以表示照射的光学特性,其包括但不限于数值孔径设置、照射西格玛(σ)设置以及任何特定的照射模式形状(例如离轴辐射形状,诸如环形、四极、偶极等),其中σ(或西格玛)是照射器的外部径向范围。
投影光学模型32表示投影光学元件的光学特性(包括由投影光学元件引起的辐射强度分布和/或相位分布的变化)。投影光学模型32可以包括由各种因素引起的光学像差,例如投影光学元件的部件的加热、由投影光学元件的部件的机械连接引起的应力等。投影光学模型32可以表示投影光学元件的光学特性,包括从以下选择的一项或多项:像差、变形、折射率、物理尺寸、物理尺寸、吸收等。光刻投影设备的光学特性(例如照射特性、图案形成装置图案和投影光学元件)指定了空间图像。由于在光刻投影设备中使用的图案形成装置图案可以被改变,因此期望将图案形成装置图案的光学特性与至少包括照射和投影光学元件的光刻投影设备的其余部分的光学特性分开。照射模型31和投影光学模型32可以被组合为透射交叉系数(TCC)模型。
图案形成装置图案模型33表示图案形成装置图案(例如与集成电路、存储器、电子装置等的特征相对应的装置设计布局)的光学特性(包括由给定的图案形成装置图案引起的辐射强度分布和/或相位分布的变化),这是图案形成装置上或由图案形成装置形成的特征的布置的表示。图案形成装置模型33捕获设计特征如何被布置在图案形成装置的图案中,并且可以包括图案形成装置和图案形成装置图案的详细物理特性的表示,例如在美国专利号7,587,704中所描述的,其通过引用全部并入本文。
抗蚀剂模型37可以被用于从空间图像计算抗蚀剂图像。这种抗蚀剂模型的示例可以在美国专利号8,200,468中找到,其通过引用全部并入本文。抗蚀剂模型通常描述在抗蚀剂曝光、后曝光烘烤(PEB)和显影期间发生的化学过程的影响,以便例如预测在衬底上形成的抗蚀剂特征的轮廓,因此通常仅与抗蚀剂层的这种特性(例如在曝光、后曝光烘烤和显影期间发生的化学过程的影响)相关。在实施例中,抗蚀剂层的光学特性(例如折射率、膜厚度、传播和偏振效应)可以被捕获为投影光学模型32的一部分。
具有这些模型,空间图像36可以从照射模型31、投影光学模型32和图案形成装置图案模型33被模拟。空间图像(AI)是衬底水平的辐射强度分布。光刻投影设备的光学特性(例如照射、图案形成装置和投影光学元件的特性)指定了空间图像。
如上面提到的,衬底上的抗蚀剂层被空间图像曝光,并且空间图像被转印到抗蚀剂层作为其中的潜在“抗蚀剂图像”(RI)。抗蚀剂图像38可以使用抗蚀剂模型37从空间图像36模拟。因此,通常,光学模型和抗蚀剂模型之间的连接是抗蚀剂层内的模拟空间图像强度,该强度是由辐射投影到衬底上,在抗蚀剂界面处折射,并在抗蚀剂膜叠层中产生多次反射引起的。通过吸收入射能量,辐射强度分布(空间图像强度)被转变为潜在的“抗蚀剂图像”,并通过扩散过程和各种负载效应被进一步修改。针对全芯片应用而言,足够快的有效模拟方法可以通过二维空间(和抗蚀剂)图像逼近或近似抗蚀剂叠层中的实际3维强度分布。
在实施例中,抗蚀剂图像可以被用作后图案转印过程模型39的输入。后图案转印过程模型39定义一个或多个后抗蚀剂显影过程(例如蚀刻、CMP等)的性能,并可以产生后蚀刻图像40。即,蚀刻图像40可以使用后图案转印过程模型39从抗蚀剂图像36模拟。
因此,该模型公式化描述了整个过程中大多数(如果不是全部)已知的物理和化学过程,并且模型参数中的每个都期望对应于不同的物理或化学效应。因此,模型公式化设置了模型可以被用于模拟整个制造过程的良好程度的上限。
图案化过程的模拟可以例如预测在空间、抗蚀剂和/或蚀刻图像中的轮廓、CD、边缘放置(例如边缘放置误差)、图案偏移等。即,空间图像34、抗蚀剂图像36或蚀刻图像40可以被用于确定图案的特性(例如存在、位置、类型、形状等)。因此,模拟的目的是例如准确地预测印刷图案的边缘放置和/或轮廓和/或图案偏移和/或空间图像强度斜率和/或CD等。这些值可以与期望设计进行比较,以例如校正图案化过程,识别预计将发生缺陷的位置等。期望设计通常被定义为前OPC设计布局,其可以以标准化的数字文件格式(诸如GDSII或OASIS)或其他文件格式提供。
用于将图案形成装置图案变换为各种光刻图像(例如空间图像、抗蚀剂图像等),使用这些技术和模型应用OPC并评估性能(例如按照过程窗口)的技术和模型的细节是在美国专利申请公开号US2008-0301620、2007-0050749、2007-0031745、2008-0309897、2010-0162197、2010-0180251和2011-0099526中描述的,其中每一个的公开内容通过引用全部并入本文。
随着光刻节点不断收缩,需要越来越复杂的图案形成装置图案(为了更好的可读性,可互换地被称为掩模)(例如曲线掩模)。本方法可以与DUV扫描仪、EUV扫描仪和/或其他扫描仪一起被用于关键层。根据本公开的方法可以被包括在掩模优化过程的不同方面中,该掩模优化过程包括源掩模优化(SMO)、掩模优化和/或OPC。例如,源掩模优化过程是在标题为“Optimization Flows of Source,Mask and Projection Optics(源、掩模和投影光学元件的优化流)”的美国专利号9,588,438中描述的,其通过引用全部并入本文。
在实施例中,与具有矩形或梯状形状的曼哈顿图案相反,图案形成装置图案是包括具有多边形形状的曲线SRAF的曲线掩模。与曼哈顿图案相比,曲线掩模可以在衬底上产生更准确的图案。然而,曲线SRAF的几何形状、其相对于目标图案的位置或其他相关参数可能会创建制造限制,因为这种曲线形状可能无法制造。因此,在掩模设计过程期间,这种限制可以由设计者考虑。关于制造曲线掩模的限制和挑战的详细讨论是在Spence等人于2017年10月16日在Proceeding of SPIE的第10451卷的光掩模技术的1045104(doi:10.1117/12.2280470)上发表的“Manufacturing Challenges for Curvilinear Masks(曲线掩模的制造挑战)”中提供的,其通过引用全部并入本文。
如早前提及的,掩膜优化过程涉及确定针对设计布局的OPC,诸如放置在设计布局的目标图案处或周围的SRAF和SERIF。掩模的可制造性可以使用掩模规则检查(MRC)来进一步验证,以确定OPC的掩模是否满足制作设施的掩模制造过程。MRC是指掩模制造过程或设备的限制条件。例如,MRC验证OPC修改特征的最小线宽或两个相邻的OPC修改特征之间的最小间距是否在工厂的制造掩模车间的能力内。在实施例中,如果针对明视野/暗视野过程违反了空间/宽度规则,则MRC还包括诸如拉回等校正。在MRC相关校正之后,OPC修改数据被发送给掩模写入器(例如电子束写入器、离子束写入器或激束写入器)以用于制造掩模。
现有方法被配置为仅将MRC用于曼哈顿类型的图案。现有方法存在两个问题。首先,通常在优化期间,MRC约束或惩罚会保护最小尺寸和面积,因此不考虑多边形被去除的解决方案(例如针对连续掩模优化,多边形会收缩为零),并且这种遗漏可能会产生次优结果。其次,针对没有简单几何形状的曲线布局,或者针对参数化为图像的布局,变量通常不是显式的多边形边位置,因此边缘无法在优化期间约束。此外,由多边形边缘(或与布局图像中的特征)定义的宽度和面积的测量和可区分性很复杂,并且基于边缘的惩罚成本函数可能无法提供可接受的运行时间或收敛。本公开讨论了用于基于MRC确定掩模图案的示例方法,以克服现有方法的这种示例问题。
图3图示了通过基于与掩模制造工具或过程的制造限制相关联的惩罚值(例如在335中)修改初始掩模图案305(例如包括OPC的曲线掩模、从CTM图像初始化的掩模变量等)来确定掩模图案340的示例。在实施例中,MRC限制可以按照要印刷在掩模上的特征的几何形状(例如尺寸、面积等)来定义。
在实施例中,MRC包括与所制造的掩模图案的多个特征相关联的多个规则检查(例如最小特征尺寸)。在掩模制造过程期间,如果MRC未被满足,则初始掩模图案可以被修改,以使得能够经由掩模制造工具或过程制造掩模。在实施例中,这种修改可以包括改变初始掩模图案的特征的尺寸、特征的曲率等。当掩模图案被用于经由光刻图案化过程对衬底成像时,对掩模图案的修改将继而引起衬底上的印刷图案的改变。
在实施例中,修改掩模图案以满足MRC规范可能会导致衬底上的印刷图案的不期望的变化。因此,在本公开中,满足MRC的初始掩模图案的任何修改(例如增大或减小特征尺寸)与惩罚值相关联,以解决衬底上的印刷图案的不期望的变化。
在实施例中,这种惩罚值可以被包括在掩模优化过程期间使用的成本函数中。例如,成本函数可以是边缘放置误差,其可以在优化过程期间被减小或最小化(例如使用梯度下降方法)。边缘放置误差可以被定义为差异值,其中经由掩模图案(例如初始掩模图案)成像的衬底上的印刷图案的轮廓与期望印刷在衬底上的目标图案(例如设计图案)的轮廓之间的差异被计算。根据本公开,成本函数可以包括惩罚值以及差异值,从而在优化过程期间,差异值和惩罚值的组合被减小。
在实施例中,初始掩模图案305是用于基于与掩模的可制造性相关的惩罚值的掩模优化过程的输入图案。在实施例中,初始掩模图案305可以包括曲线掩模图案、曼哈顿图案或其组合。在实施例中,经由CTM过程、在基于初始CTM的曲线掩模上采用水平设置方法的CTM+过程、采用S形变换的CTM+过程、基于初始CTM的曲线掩模等,初始掩模图案305可以被获得。该方法不被限于特定的初始掩模图案305。
在示例中,由CTM过程生成的CTM图像可以被用于初始化掩模变量,该掩模变量可以被用作初始掩模图案305(初始图像),该初始掩模图案305如下面相对于函数335和图像340以及图7A中的方法700所讨论地那样被迭代地修改。
在实施例中,曲线掩模图案可以从连续透射型掩模(CTM+)过程(CTM过程的扩展)获得,该过程采用水平设置方法来生成初始掩模图案的曲线形状。CTM过程的示例是在早前提及的美国专利号8,584,056中讨论的。在实施例中,CTM+过程涉及用于基于其一部分或一个或多个特性来使用任何合适的方法确定初始掩模图案(或通常的掩模图案)的辅助特征的一个或多个特性的步骤。例如,辅助特征的一个或多个特性可以使用在美国专利号9,111,062中描述或者在Y.Shen等人于2009年在光学快报的第17卷第23690至23701页发表的Level-Set-Based Inverse Lithography For Photomask Synthesis(用于光掩模合成的基于水平设置的反向光刻)中描述的方法来确定,其公开内容通过引用全部并入本文。例如,一个或多个特性可以包括辅助特征的一个或多个几何特性(例如绝对位置、相对位置或形状)、辅助特征的一个或多个统计特性或辅助特征的参数化。辅助特征的统计特性的示例可以包括辅助特征的几何尺寸的平均值或方差。
在实施例中,方法(例如图7A的700)可以被配置为生成CTM图像。例如,在CTM生成技术中,反向光刻问题被表述为优化问题。变量与掩模图像中的像素值相关,并且诸如EPE或旁瓣印刷等光刻度量被用作成本函数。在优化的迭代中,掩模图像是基于修改掩模变量的值从掩模图像构造的,然后过程模型(例如快子模型)被应用以获得光学或抗蚀剂图像,并且成本函数被计算。然后,成本计算给出梯度值,该梯度值在优化求解器中被用于更新变量(例如像素强度),以获得初始掩模图像305。在优化期间进行了多次迭代后,曲线掩模图像305被生成,该曲线掩模图像305还被用作用于图案提取的引导图(例如在快子SMO软件中实施)。这种掩模图像305(例如CTM图像)可以包括与要经由图案化过程印刷在衬底上的目标图案相对应的一个或多个特征(例如目标图案的特征、SRAF、SRIF等)。
在实施例中,CTM生成技术可以包括机器学习模型,该机器学习模型被训练以基于设计布局作为输入来生成连续音调掩模。这种机器学习模型可以被集成在本方法中,并且优化问题可以基于上面讨论的掩模图像中的像素值的变量来制定。
进一步地,在实施例中,可以对初始掩模图案305执行图像处理操作,以识别易受MRC违反影响的区域。例如,这种区域包括图像305内的区域,其中像素强度以较慢的速率从高值过渡到低值。在实施例中,图像处理涉及对初始掩模图案305执行边缘检测操作以识别最可能发生MRC违反的区域。在示例中,边缘检测操作涉及使用初始掩模图像内的像素强度值的范围来执行基于阈值的S形(sigmoid)变换。图像处理生成另一变换图像310,该变换图像310包括初始掩模图像305中的图案的轮廓,其中该轮廓的某些部分更容易受到MRC违反的影响。这种图像可以提供用于进一步优化初始掩模图像305的起始图像。在实施例中,出于简单和更好的可读性,初始掩模图像305和具有来自初始掩模图像305的轮廓的变换图像310可以可互换地被称为初始掩模图像310。
在图3中,初始掩模图案310(例如从CTM或CTM+过程获得)包括可以由OPC围绕的主要特征312(例如要印刷在衬底上的期望特征),诸如辅助特征314。在实施例中,主要特征和辅助特征314可以具有弯曲的轮廓(例如CTM图像)。在实施例中,初始掩模图案310可以是像素化图像的形式,其中特征312和314被认为是图像内的信号。在实施例中,当初始掩模图案310被表示为像素化图像时,初始掩模图案310可以可互换地被称为初始掩模图像310。在初始掩模图像310中,特征312和314的每个像素将具有强度值。因此,在实施例中,强信号可以指示特征存在的相对较高的可能性,并且弱信号可以指示特征存在的相对较低的可能性。
根据本实施例,可以对初始掩模图像310执行图像处理,以识别一个或多个特征或一个或多个特征中的特征的一部分。图像处理操作使得所识别的特征与期望尺寸(例如5nm、5nm、10nm等)相关。在实施例中,所识别的特征可以被认为是强信号,例如具有特定尺寸的特征可以被认为是强信号,并且与期望尺寸相比具有相对较高或较低的尺寸的特征可以被认为是弱信号。例如,图像处理导致图像具有检测到的图案320,这种图像可以备选地被称为检测到的图案图像320。
在实施例中,期望尺寸的特征可以通过诸如斑点检测操作等图像处理操作来确定,其中初始掩模图像310用具有特性调制距离(σ)的核来卷积。卷积的结果被称为“斑点”图像320或检测的图案图像320。斑点检测操作的示例是在图4中图示的。
参照图4A,在初始掩模图像(例如图3中的310)内,具有近似零值的像素(例如401、402、403和404)是相对远离图像特征(例如远离特征312和314的中心)的区域,并且具有相对较高的非零值(例如410)的像素在特征处或周围的区域内,该特征具有接近调制距离(σ)的长度标度。例如,与弱信号401、402、403和404(具有相对较低的幅度或强度值)相对应的区域可以是很远的区域,指示不存在期望尺寸的特征,而强信号410可以指示存在期望尺寸的特征,其以调制距离(σ)为特性。
作为示例,核可以是球面对称的高斯拉普拉斯(LoG)或高斯差分(DoG)。在实施例中,利用DoG核的操作是快速的,并且结果可以根据半径(r)绘制曲线。在实施例中,斑点检测操作被呈现为示例,以解释检测期望尺寸的特征的概念;然而,本公开不被限于前述核。被配置为例如经由用输入图像的卷积来检测期望尺寸的特征的任何核可以被认为在本公开的范围内。
在再一示例中,使用LoG核的斑点操作是在图4B中图示的。在实施例中,原始信号420被获得(例如大约为要检测的特征的期望尺寸)。例如,原始信号420具有与8nm的特征尺寸相对应的宽度。然后,信号420经由LoG核被应用于输入图像,以生成响应信号,诸如422、424、426、428和430。在这些响应中,响应430的信号最强,其相对于具有较小幅度的响应422、424、426、428中的其他信号具有最大幅度。在实施例中,最强信号是在期望特征尺寸的原始信号(例如8nm)处获得的。
参照回图3,当对初始掩模图像310执行特征检测操作时,所得图像320识别尺寸接近期望特征尺寸的特征。在检测到的图案图像320中,特征314或特征314的一部分是使用具有强信号的图像过程操作(例如斑点操作)来识别的。因此,特征314或其部分相对接近期望特征尺寸(例如MRC限制)。例如,如果期望特征尺寸是5nm,则具有尺寸4nm至6nm的特征或其部分可以被识别。在检测到的图案图像320中,尽管特征314被识别,但是其每个像素的强度值可以变化。例如,与检测到的图案图像320内的其他像素相比,与特性调制距离或期望特征尺寸相对应的像素可以具有更强的信号或相对更高的强度值。因此,在实施例中,基于阈值的操作可以被执行,以进一步隔离特征或其部分。例如,在实施例中,可以对检测到的图案图像320执行具有阈值的二值化函数,以进一步隔离具有强信号的特征或其部分。
在实施例中,检测到的图案图像320的二值化得出二值化的图案图像330,也被称为二进制图像330。在实施例中,用于二值化的阈值被设置为使得二值化函数将尺寸落在期望特征尺寸的给定间隔内的特征分类为1,并将尺寸落在给定间隔外的特征分类为0。在实施例中,二值化函数可以是S形函数、归正切函数和阶跃函数中的至少一种。根据实施例,二值化函数的参数包括陡度和阈值。
在实施例中,二值化函数可以被配置为将检测到的图像320逐渐变换为二进制图像。在实施例中,二值化函数可以是以下形式的逻辑函数:
Figure BDA0003088940870000221
在以上等式中,L是曲线的最大值,k是曲线的陡度,并且
Figure BDA0003088940870000222
是曲线中点处的变量
Figure BDA0003088940870000231
的值。在实施例中,变量
Figure BDA0003088940870000232
可以是检测到的图案320的表示,即,图像中的像素位置。如早前提及的,逻辑函数可以是如下(等式2)形式的S形函数(即,其中k=1,
Figure BDA0003088940870000233
并且L=1)、归正切(即,反正切)函数和/或阶跃函数:
Figure BDA0003088940870000234
在实施例中,为了实现二值化,阈值可以被指派给基于逻辑函数(例如S形)的变换的结果。例如,在S形函数分别具有最大值“1”和最小值“0”的情况下,阈值可以约为0.5(或低于0.5),这指示在进行S形变换后,值大约大于0.5的所得图像的像素可以被指派有值1,并且如果低于0.5,则可以被指派有值0。在实施例中,在阶跃函数被使用的情况下,二进制“1”可以被指派给值大于阈值的像素,并且二进制“0”可以被指派给值小于阈值的像素。
在实施例中,斑点图像(例如320)经历S形变换,以将低于阈值的像素值映射为0,并且将高于阈值的像素值映射为1。非线性映射不被限于S形函数,但是相对于图像像素可区分的任何函数可以被应用。在该二值化图像中,接近1的像素将像素位置分类为属于特定特征尺寸的间隔内的特征。例如,像素位置属于期望特征尺寸的间隔内的特征。
进一步地,检测到的图案320和二值化图案330被组合以形成组合图像340,该组合图像340确定特征尺寸应该如何被修改。在实施例中,通过将图像320和330相乘,缺陷图案320和二值化图案330可以被组合。在实施例中,图像可以以向量形式(或其他图像表示形式)表示,在这种情况下,对应于320和330的向量可以相乘。因此,所得的组合图像识别尺寸在期望特征尺寸的间隔内的特征。
在实施例中,如早前讨论的,组合图像包括对应于期望特征尺寸(例如σ)的强信号。例如,当与二值化图像(例如330)相乘时,斑点图像(例如图3的320)的强信号(例如图4中的410)可以被转换为值1,而弱信号可以被转换为值0,因此仅尺寸接近期望特征尺寸的特征被获得。进一步地,组合图像与包括惩罚值的成本函数相关。
在实施例中,斑点图像(例如320)与二值化图像(例如330)相乘,以确定根据特征尺寸的成本函数335。函数335指导如何修改初始掩模图案310的尺寸以减小函数。在实施例中,特征尺寸被修改,以最小化成本函数。
在实施例中,成本函数可以是与衬底的印刷特征(例如EPE)相关联的度量和与掩模的特征尺寸相关联的惩罚值的组合。惩罚值也被称为MRC正则化成本。在实施例中,惩罚值可以是与每个像素相关联的标量值。例如,与对应于大于或小于期望特征尺寸的特征尺寸的像素相比,与期望特征尺寸的特征对应的像素可以具有相对较高的惩罚值。因此,在实施例中,当特征尺寸被修改(例如增大或减小)时,惩罚值可以被增大或减小。在实施例中,通过增大或减小初始掩模图像310的像素的强度值,特征尺寸可以被修改。
在实施例中,针对属于特征尺寸的某个间隔内的特征的像素,成本的应用为非零。针对期望尺寸为Sth的图案,出现最大像素值。小于或大于期望尺寸Sth的特征具有较低的像素值,因此期望特征尺寸充当转折点,围绕该转折点,初始掩模图案的至少一个特征的尺寸被修改,使得成本函数被减小。在实施例中,如果低于期望尺寸Sth的特征收缩或高于期望尺寸Sth的特征生长,则成本函数将被减小。如果我们将临界尺寸(CD)定义为掩模上的图案尺寸的度量,那么期望特征尺寸CDth充当转折点。
在图3中,示例的基于惩罚的成本函数335基于组合图像被确定,其中函数335根据特征尺寸提供成本值(例如EPE和惩罚值的总和)。在实施例中,函数335指示与期望特征尺寸相关联的惩罚值是最大的,而当特征尺寸增大或减小时,惩罚值可以减小。作为示例,考虑期望特征尺寸为8nm,并且组合图像(例如320和330的相乘)包括尺寸为4nm和10nm的特征。然后,根据函数335,4nm尺寸的特征应该被收缩,例如收缩到2nm、1nm或0nm尺寸,以减小惩罚值。另一方面,10nm尺寸的特征应该被生长,例如生长到11nm、12nm等,以减小惩罚值。在实施例中,函数335表示总成本,例如EPE值和惩罚值的总和,因此,特征尺寸的修改使得减少了总成本。
在实施例中,总成本可以被考虑,因为增大或减小特征尺寸(例如优化的OPC的SRAF/SERIF特征)可能会对印刷在晶片上的图案产生不期望的影响(例如缺陷、与设计图案的大偏差)。因此,在一些实施例中,改变特征尺寸应该使得总成本没有被显着增加,并且优选地减少,以与关联于已经优化的初始掩模图案310的成本类似地维持。
在实施例中,经由特征尺寸接近在期望特征尺寸的修改后的掩模图案的光刻模拟,可以获得成本函数335。例如,在迭代中,修改后的掩模图案可以被提供为图案化过程模型的输入,以预测可以被印刷在衬底上的图案。然后,预测图案和期望图案之间的差异可以被计算,以确定例如EPE值。在基于掩模图案的特征的修改尺寸的多次迭代时,函数335可以被产生。
在实施例中,最终掩模图案(例如340)的确定是优化过程,其中包括惩罚值的成本函数被迭代地减小或最小化。例如,基于梯度的方法可以被使用,其中成本函数相对于掩模变量(例如像素强度)可区分以生成梯度图。梯度图指导例如像素强度以及因此特征尺寸应该如何被修改,以减小成本函数。例如,梯度图可以将计算过程引导至最小成本值。
如上面讨论的,该过程不涉及实际测量曲线特征的尺寸,这是有难度的。因此,在实施例中,可能不需要使用典型量测工具对特征进行测量,以确定对特征的修改,从而MRC约束被满足。这是特别有利的,因为测量曲线图案的尺寸是复杂且不准确的。
在修改特征尺寸的一次或多次迭代之后,根据惩罚值或函数335,最终掩模图案350可以被获得。例如,在组合图像340中,成本图像被重叠在初始掩模图案310上,以突出显示由于MRC正则化而惩罚的初始掩模图案的区域或像素。因此,例如为了获得最终掩模图案350,特征344可以在与所提取的特征334的位置相对应的某些位置(例如突出显示的区域)处被修改。例如,特征344的一些特征尺寸可以被增大超过阈值,而一些特征尺寸可以被减小。
图5A至5C是图示了基于与MRC约束相关的惩罚值对掩模图案应用修改和在没有与MRC相关约束情况下确定的初始图案之间的差异的示例。图5A图示了具有围绕主要特征515(例如接触孔515)确定(例如经由CTM优化过程)的OPC(诸如SRAF 516)的初始掩模图案510。SRAF 516包括多个部分517(在其他位置包括类似的标记),其中特征尺寸在范围4至8nm内,这由于掩模制造约束可能是不期望的。在掩模制造期间,初始掩模图案510数据可以被提供给不印刷一些特征尺寸的掩模写入器,或者初始掩模特征可以被随机地修改以实现掩模制造,因为这将影响光刻设备的印刷性能。
当图3所图示的基于MRC的方法被应用时,如图5B所示,最终掩模图案520被获得。掩模图案520类似于初始掩模图案510。例如,掩模图案520还包括主要特征525(类似于515)和围绕主要特征525的SRAF 526。然而,与初始掩模510的SRAF 525相比,SRAF 525具有不同的特征尺寸。根据实施例,初始掩模517的特征尺寸在多个部分(例如在510中标记的位置)处被修改。在实施例中,特征尺寸可以增大,而在一些情况下,特征尺寸可以被减小,在一些情况下,特征尺寸可以为0。
图5C图示了没有MRC情况下的初始掩模图案510和基于MRC的修改的掩模图案520之间的比较530。在图5C中,掩模图案510和520上的相同位置处的部分被放大。出于比较的目的,掩模图案510和520的一部分的放大版本被重叠。在图像530中,部分511(例如SRAF的一部分)是初始图案510的一部分,并且部分521和522是掩模图案520的一部分。可以看出,部分511具有颈部区域513,该颈部区域513具有相对较小的尺寸(例如小于1nm)。在确定掩模图案520的过程期间,颈部区域513被修改以将尺寸减小为0。因此,部分511被划分为两个分开的特征521和522,在它们之间具有间距523(例如大于10nm)。在实施例中,这种间距也可以是MRC约束的一部分。如果两个特征之间的间距太小,那么可能也无法被制造。例如,惩罚值可以与间距523相关联,并且基于惩罚值,间距可以被增加以减少总成本或单独减小惩罚值。因此,如相对于图3讨论的,包括特征521和522的修改部分基于惩罚值来生成。
图6A示出了再一示例,该示例将利用本公开的基于MRC的修改获得的掩模图案的结果与初始掩模图案(例如没有MRC相关修改)进行比较。在实施例中,初始掩模图案的一个或多个特征可以被修改,以满足MRC约束。在实施例中,特征的尺寸或图案的特征之间的间距可以被修改。例如,初始掩模图案的特征610和615被修改。在实施例中,特征610包括颈部区域R1,如所示。根据本公开,图6C的惩罚函数630被确定,并且进一步基于与颈部区域R1中的特征610的尺寸相对应的惩罚值,掩模图案被变换为在其间具有一定间距的特征620a和620b。在实施例中,函数630指示当颈部区域R1中的特征610的尺寸被收缩/减小时,惩罚值将减小。因此,尺寸被减小到零,并且特征610被分割为两个特征620a和620b。在另一示例中,特征615还包括特征尺寸小于期望特征尺寸的两个颈部区域R2和R3。根据函数630(在图6B中),确定随着惩罚值的减小,颈部区域R2和R3内的特征的尺寸应该被增大超过特征的期望尺寸。因此,修改后的掩模图案包括在颈部区域具有增大的特征尺寸的特征625。如所示,具有不同形状但是类似尺寸的特征可以被不同地修改。例如,颈部区域R1、R2、R3具有类似的低值。然而,基于应用于相应特征610和615的惩罚值(或总成本值),两个不同的结果620a和620b以及625被分别获得。因此,根据实施例,当根据本公开的确定掩模图案的方法被集成在CTM过程中时,所获得的结果可以基于惩罚值或总成本函数而变化。在实施例中,这种结果可能是不直观的,例如如所讨论的,类似尺寸的特征(例如在R1、R2、R3中)被不同地修改。
图7A是用于确定掩模图案的方法700的流程图。在方法700中,图案形成装置图案是基于掩模制造工具(例如电子束工具)的制造限制确定的。在实施例中,制造限制按照可以经由掩模制造工具制造的掩模图案的特征的期望尺寸或最小尺寸来定义。因此,基于制造限制(例如最小特征尺寸),初始掩模图案(例如基于CTM的曲线掩模图案)被修改以适应制造限制。初始掩模图案(例如310)及其对获得最终掩模图案(例如340)的修改的示例是相对于图3讨论的。该示例在本文中被用于解释方法700。如早前提及的,初始掩模图案的这种修改可能会导致衬底上的印刷图案偏离目标图案(例如期望图案)。与目标图案的这种偏离可以按照成本函数来测量,诸如边缘放置误差、CD、特征的面积或与衬底上的印刷特征相关的其他相关度量。在实施例中,本公开的成本函数以及惩罚值(例如图3中的335)被一起用于确定修改后的掩模图案。方法700中涉及的步骤或过程在下面进一步详细讨论。
该方法在过程P72中涉及获得(i)具有至少一个特征的初始掩模图案701,以及(ii)至少一个特征的期望特征尺寸703。在实施例中,初始掩模图案701(例如图3的310)可以是曲线掩模图案或曼哈顿图案。例如,曲线掩模图案310可以使用早前讨论的CTM/CTM+过程来获得。在实施例中,310中的曲线图案的至少一个特征包括一个或多个OPC相关图案,诸如SRAF。在实施例中,初始掩模图案是像素化图像,其中每个像素具有强度值。强度值对应于图像中的信号。例如,该信号指示图案的一个或多个特征的存在。因此,与其他像素相比具有相对较高的强度值的像素指示强信号或存在诸如主要特征或OPC相关特征等特征,例如SRAF/SERIF。
该方法在过程P74中包括:经由基于初始掩模图案和针对衬底的目标图案的图案化过程模型,获得由初始掩模成像的衬底的预测图案与针对基板的目标图案之间的差异值。在实施例中,通过用初始掩模图案作为输入模拟图案化过程模型(例如光学模型、空间图像模型、抗蚀剂模型等)来生成预测图案,并且将预测图案与目标图案进行比较来确定差异值(例如EPE),预测图案可以被获得。
例如,图7B图示了由初始掩模图案751(701的示例)和目标图案TP1确定预测图案PP1(以虚线表示)的示例。模拟过程SP1涉及例如图2所讨论的图案化过程模型的模拟。此外,预测图案PP1和目标图案TP1之间的差异被确定。在实施例中,差异是差异值,该差异值是预测图案PP1的特征的轮廓和对应于预测图案的轮廓的目标图案TP1的轮廓之间的边缘放置误差。在实施例中,通过计算沿着PP1和TP1的轮廓的不同位置处的PP1和TP1的轮廓之间的差异值,边缘放置误差被确定,然后差异值的总和可以被确定以确定EPE。在实施例中,差异值可以是PP1的多边形和TP1的多边形的面积之差。在再一示例中,差异值可以是CD的差异(例如宽度或高度)。该差异不被限于以上示例,并且其他适当的度量(例如基于几何形状)可以被用于确定差异值。
参照回图7A,该方法在过程P76中包括:经由处理器(例如处理器104),确定与至少一个特征的可制造性相关的惩罚值,其中该惩罚值根据至少一个特征的尺寸而变化。在实施例中,惩罚值可以如相对于图3讨论的那样确定。
在实施例中,确定惩罚值涉及检测尺寸接近期望特征尺寸的特征的初始掩模图案的图案。在实施例中,检测到的图案包括尺寸在期望特征尺寸的期望范围内(例如±5%、±10%、±20%、±0.1nm、±0.3nm、±0.5nm、1nm等)的特征。在实施例中,其他适当的范围可以基于所使用的核和特征的期望尺寸来选择。在实施例中,通过卷积具有近似于期望特征尺寸的特性调制距离的核,期望尺寸的图案可以被确定。在实施例中,具有特性调制距离的核(例如LoG或DoG)用初始掩模图案的像素化图像来卷积,其中特性调制距离对应于像素化图像的信号周围的值范围,诸如图4所示的。在实施例中,信号与像素化图像的像素强度相关。检测图案的示例是在图3中相对于检测到的图案图像320图示的。
进一步地,检测到的图案被用于使用二值化函数来计算检测到的图案的二值化图案。在实施例中,二值化函数(例如S形)对尺寸落在期望特征尺寸的给定间隔内的特征进行分类。生成二值化图案的示例是相对于二值化图像330讨论的。
在实施例中,计算二值化图案是基于检测到的图案的图像的图像处理。这种计算涉及基于二值化阈值(例如大于0.5)来识别检测到的图案的图像内的像素,其中二值化阈值对属于至少一个特征的期望尺寸的给定间隔内的特征的像素位置进行分类。例如,如果像素的强度为0.8,则分类位置可以被指派有“1”,这指示像素对应于尺寸相对接近期望特征尺寸的特征。
进一步地,基于检测到的图案和二值化图案的组合,确定惩罚值。检测到的图案和二值化图案的组合包括变化尺寸的特征,其与惩罚值相关联,从而提供用于确定与改变特征的尺寸相关联的惩罚的基础。
在实施例中,惩罚值的确定是相对于图8A至8E进一步讨论的。图8A是生成惩罚函数(或由此产生的成本函数)的示例过程,该惩罚函数被用于确定对初始掩模图案的修改(例如增大或减小特征的尺寸)。在实施例中,初始掩模图像801(例如曲线掩模图像)被获得(例如使用CTM过程)。在实施例中,初始掩模图像可以被转换为向量形式803。在实施例中,到向量形式803的转换包括应用S形变换(例如阈值大于0.6,其中阈值在0和1之间变化)。
进一步地,如早前讨论的,初始掩模图像801(或803)用核805(例如LoG或DoG)来卷积,以生成斑点图像810。如早前提及的,核805包括诸如特性调制距离等参数,其可以被设置为例如与MRC相关的CD阈值(CDth)。
通过卷积,如图8B所示,所得的斑点图像810具有以CDth为中心的强度剖面830。强度剖面830指示CD值接近CDth的特征具有相对较高的强度,并且当CD值相对于CDth减小或增大时,强度值如所示地那样减小。在实施例中,强度剖面830是钟形曲线,其中当CD值相对于CDth增大或减小时,强度值呈指数减小。
进一步地,如早前讨论的,通过应用诸如阶跃函数或S形函数等二值化函数,斑点图像810被转换为二进制图像815,以将强度剖面830转换为二进制强度剖面816。例如,图8C中的阶跃函数812可以被应用于斑点图像810的强度剖面830。在实施例中,阶跃函数812包括二值化阈值Bth。在实施例中,二值化阈值Bth值被选择,使得仅强度剖面830的某些强度值(例如在CDth周围的间隔范围内)将被转换为1,并且强度剖面830的剩余强度值(例如远离CDth)将为0。所得的二值化图像强度剖面(即,二值化强度剖面816)在图8D中示出。换言之,强度值大于或等于二值化阈值的特征尺寸的窗口被识别。该二值化强度816与斑点图像强度剖面830相乘,以生成惩罚值函数822,其中在二值化强度816中所识别的范围内,图像强度根据CD值而变化。函数822还被用于修改初始掩模图像801的特征尺寸。例如,修改落在惩罚值函数822的CD范围内的特征尺寸,使得惩罚值被减小或最小化(例如0)。
参照回图7A,方法700在过程P78中基于初始掩模图案和期望特征尺寸来确定掩模图案,使得差异值和惩罚值的总和被减小。图示了如何基于惩罚值来修改特征尺寸的示例(例如图3中的函数335以及图6B和6C中的函数630)是早前在本公开中讨论的。在实施例中,掩模图案的确定是迭代过程。迭代包括:修改初始掩模图案的至少一个特征的尺寸,确定与修改后的至少一个特征的尺寸相对应的惩罚值,以及确定差异值(例如EPE)和惩罚值的总和是否被减小。在实施例中,修改初始掩模图案的至少一个特征的尺寸涉及增大或减小至少一个特征的尺寸,使得差异值和惩罚值的总和被减小。
在实施例中,增大至少一个特征的尺寸使差异值和惩罚值的总和被最小化。例如,如早前讨论的,基于来自图6B中的函数630的惩罚值,增大图6A的R2和R3中的颈部的尺寸。
在实施例中,减小至少一个特征的尺寸使差异值和惩罚值的总和被最小化。在实施例中,减小至少一个特征的尺寸从掩模图案中消除了至少一个特征。例如,如早前讨论的,基于来自图6C中的函数630的惩罚值,增大图6A的R1中的颈部的尺寸。
如早前讨论的,惩罚值是与像素化掩模图案的像素相关联的标量值,其中该像素对应于所修改的至少一个特征。
此外,方法700可以被配置为使得修改掩模图案包括光学邻近效应校正,该光学邻接效应校正包括辅助特征的放置和/或轮廓修改。例如,通过集成惩罚值或惩罚函数并经由掩模优化过程或源掩模优化过程修改掩模,这可以自动产生与现有过程不同的OPC图案。因此,本方法不仅改善了掩模制造过程,而且提高了光刻过程的产率。
根据实施例,方法700采用基于图像的掩模优化,其中初始掩模图案和掩模图案是像素化图像。如早前讨论的,在掩模修改过程期间,成本函数基于掩模图案图像的像素值来优化。
图9A至9B是图示了针对通过常规方法(例如其中MRC未被考虑)与本方法产生的掩模图案所观察到的缺陷之间的差异的结果。图9A图示了包括接触孔的示例目标图案901。与根据本公开产生的掩模图案相比,基于常规方法产生的与目标图案901相对应的掩模图案在晶片上产生更高数量的缺陷。在本示例中,当印刷晶片图案(或模拟晶片图案)包括小于或等于4nm的接触孔到接触孔距离时,晶片被称为具有缺陷。例如,参照图9B的直方图,在基于第一掩模图案产生(例如基于常规方法产生)的晶片上观察到多个缺陷。例如,针对c2c宽度,例如小于4nm,缺陷被观察到。另一方面,参照图9C,当基于本公开的方法产生的掩模图案被使用时,显著减少数量的缺陷被观察到(与图9B相比)。
图10是图示了可以辅助实施本文公开的方法、流程或设备的计算机系统100的框图。计算机系统100包括总线102或用于传递信息的其他通信机制以及与总线102耦合以用于处理信息的处理器104(或多个处理器104和105)。计算机系统100还包括主存储器106,诸如随机存取存储器(RAM)或其他动态存储装置,其被耦合至总线102,以用于存储要由处理器104执行的信息和指令。主存储器106也可以被用于在要由处理器104执行的指令执行期间存储临时变量或其他中间信息。计算机系统100还包括只读存储器(ROM)108或其他静态存储装置,其被耦合至总线102,以用于存储针对处理器104的静态信息和指令。诸如磁盘或光盘等存储装置110被提供,并被耦合至总线102以用于存储信息和指令。
计算机系统100可以经由总线102被耦合至显示器112,诸如阴极射线管(CRT)或平板或触摸面板显示器,以用于向计算机用户显示信息。包括字母数字键和其他键的输入装置114被耦合至总线102,以用于将信息和命令选择传递给处理器104。另一类型的用户输入装置是光标控件116,诸如鼠标、轨迹球或光标方向键,以用于将方向信息和命令选择传递给处理器104,并控制显示器112上的光标移动。该输入装置通常在两个轴线(第一轴线(例如x)和第二轴线(例如y))上具有两个自由度,其允许装置指定平面中的位置。触摸面板(屏幕)显示器也可以被用作输入装置。
根据一个实施例,响应于处理器104执行主存储器106中所包含的一个或多个指令的一个或多个序列,本文描述的一种或多种方法的部分可以由计算机系统100执行。这种指令可以从诸如存储装置110等另一计算机可读介质被读取到主存储器106中。主存储器106中所包含的指令序列的执行使处理器104执行本文描述的过程步骤。多处理布置中的一个或多个处理器也可以被采用,以执行主存储器106中所包含的指令序列。在替代实施例中,硬连线电路系统可以代替软件指令或与软件指令组合使用。因此,本文的描述不被限于硬件电路系统和软件的任何特定组合。
本文使用的术语“计算机可读介质”是指参与向处理器104提供指令以供执行的任何介质。这种介质可以采用许多形式,包括但不限于非易失性介质、易失性介质和传输介质。非易失性介质包括例如光盘或磁盘,诸如存储装置110。易失性介质包括动态存储器,诸如主存储器106。传输介质包括同轴电缆、铜线和光纤,包括构成总线102的电线。传输介质也可以采用声波或光波的形式,诸如在射频(RF)和红外(IR)数据通信期间生成的那些声波或光波。计算机可读介质的常见形式包括例如软盘、可折叠磁盘、硬盘、磁带、任何其他磁性介质、CD-ROM、DVD、任何其他光学介质、穿孔卡片、纸带、具有孔图案的任何其他物理介质、RAM、PROM和EPROM、闪存EPROM、任何其他存储器片或者存储器匣、下文描述的载波或者计算机可以从中读取的任何其他介质。
各种形式的计算机可读介质可以涉及将一个或多个指令的一个或多个序列携带到处理器104以供执行。例如,指令最初可能被承载在远程计算机的磁盘上。远程计算机可以将指令加载到其动态存储器中,并使用调制解调器通过电话线发送指令。计算机系统100本地的调制解调器可以在电话线上接收数据,并使用红外发送器将数据转换为红外信号。耦合至总线102的红外检测器可以接收红外信号中携带的数据,并将数据放置在总线102上。总线102将数据携带到主存储器106,处理器104从主存储器106取回并执行指令。在由处理器104执行之前或之后,由主存储器106接收的指令可以可选择地被存储在存储装置110上。
计算机系统100还可以包括耦合至总线102的通信接口118。通信接口118提供耦合到网络链路120的双向数据通信,该网络链路120被连接至局域网122。例如,通信接口118可以是集成服务数字网络(ISDN)卡或调制解调器,以提供与对应类型的电话线的数据通信连接。作为另一示例,通信接口118可以是局域网(LAN)卡,以提供与兼容LAN的数据通信连接。无线链路也可以被实施。在任何这种实施方式中,通信接口118发送和接收电信号、电磁信号或光学信号,其携带表示各种类型的信息的数字数据流。
网络链路120通常通过一个或多个网络向其他数据装置提供数据通信。例如,网络链路120可以通过本地网络122向主机计算机124或由互联网服务提供方(ISP)126操作的数据装置提供连接。ISP 126又通过全球分组数据通信网络(现在一般被称为“互联网”128)提供数据通信服务。本地网络122和互联网128都使用携带数字数据流的电信号、电磁信号或光学信号。通过各种网络的信号以及在网络链路120上并且通过通信接口118的信号(将数字数据携带到计算机系统100并且从计算机系统100携带数字数据)是输送信息的载波的示例性形式。
计算机系统100可以通过(多个)网络、网络链路120和通信接口118发送消息并接收数据,包括程序代码。在互联网示例中,服务器130可以通过互联网128、ISP 126、本地网络122和通信接口118传输针对应用程序的请求代码。例如,一个这种下载应用可以提供本文描述的方法的全部或部分。接收到的代码可以在被接收到时由处理器104执行,和/或被存储在存储装置110或其他非易失性存储设备中,以供稍后执行。通过这种方式,计算机系统100可以获得载波形式的应用代码。
图11示意性地描绘了可以与本文描述的技术结合使用的示例性光刻投影设备。该设备包括:
-照射系统IL,以调节辐射束B。在这种特定情况下,照射系统还包括辐射源SO;
-第一载物台(例如图案形成装置台)MT,其被提供有图案形成装置保持器以保持图案形成装置MA(例如掩模版),并且被连接至第一定位器以相对于物品PS准确地定位图案形成装置;
-第二载物台(衬底台)WT,其被提供有衬底保持器以保持衬底W(例如涂有抗蚀剂的硅晶片),并且被连接至第二定位器以相对于物品PS准确地定位衬底;
-投影系统(“透镜”)PS(例如折射、反射或反射折射光学系统),以将图案形成装置MA的照射部分成像到衬底W的目标部分C(例如包括一个或多个管芯)上。
如本文描绘的,该设备是透射型的(例如具有透射式图案形成装置)。然而,通常,它也可以是反射型的,例如(具有反射式图案形成装置)。该设备可以采用与经典掩模不同种类的图案形成装置;示例包括可编程反射镜阵列或LCD矩阵。
源SO(例如汞灯或准分子激光器、LPP(激光产生的等离子体)EUV源)产生辐射束。例如,该束直接地或者在穿过诸如扩束器Ex等调节部件之后被馈送到照射系统(照射器)IL中。照射器IL可以包括调节部件AD,以用于设置束中的强度分布的外部和/或内部径向范围(一般分别被称为σ-外部和σ-内部)。另外,它通常将包括各种其他部件,诸如积分器IN和聚光器CO。通过这种方式,撞击在图案形成装置MA上的束B在其横截面中具有期望的均匀性和强度分布。
关于图11应该注意的是,源SO可以在光刻投影设备的外壳内(例如当源SO是汞灯时通常是这种情况),但是它也可以远离光刻投影设备,其产生的辐射束被引入设备中(例如借助于合适的导向反射镜);该后一种场景通常是当源SO是准分子激光器(例如基于KrF、ArF或F2激光照射)时的情况。
束PB随后截取图案形成装置MA,该图案形成装置MA被保持在图案形成装置台MT上。在穿过图案形成装置MA之后,束PB经过透镜PL,其将束B聚焦到衬底W的目标部分C上。借助于第二定位部件(和干涉测量部件IF),衬底台WT可以被准确地移动,例如以将不同的目标部分C定位在束PB的路径中。类似地,例如在从图案形成装置库机械地取回图案形成装置MA之后或在扫描期间,第一定位部件可以被用于相对于束B的路径准确地定位图案形成装置MA。通常,载物台MT、WT的移动将借助于长行程模块(粗略定位)和短行程模块(精细定位)来实现,这在图11中未被明确描绘。然而,在步进器(与步进扫描工具相反)的情况下,图案形成装置台MT可以仅被连接至短行程致动器,或者可以是固定的。
所描绘的工具可以在两种不同的模式下使用:
-在步进模式下,图案形成装置台MT被基本上保持静止,并且整个图案形成装置图像一次(即,单次“闪光”)被投影到目标部分C上。衬底台WT然后在x和/y方向上偏移,使得不同的目标部分C可以由束PB照射;
-在扫描模式下,基本上相同的场景适用,除了给定的目标部分C不在单次“闪光”中曝光之外。相反,图案形成装置台MT在给定方向(所谓的“扫描方向”,例如y方向)上可以速度v移动,使得投影束B被用于在图案形成装置图像上扫描;并发地,衬底台WT同时在相同或相反方向上以速度V=Mv移动,其中M是透镜PL的放大率(典型地,M=1/4或1/5)。通过这种方式,相对较大的目标部分C可以被曝光,而不必牺牲分辨率。
图12示意性地描绘了可以与本文描述的技术结合使用的另一示例性光刻投影设备1000。
该光刻投影设备1000包括:
-源收集器模块SO
-照射系统(照射器)IL,配置为调节辐射束B(例如EUV辐射)。
-支撑结构(例如图案形成装置MT,其被构造为支撑图案形成装置(例如掩模或掩模版)MA,并且被连接至被配置为准确地定位图案形成装置的第一定位器PM;
-衬底台(例如晶片台)WT,其被构造为保持衬底(例如涂有抗蚀剂的晶片)W并且被连接至被配置为准确地定位衬底的第二定位器PW;以及
-投影系统(例如反射式投影系统)PS,其被配置为将由图案形成装置MA赋予辐射束B的图案投影到衬底W的目标部分C(例如包括一个或多个管芯)上。
如此处描绘的,设备1000是反射型的(例如采用反射式图案形成装置)。要注意的是,因为大多数材料在EUV波长范围内是吸收性的,所以图案形成装置可以具有多层反射器,该多层反射器包括例如钼和硅的多叠层。在一个示例中,多叠层反射器具有钼和硅的40层对,其中每层的厚度为四分之一波长。甚至更小的波长可以用X射线光刻产生。由于大多数材料在EUV和X射线波长处都是吸收性的,因此在图案形成装置形貌上的图案化吸收材料的薄片(例如多层反射器顶部的TaN吸收剂)定义了特征将在何处印刷(正性抗蚀剂)或不印刷(负性抗蚀剂)。
参照图12,照射器IL从源收集器模块SO接收极紫外辐射束。产生EUV辐射的方法包括但不必限于将材料转换为具有至少一种元素(例如氙、锂或锡)的等离子态,其具有在EUV范围内的一个或多个发射谱线。在一种这样的方法中,通常称为激光产生等离子体(“LPP”),等离子体可以通过用激束照射燃料(诸如具有谱线发射元素的材料微滴、流或簇)来产生。源收集器模块SO可以是EUV辐射系统的一部分,该系统包括未在图12中示出的激光器,以用于提供激发燃料的激束。所得的等离子体发射输出辐射,例如EUV辐射,其使用设置在源收集器模块中的辐射收集器来收集。激光器和源收集器模块可以是单独的实体,例如当CO2激光器被用于提供激束以进行燃料激发时。
在这种情况下,激光器不被认为形成光刻设备的一部分,并且借助于包括例如合适的导向反射镜和/或扩束器的束传送系统,辐射束从激光器传递到源收集器模块。在其他情况下,源可能是源收集器模块的组成部分,例如当源是放电产生的等离子体EUV发生器时,通常被称为DPP源。
照射器IL可以包括调整器,用于调整辐射束的角强度分布。通常,照射器的光瞳平面中的强度分布的至少外部和/或内部径向范围(一般分别被称为σ-外部和σ-内部)可以被调整。另外,照射器IL可以包括各种其他部件,诸如琢面场和光瞳反射镜装置。照射器可以被用于调节辐射束,以在其横截面中具有期望的均匀性和强度分布。
辐射束B被入射到图案形成装置(例如掩模)MA上,并且由图案形成装置图案化,该图案形成装置被保持在支撑结构(例如图案形成装置台)MT上。在从图案形成装置(例如掩模)MA反射之后,辐射束B经过投影系统PS,该投影系统PS将束聚焦到衬底W的目标部分C上。借助于第二定位器PW和位置传感器PS2(例如干涉装置、线性编码器或电容传感器),衬底台WT可以准确地移动,例如以在辐射束B的路径中定位不同的目标部分C。类似地,第一定位器PM和另一位置传感器PS1可以被用于相对于辐射束B的路径准确地定位图案形成装置(例如掩模)MA。图案形成装置(例如掩模)MA和衬底W可以使用图案形成装置对准标记M1、M2和衬底对准标记P1、P2来对准。
所描绘的设备1000可以在以下模式中的至少一种下使用:
1.在步进模式下,在赋予辐射束的整个图案一次被投影到目标部分C上(即,单次静态曝光)时,支撑结构(例如图案形成装置台)MT和衬底台WT基本上保持静止。然后,衬底台WT在X和/或Y方向上偏移,使得不同的目标部分C可以被曝光。
2.在扫描模式下,在赋予辐射束的图案被投影到目标部分C上(即,单次动态曝光)时,支撑结构(例如图案形成装置台)MT和衬底台WT被同步地扫描。衬底台WT相对于支撑结构(例如图案形成装置台)MT的速度和方向可以通过投影系统PS的放大率(缩小率)和图像反转特性来确定。
3.在另一模式下,在赋予辐射束的图案被投影到目标部分C上时,支撑结构(例如图案形成装置台)MT基本上保持静止,从而保持可编程图案形成装置,并且衬底台WT被移动或扫描。在这种模式下,通常脉冲式辐射源被采用,并且在衬底台WT的每次移动之后或者在扫描期间的连续辐射脉冲之间,可编程图案形成装置根据需要来更新。这种操作模式可以容易地被应用于无掩模光刻,其利用可编程图案形成装置(诸如上面引用类型的可编程反射镜阵列)。
图13更详细地示出了设备1000,其包括源收集器模块SO、照射系统IL和投影系统PS。源收集器模块SO被构造和布置为使得真空环境可以在源收集器模块SO的封闭结构220中维持。EUV辐射发射等离子体210可以由放电产生的等离子体源形成。EUV辐射可以由气体或蒸气产生,例如氙气、锂蒸气或锡蒸气,其中非常热的等离子体210被创建,以发射电磁光谱的EUV范围内的辐射。非常热的等离子体210是由例如放电创建的,该放电引起至少部分地电离的等离子体。为了有效地生成辐射,可能需要例如10Pa的Xe、Li、Sn蒸气或任何其他合适的气体或蒸气的分压。在实施例中,激发锡(Sn)的等离子体被提供,以产生EUV辐射。
经由位于源室211中的开口中或后面的可选气体阻挡部或污染物陷阱230(在一些情况下也被称为污染物阻挡部或箔片阱),由热等离子体210发射的辐射从源室211进入收集器室212。污染物陷阱230可以包括通道结构。污染物陷阱230还可以包括气体阻挡部或者气体阻挡部和通道结构的组合。如本领域已知的,本文进一步指示的污染物陷阱或污染物阻挡部230至少包括通道结构。
收集器室211可以包括辐射收集器CO,其可以是所谓的掠入射收集器。辐射收集器CO具有上游辐射收集器侧251和下游辐射收集器侧252。穿过收集器CO的辐射可以从光栅光谱滤光片240反射出来,以沿着由点虚线“O”指示的光轴聚焦在虚拟源点IF中。虚拟源点IF一般被称为中间焦点,并且源收集器模块被布置为使得中间焦点IF位于封闭结构220中的开口221处或附近。虚拟源点IF是辐射发射等离子体210的图像。
随后,辐射穿过照射系统IL,该照射系统IL可以包括琢面场反射镜装置22和琢面光瞳反射镜装置24,其被布置为在图案形成装置MA处提供辐射束21的期望角分布以及在图案形成装置MA处提供期望的均匀性。在由支撑结构MT保持的图案形成装置MA处反射辐射束21时,图案化束26被形成,并且图案化束26由投影系统PS经由反射元件28、30成像到由衬底台WT保持的衬底W上。
比所示更多的元件通常可以存在于照射光学单元IL和投影系统PS中。取决于光刻设备的类型,可以可选地存在光栅光谱滤光片240。进一步地,可能存在比附图中所示的更多的反射镜,例如与图13所示的相比,投影系统PS中可能存在1至6个附加反射元件。
如图13所图示的,收集器光学元件CO被描绘为具有掠入射反射器253、254和255的嵌套收集器,仅作为收集器(或收集器反射镜)的示例。掠入射反射器253、254和255围绕光轴O轴向对称地设置,并且这种类型的收集器光学元件CO可以与通常称为DPP源的放电产生等离子体源组合使用。
备选地,源收集器模块SO可以是图14所示的LPP辐射系统的一部分。激光器LA被布置为将激光能量沉积到诸如氙(Xe)、锡(Sn)或锂(Li)等燃料中,从而创建电子温度为数十eV的高度电离的等离子体210。在这些离子的去激发和重组期间生成的带能辐射从等离子体发射,由近于法向入射的收集器光学元件CO收集并聚焦到封闭结构220中的开口221上。
实施例还可以使用以下条项来描述:
1.一种用于确定图案形成装置图案的方法,该方法包括:
获得(i)具有至少一个特征的初始图案形成装置图案,以及(ii)至少一个特征的期望特征尺寸;
基于图案化过程模型、所述初始图案形成装置图案和针对衬底的目标图案,获得使用初始图案形成装置图案的衬底图像的预测图案与针对衬底的目标图案之间的差异值;
确定与至少一个特征的可制造性相关的惩罚值,其中该惩罚值根据至少一个特征的尺寸变化;以及
基于初始图案形成装置图案和期望特征尺寸来确定图案形成装置图案,使得差异值和惩罚值的总和被减小。
2.根据条项1所述的方法,其中确定图案形成装置图案是迭代过程,迭代包括:
修改初始图案形成装置图案的至少一个特征的尺寸;
确定与至少一个特征的修改尺寸相对应的惩罚值;以及
确定差异值和惩罚值的总和是否被减小。
3.根据条项1至2中任一项所述的方法,其中确定惩罚值包括:
检测初始图案形成装置图案的图案,该图案具有尺寸接近期望特征尺寸的特征;
使用二值化函数来计算检测到的图案的二值化图案,该二值化函数对其尺寸落在期望特征尺寸的给定间隔内的特征进行分类;
基于所述检测到的图案和二值化图案的组合来确定惩罚值,其中该组合包括变化尺寸的特征。
4.根据条项3所述的方法,其中检测到的图案包括尺寸在期望特征尺寸的±20%范围内的特征。
5.根据条项3所述的方法,其中修改初始图案形成装置图案的至少一个特征的尺寸包括:
增大或减小至少一个特征的尺寸,使得差异值和惩罚值的总和被减小。
6.根据条项5所述的方法,其中增大至少一个特征的尺寸使差异值和惩罚值的总和被最小化。
7.根据条项5所述的方法,其中减小至少一个特征的尺寸使差异值和惩罚值的总和被最小化。
8.根据条项7所述的方法,其中所述减小至少一个特征的尺寸从图案形成装置图案中消除了至少一个特征。
9.根据条项1至8中任一项所述的方法,其中预测图案与目标图案之间的差异值是预测图案的特征的轮廓与目标图案的对应于预测图案的轮廓的另一轮廓之间的边缘放置误差。
10.根据条项1至9中任一项所述的方法,其中初始图案形成装置图案或图案形成装置图案是曲线图案。
11.根据条项1至10中任一项所述的方法,其中修改图案形成装置图案包括光学邻近效应校正,该光学邻近效应校正包括辅助特征的放置和/或轮廓修改。
12.根据条项1至11中任一项所述的方法,其中初始图案形成装置图案或图案形成装置图案是像素化图案。
13.根据条项12所述的方法,其中检测图案是基于初始图案形成装置图案或图案形成装置图案的像素化图像的图像处理。
14.根据条项13所述的方法,其中检测图案包括:
用初始图案形成装置图案的像素化图像来卷积具有特性调制距离的核,其中该特性调制距离对应于像素化图像的信号周围的值范围。
15.根据条项14所述的方法,其中信号与像素化图像的像素强度相关。
16.根据条项14所述的方法,其中特性调制距离被设置为期望特征尺寸。
17.根据条项14所述的方法,其中核是高斯拉普拉斯或高斯差分函数。
18.根据条项12至17中任一项所述的方法,其中计算二值化图案是基于检测到的图案的图像的图像处理。
19.根据条项18所述的方法,其中计算二值化图案包括:
基于二值化阈值来识别检测到的图案的图像内的像素,其中二值化阈值对属于至少一个特征的期望尺寸的给定间隔内的特征的像素位置进行分类。
20.根据条项19所述的方法,其中二值化函数是S形。
21.根据条项20所述的方法,其中二值化阈值大于0.5。
22.根据条项11至21中任一项所述的方法,其中惩罚值是与像素化的图案形成装置图案的像素相关联的标量值,其中该像素对应于所修改的至少一个特征。
23.一种包括机器可读指令的非暂时性计算机程序产品,该机器可读指令用于引起处理器执行条项1至22中任一项所述的方法。
本文公开的概念可以模拟或数学建模任何通用成像系统,以用于对亚波长特征进行成像,并且对于能够产生越来越短的波长的新兴成像技术可能尤其有用。已经使用的新兴技术包括EUV(极紫外)、DUV光刻,该技术能够使用ArF激光器产生193nm的波长,甚至使用氟激光器产生157nm的波长。而且,通过使用同步加速器或通过用高能电子击中材料(固体或等离子体)以产生在该范围内的光子,EUV光刻能够产生在20-5nm范围内的波长。
尽管本文公开的概念可以被用于在诸如硅晶片等衬底上成像,但是应该理解的是,所公开的概念可以与任何类型的光刻成像系统一起使用,例如用于在除硅晶片之外的衬底上成像的那些光刻成像系统。
上面的描述旨在是说明性的,而不是限制性的。因此,对于本领域技术人员将显而易见的是,在不偏离下面陈述的权利要求书的范围的情况下,修改可以如所描述的那样进行。

Claims (15)

1.一种用于确定图案形成装置图案的方法,所述方法包括:
获得(i)具有至少一个特征的初始图案形成装置图案,以及(ii)所述至少一个特征的期望特征尺寸;
基于图案化过程模型、所述初始图案形成装置图案和针对衬底的目标图案,获得使用所述初始图案形成装置图案的所述衬底图像的预测图案与针对所述衬底的所述目标图案之间的差异值;
确定与所述至少一个特征的可制造性相关的惩罚值,其中所述惩罚值根据所述至少一个特征的所述尺寸而变化;以及
基于所述初始图案形成装置图案和所述期望特征尺寸来确定所述图案形成装置图案,使得所述差异值和所述惩罚值的总和被减小。
2.根据权利要求1所述的方法,其中所述确定所述图案形成装置图案是迭代过程,迭代包括:
修改所述初始图案形成装置图案的所述至少一个特征的所述尺寸;
确定与所述至少一个特征的所修改的尺寸相对应的所述惩罚值;以及
确定所述差异值和所述惩罚值的所述总和是否被减小。
3.根据权利要求1所述的方法,其中所述确定所述惩罚值包括:
检测所述初始图案形成装置图案的图案,所述图案具有尺寸接近所述期望特征尺寸的特征;
使用二值化函数来计算检测到的所述图案的二值化图案,所述二值化函数对其尺寸落在所述期望特征尺寸的给定间隔内的特征进行分类;
基于所检测到的所述图案和所述二值化图案的组合来确定所述惩罚值,其中所述组合包括变化尺寸的特征。
4.根据权利要求3所述的方法,其中所检测到的所述图案包括尺寸在所述期望特征尺寸的±20%范围内的特征。
5.根据权利要求3所述的方法,其中所述修改所述初始图案形成装置图案的所述至少一个特征的所述尺寸包括:
增大或减小所述至少一个特征的所述尺寸,使得所述差异值和所述惩罚值的所述总和被减小,和/或
其中所述增大所述至少一个特征的所述尺寸使所述差异值和所述惩罚值的所述总和被最小化,和/或
其中所述减小所述至少一个特征的所述尺寸使所述差异值和所述惩罚值的所述总和被最小化,和/或
其中所述减小所述至少一个特征的所述尺寸从所述图案形成装置图案中消除了所述至少一个特征。
6.根据权利要求1所述的方法,其中所述预测图案与所述目标图案之间的所述差异值是所述预测图案的特征的轮廓与所述目标图案的对应于所述预测图案的所述轮廓的另一轮廓之间的边缘放置误差。
7.根据权利要求1所述的方法,其中所述初始图案形成装置图案或所述图案形成装置图案是曲线图案。
8.根据权利要求1所述的方法,其中修改所述图案形成装置图案包括光学邻近效应校正,所述光学邻近效应校正包括辅助特征的放置和/或轮廓修改。
9.根据权利要求1所述的方法,其中所述初始图案形成装置图案或所述图案形成装置图案是像素化图像。
10.根据权利要求9所述的方法,其中所述检测图案是基于所述初始图案形成装置图案或所述图案形成装置图案的所述像素化图像的图像处理,和/或其中所述检测图案包括:
将具有特性调制距离的核与所述初始图案形成装置图案的所述像素化图像进行卷积,其中所述特性调制距离对应于所述像素化图像的信号周围的值范围。
11.根据权利要求10所述的方法,其中所述信号与所述像素化图像的像素强度相关。
12.根据权利要求10所述的方法,其中所述特性调制距离被设置为所述期望特征尺寸。
13.根据权利要求10所述的方法,其中所述核是高斯拉普拉斯或高斯差分函数。
14.根据权利要求9所述的方法,其中所述计算所述二值化图案是基于所检测到的所述图案的图像的图像处理。
15.一种包括机器可读指令的非暂态计算机程序产品,所述机器可读指令用于引起处理器执行权利要求1的所述方法。
CN201980078606.8A 2018-11-30 2019-10-29 用于基于可制造性确定图案形成装置图案的方法 Active CN113168085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202411030603.6A CN119024650A (zh) 2018-11-30 2019-10-29 用于基于可制造性确定图案形成装置图案的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862773475P 2018-11-30 2018-11-30
US62/773,475 2018-11-30
PCT/EP2019/079562 WO2020108902A1 (en) 2018-11-30 2019-10-29 Method for determining patterning device pattern based on manufacturability

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202411030603.6A Division CN119024650A (zh) 2018-11-30 2019-10-29 用于基于可制造性确定图案形成装置图案的方法

Publications (2)

Publication Number Publication Date
CN113168085A true CN113168085A (zh) 2021-07-23
CN113168085B CN113168085B (zh) 2024-08-16

Family

ID=68461767

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202411030603.6A Pending CN119024650A (zh) 2018-11-30 2019-10-29 用于基于可制造性确定图案形成装置图案的方法
CN201980078606.8A Active CN113168085B (zh) 2018-11-30 2019-10-29 用于基于可制造性确定图案形成装置图案的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202411030603.6A Pending CN119024650A (zh) 2018-11-30 2019-10-29 用于基于可制造性确定图案形成装置图案的方法

Country Status (5)

Country Link
US (2) US11580289B2 (zh)
KR (2) KR102865973B1 (zh)
CN (2) CN119024650A (zh)
TW (1) TWI778305B (zh)
WO (1) WO2020108902A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114004061A (zh) * 2021-09-30 2022-02-01 全芯智造技术有限公司 偏移误差确定方法及装置、计算机可读存储介质、终端设备
US20220128899A1 (en) * 2020-10-22 2022-04-28 D2S, Inc. Methods and systems to determine shapes for semiconductor or flat panel display fabrication
US12387029B2 (en) 2021-07-23 2025-08-12 D2S, Inc. Computing parasitic values for semiconductor designs
US12475283B2 (en) 2022-01-19 2025-11-18 D2S, Inc. Generating and display an animation of a predicted overlap shape in an IC design
US12541634B2 (en) 2022-02-23 2026-02-03 D2S, Inc. Routing non-preferred direction wiring layers of an integrated circuit by minimizing vias between these layers
US12547803B2 (en) 2021-11-28 2026-02-10 D2S, Inc. Leveraging concurrency to improve interactivity with an EDA tool

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11580289B2 (en) * 2018-11-30 2023-02-14 Asml Netherlands B.V. Method for determining patterning device pattern based on manufacturability
CN115190985A (zh) * 2020-03-03 2022-10-14 Asml荷兰有限公司 基于机器学习的亚分辨率辅助特征放置
KR102841484B1 (ko) * 2020-04-20 2025-07-31 삼성전자주식회사 광 근접 효과 보정 방법 및 이를 포함하는 마스크 제작 방법
CN116648672A (zh) * 2020-12-18 2023-08-25 Asml荷兰有限公司 用于确定掩模图案和训练机器学习模型的方法
TWI762216B (zh) * 2021-02-25 2022-04-21 力晶積成電子製造股份有限公司 測試半導體圖案的方法
JP7532288B2 (ja) * 2021-03-04 2024-08-13 キオクシア株式会社 検査結果分析装置および検査結果分析プログラム
US11461529B1 (en) 2021-04-20 2022-10-04 Microsoft Technology Licensing, Llc Routing with soft-penalizing pixels on a found path
KR102871169B1 (ko) * 2021-12-17 2025-10-14 케이엘에이 코포레이션 개선된 타겟 배치 정확성을 위한 오버레이 타겟 설계

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070011644A1 (en) * 2003-04-06 2007-01-11 Daniel Abrams Optimized photomasks for photolithography
US20110099526A1 (en) * 2009-10-28 2011-04-28 Asml Netherlands B.V. Pattern Selection for Full-Chip Source and Mask Optimization
CN102122115A (zh) * 2010-01-07 2011-07-13 佳能株式会社 光掩模数据的产生方法、光掩模的制作方法、具有微透镜阵列的固态图像传感器及微透镜阵列的制造方法
US20110230999A1 (en) * 2008-11-21 2011-09-22 Luoqi Chen Fast Freeform Source and Mask Co-Optimization Method
US20120113404A1 (en) * 2010-11-10 2012-05-10 Asml Netherlands B.V. Optimization Flows of Source, Mask and Projection Optics
US20170147733A1 (en) * 2015-11-25 2017-05-25 International Business Machines Corporation Tool to provide integrated circuit masks with accurate dimensional compensation of patterns
US20170357911A1 (en) * 2014-12-18 2017-12-14 Asml Netherlands B.V. Feature search by machine learning

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
JP4075966B2 (ja) 1996-03-06 2008-04-16 エーエスエムエル ネザーランズ ビー.ブイ. 差分干渉計システム及びこのシステムを具えたリソグラフステップアンドスキャン装置
US6787271B2 (en) 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
US7001693B2 (en) * 2003-02-28 2006-02-21 International Business Machines Corporation Binary OPC for assist feature layout optimization
WO2005111874A2 (en) * 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7747978B2 (en) 2005-08-08 2010-06-29 Asml Netherlands B.V. System and method for creating a focus-exposure model of a lithography process
US7695876B2 (en) 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
WO2007030704A2 (en) 2005-09-09 2007-03-15 Brion Technologies, Inc. System and method for mask verification using an individual mask error model
US7694267B1 (en) 2006-02-03 2010-04-06 Brion Technologies, Inc. Method for process window optimized optical proximity correction
TWI317848B (en) * 2006-02-10 2009-12-01 Asia Optical Co Inc Image detecting module
KR101096145B1 (ko) * 2007-06-04 2011-12-19 에이에스엠엘 네델란즈 비.브이. 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들
US7882480B2 (en) 2007-06-04 2011-02-01 Asml Netherlands B.V. System and method for model-based sub-resolution assist feature generation
US7707538B2 (en) 2007-06-15 2010-04-27 Brion Technologies, Inc. Multivariable solver for optical proximity correction
US8191018B1 (en) * 2007-07-17 2012-05-29 Kovio, Inc. Methods and software for printing materials onto a substrate
US7703069B1 (en) 2007-08-14 2010-04-20 Brion Technologies, Inc. Three-dimensional mask model for photolithography simulation
NL1036189A1 (nl) 2007-12-05 2009-06-08 Brion Tech Inc Methods and System for Lithography Process Window Simulation.
US8069423B2 (en) * 2008-08-11 2011-11-29 Cadence Design Systems, Inc. System and method for model based multi-patterning optimization
NL2003699A (en) 2008-12-18 2010-06-21 Brion Tech Inc Method and system for lithography process-window-maximixing optical proximity correction.
JP5606932B2 (ja) * 2011-01-18 2014-10-15 ルネサスエレクトロニクス株式会社 マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法
US8539390B2 (en) * 2011-01-31 2013-09-17 International Business Machines Corporation Determining manufacturability of lithographic mask based on manufacturing shape penalty of aspect ratio of edge that takes into account pair of connected edges of the edge
JP2013003162A (ja) * 2011-06-10 2013-01-07 Renesas Electronics Corp マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム
KR102227127B1 (ko) * 2014-02-12 2021-03-12 삼성전자주식회사 리소그래피 시뮬레이션을 이용한 디자인룰 생성 장치 및 방법
US9256709B2 (en) * 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
WO2016008711A1 (en) 2014-07-14 2016-01-21 Asml Netherlands B.V. Optimization of assist features and source
WO2017067765A1 (en) * 2015-10-19 2017-04-27 Asml Netherlands B.V. Method and apparatus to correct for patterning process error
US10025177B2 (en) 2016-03-16 2018-07-17 Samsung Electronics Co., Ltd. Efficient way to creating process window enhanced photomask layout
US9946945B2 (en) 2016-04-08 2018-04-17 Intelligent Security Systems Corporation Systems and methods for recognizing symbols in images
US10209615B2 (en) 2017-05-26 2019-02-19 Xtal, Inc. Simulating near field image in optical lithography
KR102570888B1 (ko) * 2017-11-23 2023-08-28 삼성전자주식회사 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 소자의 제조방법
US10657213B2 (en) * 2017-12-22 2020-05-19 D2S, Inc. Modeling of a design in reticle enhancement technology
KR102444680B1 (ko) * 2018-02-18 2022-09-19 에이에스엠엘 네델란즈 비.브이. 이진화 방법 및 프리폼 마스크 최적화 흐름
KR102459381B1 (ko) * 2018-02-23 2022-10-26 에이에스엠엘 네델란즈 비.브이. 컴퓨테이션 리소그래피를 위한 머신 러닝 모델을 트레이닝시키기 위한 방법
US11232249B2 (en) * 2018-03-19 2022-01-25 Asml Netherlands B.V. Method for determining curvilinear patterns for patterning device
CN112384860B (zh) * 2018-06-15 2023-12-08 Asml荷兰有限公司 基于机器学习的逆光学邻近效应校正和过程模型校准
US11651509B2 (en) * 2018-11-02 2023-05-16 Applied Materials Israel Ltd. Method, system and computer program product for 3D-NAND CDSEM metrology
US11468553B2 (en) * 2018-11-02 2022-10-11 Kla Corporation System and method for determining type and size of defects on blank reticles
US11580289B2 (en) * 2018-11-30 2023-02-14 Asml Netherlands B.V. Method for determining patterning device pattern based on manufacturability

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070011644A1 (en) * 2003-04-06 2007-01-11 Daniel Abrams Optimized photomasks for photolithography
US20110230999A1 (en) * 2008-11-21 2011-09-22 Luoqi Chen Fast Freeform Source and Mask Co-Optimization Method
US20110099526A1 (en) * 2009-10-28 2011-04-28 Asml Netherlands B.V. Pattern Selection for Full-Chip Source and Mask Optimization
CN102122115A (zh) * 2010-01-07 2011-07-13 佳能株式会社 光掩模数据的产生方法、光掩模的制作方法、具有微透镜阵列的固态图像传感器及微透镜阵列的制造方法
US20120113404A1 (en) * 2010-11-10 2012-05-10 Asml Netherlands B.V. Optimization Flows of Source, Mask and Projection Optics
US20170357911A1 (en) * 2014-12-18 2017-12-14 Asml Netherlands B.V. Feature search by machine learning
US20170147733A1 (en) * 2015-11-25 2017-05-25 International Business Machines Corporation Tool to provide integrated circuit masks with accurate dimensional compensation of patterns

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220128899A1 (en) * 2020-10-22 2022-04-28 D2S, Inc. Methods and systems to determine shapes for semiconductor or flat panel display fabrication
US12372864B2 (en) * 2020-10-22 2025-07-29 D2S, Inc. Methods and systems to determine shapes for semiconductor or flat panel display fabrication
US12387029B2 (en) 2021-07-23 2025-08-12 D2S, Inc. Computing parasitic values for semiconductor designs
US12488175B2 (en) 2021-07-23 2025-12-02 D2S, Inc. Methods and systems to determine parasitics for semiconductor or flat panel display fabrication
US12499301B2 (en) 2021-07-23 2025-12-16 D2S, Inc. Computing parasitic values for semiconductor designs
CN114004061A (zh) * 2021-09-30 2022-02-01 全芯智造技术有限公司 偏移误差确定方法及装置、计算机可读存储介质、终端设备
US12547803B2 (en) 2021-11-28 2026-02-10 D2S, Inc. Leveraging concurrency to improve interactivity with an EDA tool
US12475283B2 (en) 2022-01-19 2025-11-18 D2S, Inc. Generating and display an animation of a predicted overlap shape in an IC design
US12547804B2 (en) 2022-01-19 2026-02-10 D2S, Inc. Computing and displaying a predicted overlap shape in an IC design based on predicted manufacturing contours
US12541634B2 (en) 2022-02-23 2026-02-03 D2S, Inc. Routing non-preferred direction wiring layers of an integrated circuit by minimizing vias between these layers

Also Published As

Publication number Publication date
US20230141799A1 (en) 2023-05-11
KR102610060B1 (ko) 2023-12-06
WO2020108902A1 (en) 2020-06-04
TW202024773A (zh) 2020-07-01
US11580289B2 (en) 2023-02-14
TWI778305B (zh) 2022-09-21
KR20210084599A (ko) 2021-07-07
KR20230167453A (ko) 2023-12-08
US20220050381A1 (en) 2022-02-17
US11972194B2 (en) 2024-04-30
CN113168085B (zh) 2024-08-16
KR102865973B1 (ko) 2025-09-29
CN119024650A (zh) 2024-11-26

Similar Documents

Publication Publication Date Title
US11972194B2 (en) Method for determining patterning device pattern based on manufacturability
US12430490B2 (en) Method for generating patterning device pattern at patch boundary
TWI714966B (zh) 判定用於圖案化器件之光罩圖案之方法及電腦程式產品
TWI600977B (zh) 用於三維特徵之微影模型
CN109313391B (zh) 基于位移的重叠或对准
TW201809905A (zh) 模型化曝光後製程
CN114746806A (zh) 使用非均匀照射强度分布进行优化
CN103246174B (zh) 衬底拓扑可知的光刻模型化
EP3531206A1 (en) Systems and methods for improving resist model predictions
KR102853812B1 (ko) 마스크 디자인의 프리폼 곡선적 피처 검증
JP2013047798A (ja) 3dトポグラフィウェーハ用のリソグラフィモデル
CN118475876A (zh) 用于确定恒定宽度亚分辨率辅助特征的方法、软件和系统
CN114503035B (zh) 用于光刻成像的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant