[go: up one dir, main page]

CN113056097A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN113056097A
CN113056097A CN202011117507.7A CN202011117507A CN113056097A CN 113056097 A CN113056097 A CN 113056097A CN 202011117507 A CN202011117507 A CN 202011117507A CN 113056097 A CN113056097 A CN 113056097A
Authority
CN
China
Prior art keywords
package
spacer
connector
conductive
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011117507.7A
Other languages
English (en)
Other versions
CN113056097B (zh
Inventor
曹智强
邱肇玮
郭炫廷
张家纶
翁正轩
林修任
谢静华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113056097A publication Critical patent/CN113056097A/zh
Application granted granted Critical
Publication of CN113056097B publication Critical patent/CN113056097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H10P72/74—
    • H10W40/70—
    • H10W42/121—
    • H10W70/093—
    • H10W70/614—
    • H10W70/685—
    • H10W74/117—
    • H10W90/00—
    • H10W90/401—
    • H10W90/701—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H10P72/7424—
    • H10P72/744—
    • H10W40/10—
    • H10W70/655—
    • H10W70/695—
    • H10W72/0198—
    • H10W72/072—
    • H10W72/07207—
    • H10W72/073—
    • H10W72/07307—
    • H10W72/252—
    • H10W72/29—
    • H10W72/354—
    • H10W72/877—
    • H10W74/019—
    • H10W74/15—
    • H10W90/291—
    • H10W90/722—
    • H10W90/724—
    • H10W90/734—
    • H10W90/736—
    • H10W99/00—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

一种器件可以包括第一封装件和第二封装件，其中第一封装件具有翘曲形状。附接至第一封装件的再分布结构的第一连接件包括嵌入在其中的间隔件。附接至再分布结构的第二连接件没有间隔件。第一连接件的间隔件在将第一封装件附接至第二封装件期间在第一封装件和第二封装件之间保持最小距离。本发明的实施例还涉及半导体器件及其形成方法。

Description

半导体器件及其形成方法
技术领域
本发明的实施例涉及半导体器件及其形成方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，半导体行业经历了快速增长。大部分情况下，集成密度的改进来自最小部件尺寸的迭代减小，这允许将更多组件集成到给定区域中。随着对缩小电子器件的需求的增长，已经出现了对更小且更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高水平的集成和组件密度。PoP技术通常可以在印刷电路板(PCB)上生产功能增强且占用面积小的半导体器件。
发明内容
本发明的实施例提供了一种半导体器件，包括：第一封装件，所述第一封装件包括嵌入式管芯和再分布结构；第一连接件，附接至所述再分布结构，所述第一连接件包括嵌入在所述第一连接件中的间隔件；第二连接件，附接至所述再分布结构，所述第二连接件没有所述间隔件，其中，所述间隔件的材料具有第一回流温度，所述第二连接件具有第二回流温度，并且所述第一回流温度大于所述第二回流温度；以及第二封装件，所述第一连接件和所述第二连接件将所述第一封装件电耦合和物理耦合至所述第二封装件。
本发明的另一实施例提供了一种半导体器件，包括：第一封装件，所述第一封装件包括插入在再分布结构和封装盖之间的嵌入式管芯，所述再分布结构具有位于所述再分布结构的前侧处的第一接触区域和第二接触区域；第一连接件，设置在所述第一封装件的所述第一接触区域上方，所述第一连接件的每个包括嵌入在焊料材料中的间隔件；以及第二连接件，设置在所述第一封装件的所述第二接触区域上方，所述第二连接件的每个包括所述焊料材料，所述焊料材料的回流温度比所述间隔件的材料的回流温度低。
本发明的又一实施例提供了一种形成半导体器件的方法，包括：将第一连接件设置在第一封装件的前侧上，所述第一连接件包括间隔件；将第二连接件设置在所述第一封装件的前侧上，所述第二连接件没有所述间隔件；将所述第一封装件与第二器件衬底对准；以及回流所述第一连接件和所述第二连接件以将所述第一封装件物理耦合和电耦合至所述第二器件衬底，所述间隔件在所述回流期间保持所述间隔件的形状，所述间隔件在所述回流期间在所述第一连接件处的所述第一封装件和所述第二器件衬底之间提供最小距离，其中，所述最小距离对应于所述间隔件的高度。
本申请的实施例提供了扇出封装件及其形成方法。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图28A和图28B示出了根据一些实施例的在形成集成扇出封装件的工艺中的各个中间步骤。
图29至图42示出了使用嵌入在一些连接件中的间隔件将集成扇出封装件附接至封装衬底的工艺中的各个中间步骤。
具体实施方式
本发明提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间距关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间距关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间距关系描述符可以同样地作相应地解释。
实施例包括集成扇出(InFO)封装件，InFO封装件包括管芯和集成的再分布结构。由于InFO封装件中的各种材料的热膨胀系数(CTE)的失配，翘曲会导致InFO封装件弯曲。弯曲可以包括正偏弯曲(“微笑”形状)和负偏弯曲(“哭”或“皱眉”形状)。由于翘曲，当InFO封装件附接至另一器件(诸如印刷电路板(PCB))时，InFO封装件的一些区域比其他区域更靠近PCB。例如，如果翘曲产生皱眉形状的InFO封装件，则将InFO封装件与PCB对准以附接至PCB时，InFO封装件的边缘和PCB之间的距离小于InFO封装件的中间和PCB之间的距离。当回流焊料连接件以将InFO封装件附接至PCB时，翘曲的边缘可能会压得太靠近PCB。结果，在InFO封装件和PCB之间的较小空间将焊料挤压得太靠近相邻的连接件时，可能会发生连接件之间的焊料桥接。对于微笑形状翘曲，也会发生类似的情况，只是InFO封装件的中心可能太靠近PCB，导致中心处的连接件之间桥接。实施例通过利用InFO封装件和PCB之间的间隔件来解决这个问题，该间隔件集成到连接件中以保持InFO封装件和PCB之间的最小距离。
图1至图28A和图28B示出了根据一些实施例的用于形成集成扇出封装件100的工艺的中间步骤的截面图。集成扇出封装件100的形成可以用于与以下讨论的连接件间隔件有关的任何实施例中。图1至图12示出了用于形成集成扇出封装件100的工艺的中间步骤的截面图，直到封装件100准备好接收连接件。
在图1中，为封装件100提供了载体衬底102，并且在载体衬底102上形成释放层104。载体衬底102可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底102可以是晶圆，使得可以在载体衬底102上同时形成多个封装件。释放层104可以由基于聚合物的材料形成，其可以与载体衬底102一起从将在后续步骤中形成的上面的结构去除。在一些实施例中，释放层104是基于环氧化物的热释放材料，其在加热时会失去其粘合性，诸如光热转换(LTHC)释放涂层。在其他实施例中，释放层104可以是紫外(UV)胶，当暴露于UV光时失去其粘合特性。释放层104可以以液体的形式分配并固化，可以是层压在载体衬底102上的层压膜等。释放层104的顶面可以是齐平的。
在图2中，在释放层104上形成第一再分布结构106。第一再分布结构106包括介电层108、112、116和120；以及金属化图案110、114和118。金属化图案也可以称为再分布层或再分布线。第一再分布结构106示出为示例。可以在第一再分布结构106中形成更多或更少的介电层和金属化图案。如果要形成更少的介电层和金属化图案，则可以省略下面讨论的步骤和工艺。如果要形成更多的介电层和金属化图案，则可以重复下面讨论的步骤和工艺。
作为形成第一再分布结构106的示例，在释放层104上沉积介电层108。在一些实施例中，介电层108由诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的光敏材料形成，可以使用光刻掩模将其图案化。介电层108可以通过旋涂、层压、CVD等或它们的组合来形成。然后图案化介电层108。图案化形成开口，该开口暴露释放层104的部分。图案化可以通过可接受的工艺来进行，例如当介电层108是光敏材料时通过将介电层108暴露于光或通过使用例如各向异性蚀刻进行蚀刻。如果介电层108是光敏材料，则可以在曝光之后显影介电层108。
然后形成金属化图案110。金属化图案110包括位于介电层108的主表面上并且沿着介电层108的主表面延伸的导线。金属化图案110还包括延伸穿过介电层108的导电通孔。为了形成金属化图案110，在介电层108上方和延伸穿过介电层108的开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如PVD等形成晶种层。然后在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以暴露于光以进行图案化。光刻胶的图案对应于金属化图案110。图案化形成穿过光刻胶的开口以暴露晶种层。然后在光刻胶的开口中和在晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。导电材料和下面的晶种层的部分的组合形成金属化图案110。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)来去除光刻胶。一旦去除光刻胶，就诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。
介电层112沉积在金属化图案110和介电层108上。介电层112可以以类似于介电层108的方式形成，并且可以由与介电层108相同的材料形成。
然后形成金属化图案114。金属化图案114包括位于介电层112的主表面上并且沿着介电层112的主表面延伸的导线。金属化图案114还包括延伸穿过介电层112以物理和电连接至金属化图案110的导电通孔。金属化图案114可以以类似于金属化图案110的方式形成，并且可以由与金属化图案110相同的材料形成。金属化图案114的导电通孔的宽度小于金属化图案110的导电通孔的宽度。由此，当图案化用于金属化图案114的介电层112时，介电层112中的开口的宽度小于介电层108中的开口的宽度。
介电层116沉积在金属化图案114和介电层112上。介电层116可以以类似于介电层108的方式形成，并且可以由与介电层108相同的材料形成。
然后形成金属化图案118。金属化图案118包括位于介电层116的主表面上并且沿着介电层116的主表面延伸的导线。金属化图案118还包括延伸穿过介电层116以物理和电连接至金属化图案114的导电通孔。金属化图案118可以以类似于金属化图案110的方式形成，并且可以由与金属化图案110相同的材料形成。金属化图案118的导电通孔的宽度小于金属化图案110的导电通孔的宽度。由此，当图案化用于金属化图案114的介电层116时，介电层116中的开口的宽度小于介电层108中的开口的宽度。
介电层120沉积在金属化图案118和介电层116上。介电层120可以以类似于介电层108的方式形成，并且可以由与介电层108相同的材料形成。
在图3中，UBM 122形成在介电层120上并且延伸通过介电层120。作为形成UBM 122的示例，可以图案化介电层120以形成暴露金属化图案118的部分的开口。介电层120可以通过可接受的工艺，诸如当介电层120是光敏材料时通过使介电层120暴露于光或通过使用例如各向异性蚀刻来进行蚀刻。如果介电层120是光敏材料，则可以在曝光之后显影介电层120。在一些实施例中，用于UBM 122的开口可以比用于金属化图案110、114和118的导电通孔部分的开口更宽。在一些实施例中，UBM 122的开口可以比金属化图案110、114和118的导电通孔部分的开口更窄或具有与金属化图案110、114和118的导电通孔部分的开口大致相同的宽度。在介电层120上方和开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如PVD等形成晶种层。然后在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将其暴露于光以用于图案化。光刻胶的图案对应于UBM122。图案化形成穿过光刻胶的开口以暴露晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。可以通过诸如电镀或化学镀等的镀来形成导电材料。导电材料可以包括金属，如铜、镍、钛、钨、铝等。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)来去除光刻胶。一旦去除了光刻胶，就诸如通过使用可接受的蚀刻工艺(诸如通过湿或干蚀刻)去除晶种层的暴露部分。晶种层的剩余部和导电材料分形成UBM122。在UBM 122以不同方式形成的实施例中，可以利用更多的光刻胶和图案化步骤。
UBM 122可以不都具有相同的宽度。在一些实施例中，第一再分布结构106的第一区域105A中的UBM 122的第一子集具有第一宽度W1，并且第一再分布结构106的第二区域105B中的UBM 122的第二子集具有第二宽度W2。第一宽度W1可以不同于第二宽度W2，并且在一些实施例中，第一宽度W1大于第二宽度W2。宽度W1可以在约100μm和约300μm之间，诸如约170μm，但是可以考虑并可以使用其他值。宽度W2可以在约25μm至约90μm之间，诸如约48μm，但是可以考虑并且可以使用其他值。
在图4中，根据一些实施例，第一区域105A的一些或全部UBM 122可以替代地形成为导电柱122p。可以通过穿过光刻胶继续镀第一区域105A的UBM 122来形成导电柱122p，直到导电柱122p达到期望的高度H1，该期望的高度H1诸如在约10μm与约250μm之间，诸如约150μm，但是可以考虑并且可以使用其他值。在一些实施例中，导电柱的宽度W3可以对应于介电层120中的被图案化以暴露金属化图案118的部分的开口。在一些实施例中，宽度W3可以比介电层120中的开口更宽或更窄。宽度W3可以在约50μm和约300μm之间，诸如约150μm，但是可以考虑并可以使用其他值。
在图5中，根据一些实施例，第一区域105A的一些或所有UBM 122可以具有设置在其上的导电柱122p。在形成UBM 122之后，可以通过旋涂等形成另一光刻胶，并且将其暴露于光以用于图案化。光刻胶的图案对应于导电柱122p的图案。图案化在光刻胶中形成开口以暴露UBM122。导电柱122p的导电材料可以通过诸如电镀或化学镀等的镀形成，直到导电柱122p达到期望的高度H2，诸如在约10μm和约250μm之间，诸如约150μm，但是可以考虑并可以使用其他值。导电柱的宽度W4对应于光刻胶的图案的开口的宽度。宽度W4可以在约50μm和约300μm之间，诸如约150μm，但是可以考虑并可以使用其他值。导电材料可以包括金属，如铜、钛、钨、铝等。然后，去除光刻胶。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)来去除光刻胶。所得结构可以具有围绕导电柱122p的基底的UBM 122的肩部122s。
尽管剩余附图示出了如关于图5所述配置的导电柱122p，但是应当理解，除非另有说明，可以适当替换如关于图4所述配置的导电柱122p(即，没有UBM 122)。
在图6中，将集成电路管芯124放置在第一再分布结构106上方。可以使用例如拾取和放置工具来对准和放置集成电路管芯124。集成电路管芯124放置在第一再分布结构106上，使得导电连接件128与第二区域105B中的UBM 122对准。在放置集成电路管芯124之后，回流导电连接件128以在相应的UBM 122和管芯连接件66之间形成接头，将集成电路管芯124物理地和电连接至第一再分布结构106。
暂时参考图7，图7示出了根据一些实施例的集成电路管芯124的截面图。集成电路管芯124将在后续处理中被封装以形成集成电路封装件。集成电路管芯124可以是逻辑管芯(例如，中央处理器(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理管芯(例如，电源管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合。
集成电路管芯124可以形成在晶圆中，该晶圆可以包括在后续步骤中分割的不同的器件区域以形成多个集成电路管芯。可以根据适用的制造工艺来处理集成电路管芯124，以形成集成电路。例如，集成电路管芯124包括半导体衬底52，诸如掺杂或未掺杂的硅或绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可以包括其他半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用其他衬底，诸如多层或梯度衬底。半导体衬底52具有有源表面(例如，在图7中面向上的表面)，有时称为前侧；以及无源表面(例如，在图7中面向下的表面)，有时称为后侧。
器件54可以形成在半导体衬底52的前表面处。器件54可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。层间电介质(ILD)56位于半导体衬底52的前表面上方。ILD56围绕并且可以覆盖器件54。ILD56可以包括由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂硼的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)等的材料形成的一个或多个介电层。
导电插塞58延伸穿过ILD 56以电和物理地耦合器件54。例如，当器件54是晶体管时，导电插塞58可以耦合晶体管的栅极和源极/漏极区域。导电插塞58可以由钨、钴、镍、铜、银、金、铝等或它们的组合形成。互连结构60位于ILD 56和导电插塞58上方。互连结构60互连器件54以形成集成电路。互连结构60可以由例如ILD 56上的介电层中的金属化图案形成。金属化图案包括形成在一个或多个低k介电层中的金属线和通孔。互连结构60的金属化图案通过导电插塞58电耦合至器件54。
集成电路管芯124还包括与外部进行连接的焊盘62，诸如铝焊盘。焊盘62位于集成电路管芯124的有源侧上，诸如互连结构60中和/或上。一个或多个钝化膜64位于集成电路管芯124上，诸如位于互连结构60和焊盘62的部分上。开口穿过钝化膜64延伸到焊盘62。诸如导电柱(例如，由诸如铜的金属形成)的管芯连接件66延伸穿过钝化膜64中的开口，并且物理和电耦合至相应的焊盘62。管芯连接件66可以通过例如镀等形成。管芯连接件66电耦合集成电路管芯124的相应集成电路。
可选地，可以在焊盘62上设置焊料区域(例如，焊球或焊料凸块)。焊球可以用于对集成电路管芯124执行芯片探针(CP)测试。可以对集成电路管芯124执行CP测试以确定集成电路管芯124是否是已知良好管芯(KGD)。因此，仅封装经过后续处理的KGD集成电路管芯124，并且不封装未通过CP测试的管芯。在测试之后，可以在后续处理步骤中去除焊料区域。
介电层68可以(或者可以不)位于集成电路管芯124的有源侧上，诸如钝化膜64和管芯连接件66上。介电层68横向地密封管芯连接件66，并且介电层68在横向上与集成电路管芯124共末端。最初，介电层68可以掩埋管芯连接件66，使得介电层68的最顶部表面位于管芯连接件66的最顶部表面之上。在焊料区域设置在管芯连接件66上的实施例中，介电层68也可以掩埋焊料区域。可选地，可以在形成介电层68之前去除焊料区域。
介电层68可以是聚合物，诸如PBO、聚酰亚胺、BCB等；氮化物，诸如氮化硅等；氧化物，诸如氧化硅、PSG、BSG、BPSG等；或它们的组合。介电层68可以例如通过旋涂、层压、化学气相沉积(CVD)等形成。在一些实施例中，在集成电路管芯124的形成期间，管芯连接件66通过介电层68暴露。在一些实施例中，管芯连接件66保持掩埋并在随后的封装集成电路管芯124的工艺期间暴露。暴露管芯连接件66可以去除管芯连接件66上可能存在的任何焊料区域。
在一些实施例中，集成电路管芯124是包括多个半导体衬底52的堆叠器件。例如，集成电路管芯124可以是诸如混合存储器立方体(HMC)模块、高带宽存储器(HBM)模块等的存储器器件，存储器器件包括多个存储器管芯。在这样的实施例中，集成电路管芯124包括通过衬底通孔(TSV)互连的多个半导体衬底52。每个半导体衬底52可以具有(或可以不具有)互连结构60。
现在回到图6，根据一些实施例，因为集成电路芯片124的有源侧面向第一再分布结构106，所以第一再分布结构106也可以称为前侧再分布结构。并且，因为集成电路管芯124的有源侧向下面向第一再分布结构106，所以所得到的封装件可以称为底部扇出封装件。在其他实施例中，诸如下面关于图13、图15、图17、图19、图22、图23、图25和图27所示，集成电路管芯124的有源侧可以面向上。导电连接件128可以形成在管芯连接件66上(见图7)。导电连接件128可以由诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料形成。在一些实施例中，导电连接件128是焊料连接件。
可以在集成电路管芯124与第一再分布结构106之间形成底部填充物130，底部填充物130围绕导电连接件128。这样，可以保护导电连接件128免受机械力。底部填充物130可以在附接集成电路管芯124之后通过毛细管流动工艺形成，或者可以在附接集成电路管芯124之前通过适当的沉积方法形成。
在图8中，根据一些实施例，环或盖200与导电柱122p对准，以将导电连接件226耦合至相应的导电柱122p。盖200可以使用例如拾取和放置工具对准和放置。盖200放置在第一再分布结构106上，使得导电连接件226与第一区域105A中的UBM 122和/或导电柱122p对准。
盖200可以是中介层、散热器(见图11)、再分布结构或它们的组合。如图8所示，盖200包括具有再分布结构的中介层。盖200与封装件100对准。
在盖200是中介层的情况下，盖200可以包括一个或多个衬底芯，统称为衬底芯210。衬底芯210可以由预浸渍的复合纤维(“预浸料”)、绝缘膜或堆积膜、纸、玻璃纤维、无纺布玻璃纤维、硅等形成。在一些实施例中，衬底芯210由包括玻璃纤维和树脂的预浸料形成。在一些实施例中，衬底芯210可以是覆铜的环氧树脂浸渍的玻璃布层压件、覆铜的聚酰亚胺浸渍的玻璃布层压件等。导电层206可以是铜、钛、镍、铝、它们的组合物等的一层或多层，并且可以使用任何适当的工艺形成，诸如通过金属箔层压、化学气相沉积(CVD)、物理气相沉积(PVD)等。在一些实施例中，导电层206可以是箔，其被热层压到衬底芯210。在一些实施例中，导电层206可以是与关于第一再分布结构106所描述的相似的再分布结构。可以在导电层206上形成导电连接件226。可以形成阻焊剂224以围绕并保护导电连接件226的侧面。导电通孔216可以将信号从导电层206提供到盖200的另一侧。另一导电层213(可以类似于导电层206)可以用于将来自导电通孔216的信号提供给将安装在盖200的顶部的另一器件。导电通孔216、导电层206和导电层213导电层可以由诸如铜、钛、钨、铝等的导电材料形成。可以在盖200的顶部上使用另一阻焊剂224，并且可以在该另一阻焊剂224中形成开口以暴露导电层213的部分。
在图9中，在放置盖200之后，回流导电连接件226以在相应的导电柱122p和导电层206之间形成接头，将盖200物理地并且电连接至第一再分布结构106。密封剂134形成在各个组件上。密封剂134可以是模塑料、环氧树脂等，并且可以通过压缩模制、传递模制等施加。密封剂134可以形成在第一再分布结构106上方，使得集成电路管芯124被掩埋或覆盖，并且盖200和第一再分布结构106之间的空间被填充。然后使密封剂134固化。在一些实施例中，例如，在省略底部填充物130的实施例中，密封剂134也形成在第一再分布结构106和集成电路管芯124之间。在一些实施例中，在放置盖200之前形成密封剂134以帮助支撑导电柱122p。
在图10中，示出了根据一些实施例的省略导电柱122p的实施例。在这样的实施例中，导电连接件226可以从盖200延伸到第一再分布结构106的UBM122。在一些实施例中，在放置盖200之前形成密封剂134，并且在密封剂134中形成用于导电连接件226的孔。应当理解，省略导电柱122p的实施例不是按比例的，并且导电连接件226可以比图示的更为球形。
在图11中，在盖200是散热器250的实施例中，可以省略导电柱122p以及UBM122。散热器250可以包括上盖252和环254，并且可以通过热粘合剂255安装到第一再分布结构106。此外，可以在电路管芯124的后表面上使用热粘合剂260。散热器250可以由金属或金属合金制成，诸如铝、铜、氮化铝等。热粘合剂255和260可以是任何合适的粘合剂、环氧树脂、底部填充物、管芯附接膜(DAF)、热界面材料等。热粘合剂255和260可以施加到集成电路管芯124的后表面，或者可以施加到上盖252的区域。
将在盖200是散热器250的情况下示出剩余的中间步骤，然而，应当理解，可以使用另一种盖类型，诸如以上所讨论的。
在图12中，去除载体衬底102。载体衬底102可以从第一再分布结构106分离(或“脱粘”)。在一些实施例中，脱粘包括在释放层104上投射诸如激光或UV光的光，使得释放层104在光的热量下分解，并且可以去除载体衬底102。然后将结构翻转并且放置在胶带上。脱粘暴露出第一再分布结构106的金属化图案110。
图13至图17示出了根据一些实施例的用于使用球安装的间隔件的各种配置。在图13中，诸如表面安装器件(SMD)的可选器件140(诸如电容器、电阻器、调节器、功率控制器等)可以安装至第一再分布结构106的表面，并且电耦合至一个或多个金属化图案110。可以通过拾取和放置工艺来放置器件140。在一些实施例中，可以在金属化图案110上方使用钝化层，并且在放置器件140之前图案化钝化层以暴露金属化图案110的部分。在一些实施例中，可以在金属化图案110的暴露部分上方形成UBM。在这样的实施例中，可以使用类似于UBM 122的工艺和材料来形成UBM。在一些实施例中，可以将焊膏沉积在金属化图案110上方，诸如金属化图案110中的附接器件140所在的部分上方。在一些实施例中，可以执行回流以将器件140物理地和电耦合至金属化图案110。
在图14A、图14B和图14C中，示出了用于球形间隔件150A、150B或150C(或通常为间隔件150，参见图15)的不同配置，以用于保持封装件100与另一器件之间的间距，同时通过包含间隔件150的连接件将封装件100电和物理附接至另一器件。在图14A中，提供了间隔件150A，它是实心球体。间隔件150A的芯材料可以包括任何合适的材料，诸如金属(例如，铜、银、铝、金、镍、铅、铋、铟等)、金属合金(例如，焊料)、化合物、塑料、陶瓷等。选择间隔件150A的材料，以使其熔点温度高于其他标准连接件(例如，包括焊料等并且没有间隔件150A)的回流温度。这将在下面更详细地描述。间隔件150A的直径可以在约30μm至约760μm之间，但是可以考虑其他尺寸。
在图14B中，提供了间隔件150B，其具有实心中心芯152，该实心中心芯152涂覆有第一层154，该第一层154涂覆有第二层156。在一些实施例中，可以省略第一层154。实心中心芯152可以是上面关于间隔件150A讨论的任何材料，并且可以具有在约30μm和约760μm之间的直径。第一层154可以是阻挡层，以防止从实心中心芯152的材料浸出到周围的材料中。第一层154的厚度可以在约0.5μm和约30μm之间，并且可以由诸如镍、氮化钛、氮化钽等的任何合适的材料制成，材料被镀在实心中心芯152上并且围绕实心中心芯152。第二层156可以包括共熔材料，诸如焊料，其被镀在第一层154或实心中心芯152(如果省略了第一层154)上并且围绕实心中心芯152和第一层154(如果使用的话)。在一些实施例中，第二层156的厚度可以在约0.5μm和约30μm之间。选择实心中心芯152的材料，使得其熔点温度高于其他标准连接件(例如，包括焊料等并且没有间隔件150B)的回流温度。第二层156的材料可以具有与其他标准连接件的回流温度相似的回流温度，使得第二层156可以回流。这样，第二层156的材料不同于实心中心芯152的材料。
在图14C中，根据一些实施例，示出了多层间隔件150C。在图14C中，实心中心芯158可以涂覆有若干附加层。在一些实施例中，实心中心芯158可以由第一阻挡层160涂覆，然后导电层162，随后是第二阻挡层164，使得导电层162夹在两个阻挡层之间。在形成第二阻挡层164之后，可以在第二阻挡层164上方涂覆焊料层166。在一些实施例中，可以用形成焊料层166的掺杂子层168的另一种材料掺杂焊料层166。在一些实施例中，实心中心芯158可以是塑料芯，但是可以使用诸如上面关于间隔件150A讨论的任何其他候选材料。第一阻挡层160和第二阻挡层164可以由相同的材料或不同的材料制成，并且可以是任何合适的阻挡材料，诸如镍、氮化钛、氮化钽等。导电层162可以包括任何合适的导电材料，诸如铜、铝、银或它们的组合等。焊料层166可以是任何合适的焊料材料，诸如锡-银复合材料。掺杂的子层168可以包括镍或另一种合适的材料作为掺杂剂，以减少间隔件150C的外层的氧化。选择实心中心芯158和/或导电层162的材料，使得其熔点温度高于其他标准连接件(例如，包括焊料等并且没有间隔件150C)的回流温度。
间隔件150A、150B或150C包括具有较高熔点温度的芯材料。在一些实施例中，芯材料可以是焊料材料，只要其他连接件(例如，图15的导电连接件170)的熔点小于芯材料的熔点。例如，如果连接件是硅铋焊料球，则回流温度为约170℃。锡、银和铜的焊料合金(例如分别为96.5％、3％和0.5％)可用于间隔件150A、150B或150C的芯材料，回流温度为约217℃。因此，可以将焊料连接件加热以回流以进行连接而无需回流间隔件150A、150B或150C的芯材料。通常，芯材料的熔点应比其他导电连接件170(见图15)的材料的熔点高至少约30℃至50℃。类似地，在使用间隔件150B或150C时，其包括外部焊料层，诸如间隔件150B的第二层156或间隔件150C的焊料层166，芯材料的熔点应比外部焊料层(例如，间隔件150B的第二层156或间隔件150C的焊料层166)的熔点高至少约30℃至50℃。
在图15中，导电连接件170形成在第一再分布结构106上方。导电连接件170接触金属化图案110的暴露部分。在一些实施例中，如上所述，可以在钝化层142上方使用钝化层142，并且在形成导电连接件170之前图案化金属化图案110以暴露金属化图案110的部分。同样如上所述，在一些实施例中，可以在金属化图案110的暴露部分上方形成UBM。
在一些实施例中，诸如焊膏或焊料焊盘的焊料材料(例如，图30的焊料部分151)可以沉积或镀在金属化图案110上方，特别是在使用间隔件150A(其为实心球)的实施例中。可以在球安装期间回流焊料材料以附接间隔件150。可以使用球栅阵列(BGA)工艺来沉积导电连接件170和间隔件150。导电连接件170可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料。在一些实施例中，导电连接件170是焊料连接件，其通过诸如蒸发、电镀、印刷、焊料转移、球放置等的常用方法最初形成焊料层而形成。在一实施例中，可以将间隔件150和用于导电连接件170的焊料以一定形式压在金属化图案110(或UBM)的表面上，并且可以执行回流以将材料成形为所需的凸块形状以用于导电连接件170，并且将导电连接件170和间隔件150附接至金属化图案110。
附接导电连接件170的回流还可回流设置在金属化图案110(或UBM)上的焊料材料，以附接间隔件150，诸如在间隔件150包括间隔件150A的情况下，其中间隔件150A不包括任何焊料材料。在其他实施例中，回流可以熔化间隔件150的外部焊料层(例如，间隔件150B的第二层156或间隔件150C的焊料层166)，以将间隔件150附接至金属化图案110(或UBM)。
在一些实施例中，如果尚未执行，则回流还可以将器件140物理地和电耦合至金属化图案110。也可以使用其他合适的工艺。在一些实施例中，在形成导电连接件170并放置间隔件150之后，可以将结构翻转并且放置在胶带上，或者通过间隔件150和导电连接件170固定该结构，并且将其分割成管芯。在其他实施例中，封装件100可以直接在胶带上分割而不将结构翻转。
如图15所示，可以将间隔件150放置在封装件100的拐角处。将导电连接件170放置在剩余的连接位置。图16示出了图15的封装件100的顶视图，示出了连接件，其中间隔件150定位于拐角中，而导电连接件170定位于其他连接件中。
也在图15中示出，在放置导电连接件170和具有间隔件150的连接件之后，可以将封装件100从任何相邻的封装件分割。因此，可以同时形成与封装件100对应的若干封装件。通过沿着划线区域(例如在与封装件100对应的区域和与封装件100相邻的第二封装区域之间)锯切来执行分割工艺275。锯切将封装件100从相邻的第二封装件分割。在一些实施例中，在封装衬底300耦合至封装件100(在下面讨论)之后执行分割工艺275。
图17类似于图15，其中根据一些实施例，除了将间隔件150示出为放置在封装件100的边缘的中心之外，相同的附图标记表示使用相同的工艺形成的相同的元件。在其他实施例中，间隔件150位于封装件的中心处，并且图17中的视图是封装件100的中间的横截面。图18A示出了图17的封装件100的顶视图。在图18A中，间隔件150定位于行的中间的封装件100的相对侧上。在一些实施例中，间隔件150可以定位于所有四个边缘上。在图18B中，间隔件150定位于封装件100的中心，而不沿着封装件100的任何边缘。来自图18A和图18B的间隔件150的布置的布局也可以组合。可以在形成具有间隔件150和导电连接件170的连接件之后执行诸如以上关于图15所述的分割工艺275。
图19类似于图15，其中相同的附图标记表示使用相同工艺形成的相同元件，除了将间隔件150示出为放置在该行中的所有连接件位置处。图20A示出了间隔件150可以放置在封装件100的每个连接件的所有连接件位置处。图20B示出了间隔件150可以放置在封装件100的边缘周围的所有连接件位置处。应该理解，可以将间隔件150的这些布局组合。可以在形成具有间隔件150和导电连接件170的连接件之后执行诸如以上关于图15所述的分割工艺275。
图21A、图21B和图21C示出了根据其他实施例的间隔件块180A、180B和180C(通常称为间隔件块180，参见图22)。间隔件块180可以形成为不同的形状。例如在图21A中，间隔件块180A是圆柱；在图21B中，间隔件块180B是挤压柱或膨胀柱；在图21C中，间隔件块180C是立方体或直角棱柱。可以考虑其他棱柱和形状。间隔件块180具有平坦的上表面和平坦的下表面，使得它们可以使用拾取和放置工艺来放置。间隔件块180A、180B或180C的尺寸可以变化。图21A、图21B和图21C所示的每个尺寸可以是任何合适的尺寸。尺寸D1是间隔件块180A的直径，尺寸D2是间隔件块180A的高度。尺寸D3是间隔件块180B在间隔件块180B的上表面处的直径。尺寸D4是在间隔件块180B的中心或最胖部分处的间隔件块180B的直径。尺寸D5是间隔件块180B的高度。尺寸D6和D7分别是间隔件块180C的深度和宽度，并且尺寸D8是间隔件块180C的高度。在一些实施例中，尺寸D1、D2、D3、D4、D5、D6、D7和D8中的每个可以在约80μm和约1.5mm的范围内，诸如约200μm。尺寸D1、D2、D3、D4、D5、D6、D7和D8中的每个可以彼此不同或可以相同，或者可以是不同尺寸和相同尺寸的组合。然而，如图21B所示，尺寸D4大于D3。在另一个实施例中，尺寸D4可以小于尺寸D3，并且得到的形状是变窄的圆柱或沙漏形状。在一个实施例中，间隔件块180B可与间隔件块180C组合以提供在中间凸出的间隔件块180。
间隔件块180的材料可以包括任何合适的材料，诸如金属(例如，铜、银、铝等)、金属合金、化合物、塑料、陶瓷等。与间隔件150类似，应当选择间隔件块180的材料，使得其熔点温度高于其他标准导电连接件的回流温度。在一些实施例中，间隔件块180可以包括设置在间隔件块180的芯材料上方和/或下方和/或周围的焊料材料层。在一些实施例中，间隔件块180可以包括围绕间隔件块180的芯材料的附加阻挡层，类似于上面分别关于图14B和图14C的间隔件150B和/或间隔件150C所描述的。
在图22中，在放置器件140(诸如以上关于图13所描述的)的同时，使用拾取和放置工艺来定位间隔件块180。同样如上所述，一些实施例可以在金属化图案110的部分上方使用图案化的钝化层142或UBM。可以将诸如焊膏或焊料焊盘的焊料材料(例如，图37的上部焊料部分182)沉积或镀在金属化图案110上方，并且可以用在金属化图案110的将要附接间隔件块180和器件140(如果有的话)的部分上。在放置间隔件块180和器件140之后，可以执行焊料材料的回流以将间隔件块180和器件140物理地和电耦合至金属化图案110。
在图23中，可以在金属化图案110的剩余部分上形成导电连接件170。可以使用与以上关于图15的导电连接件170所述的工艺和材料相似的工艺和材料来形成导电连接件170。。
如图23所示，间隔件块180可以放置在封装件100的拐角处。导电连接件170放置在剩余的连接位置。可以在形成具有间隔件块180和导电连接件170的连接件之后执行诸如以上关于图15所描述的分割工艺275。图24示出了图23的封装件100的顶视图，示出了具有间隔件块180的连接件定位于封装件100的拐角处，而导电连接件170定位于其他连接件中。
图25类似于图23，根据一些实施例，其中相同的附图标记表示使用相同的工艺形成的相同的元件，除了将间隔件块180示出为放置在封装件100的边缘的中心处。在其他实施例中，间隔件块180位于封装件的中心处，并且图25中的视图是封装件100的中间的横截面。图26A示出了图25的封装件100的顶视图。在图26A中，间隔件块180定位在连接件行的中间的封装件100的相对侧上。在一些实施例中，间隔件块180可以定位于所有四个边缘上。在图26B中，间隔件块180定位于封装件100的中心，而不沿着封装件100的任何边缘。来自图26A和图26B的间隔件块180的布置的布局也可以组合。可以在形成具有间隔件块180和导电连接件170的连接件之后执行诸如以上关于图15所述的分割工艺275。
图27类似于图23，其中相同的附图标记表示使用相同工艺形成的相同元件，除了将间隔件块180示出为放置在该行中的所有连接件位置处。图28A示出了间隔件块180可以放置在封装件100的每个连接件的所有连接件位置处。图28B示出了间隔件块180可以放置在封装件100的边缘周围的所有连接件位置处。应当理解，间隔件块180的这些布局可以组合。可以在形成具有间隔件块180和导电连接件170的连接件之后执行诸如以上关于图15所述的分割工艺275。
在图29中，可以使用导电连接件170和连接件(使用间隔件150)将封装件100安装到封装衬底300上以形成3D封装件400。如图29所示，封装件100具有哭泣或皱眉形状的翘曲。当封装件100附接至封装衬底300时，位于封装件100的拐角处的间隔件150在封装件100和封装衬底300之间提供最小的距离，使得导电连接件170不会朝向彼此过度膨胀而导致桥接错误。
封装衬底300可以是中介层、印刷电路板(PCB)、另一封装件等。封装衬底300可以包括有源和无源器件(未示出)。如本领域的普通技术人员将认识到的，可以使用诸如晶体管、电容器、电阻器、它们的组合等的多种器件来生成封装衬底300的设计的结构和功能要求。可以使用任何合适的方法来形成器件。
封装衬底300还可以包括金属化层和通孔(未示出)以及位于金属化层和通孔上方的接触焊盘305。金属化层可以形成在有源和无源器件上方，并且设计为连接各种器件以形成功能电路。金属化层可以由电介质(例如，低k介电材料)和导电材料(例如，铜)的交替层形成，其中通孔互连导电材料层，并且金属化层可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在一些实施例中，封装衬底300基本上没有有源和无源器件。
回流导电连接件170以将封装件100附接至封装衬底300的接触焊盘305。导电连接件170将封装衬底300(包括封装衬底300中的金属化层)电和/或物理耦合至封装件100的第一再分布结构106。当回流导电连接件170时，选择回流温度，使得间隔件150的芯材料不熔化。然而，间隔件150也作为导电连接件附接在封装件100和封装衬底300之间。图29中的虚线框被放大并且在图30和图31中更详细地示出。
在一些实施例中，可在封装件100与封装衬底300之间形成底部填充物(未示出)，并且底部填充物围绕导电连接件170和使用间隔件150的连接件。底部填充物可以在附接封装件100之后通过毛细管流动工艺形成，或者可以在附接封装件100之前通过合适的沉积方法形成。
也可以包括其他部件和工艺。例如，可以包括测试结构以辅助3D封装或3DIC器件的验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘，该测试焊盘允许使用探针和/或探针卡等测试3D封装或3DIC。可以对中间结构以及最终结构执行验证测试。另外，本文公开的结构和方法可以与结合了已知良好管芯的中间验证的测试方法结合使用，以增加产量并且降低成本。
在图30至图32中，示出了根据一些实施例的具有间隔件150的连接的特写(参见图29的虚线框)。间隔件150可以是任何间隔件150A、150B或150C(见图14A、图14B和图14C)。间隔件150可以插入在两个焊料部分151之间，这两个焊料部分151将金属化图案110物理地和电耦合至封装衬底300的接触焊盘305。如图30所示，焊料部分151可以围绕间隔件150的部分。因此，在一些实施例中，间隔件150的侧壁可以暴露而没有焊料部分151。在一些实施例中，两个焊料部分151可以结合在一起并且完全包封间隔件150。
间隔件150可以与金属化图案110和接触焊盘等距，或者可以在垂直方向上更靠近金属化图案110或在垂直方向上更靠近接触焊盘305。在一些实施例中，间隔件150与金属化图案110之间的距离D9可以在约0μm至约400μm之间，并且间隔件150与接触焊盘305之间的距离D10可以在约0μm至约400μm之间，但是可以考虑并可以使用其他距离。图31示出了距离D9和距离D10均为0μm的实施例。金属化图案110和接触焊盘305之间的距离D11由间隔件150的直径以及距离D9和D10确定。D11的最小距离约与间隔件150的直径相同。在一些实施例中，取决于间隔件150的材料，间隔件150可以是可变形的，使得它在0％至约50％之间变形，诸如约5％。在这样的实施例中，D11的最小距离是间隔件150的直径的约50％至约100％。
在一些实施例中，用于焊料部分151的焊料材料可以设置在接触焊盘305和/或金属化图案110上，例如，通过电镀的焊料材料、印刷的焊膏、焊料焊盘等。在一些实施例中，用于焊料部分151的焊料材料可以来自间隔件150。例如，在间隔件150具有多层的情况下，诸如以上关于间隔件150B和150C所描述的，间隔件150的外层可以包括焊料材料。在一些实施例中，当回流间隔件150的外层的焊料材料并且同时回流导电连接件170时，可以形成焊料部分151。在其他实施例中，在将封装件100耦合至封装衬底300之前，可以回流间隔件150的外层的焊料材料，以将间隔件150耦合至金属化图案110。在这样的实施例中，可以首先形成间隔件150和金属化图案110之间的焊料部分151，随后当回流导电连接件170时，形成间隔件150和接触焊盘305之间的焊料部分151。
在图32中，示出了间隔件150，其中焊料部分151从金属化图案110延伸到接触焊盘305并且包封间隔件150。图32中的焊料部分151的配置可以用于间隔件150的任何实施例。特别地，当间隔件150不导电时，使用图32中的焊料部分151的配置，使得焊料部分151提供从金属化图案110到接触焊盘305的导电。距离D9、D10和D11可以如以上关于图30所述。
在图33中，可以使用导电连接件170和连接件(使用间隔件150)将封装件100安装到封装衬底300，以形成3D封装件400。如图33所示，封装件100具有微笑形状的翘曲。当封装件100附接至封装衬底300时，位于封装件100的边缘的中间(参见图18A)或位于封装件100的中间(参见图18B)的间隔件150提供了在封装件100与封装衬底300之间的最小距离，使得导电连接件170不会朝向彼此过度膨胀而导致桥接错误。
在图34中，可以使用具有间隔件150的连接件(在一些实施例中，以及导电连接件170)将封装件100安装到封装衬底300，以形成3D封装件400。如图34所示，封装件100具有哭脸或皱眉形状的翘曲，但是封装件100可以替代地具有微笑的形状。当封装件100附接至封装衬底300时，位于封装件100的每个连接件位置(参见图20A)或沿着封装件100的每个边缘(参见图20B)的间隔件150提供了在封装件100和封装衬底300之间的最小距离。在与图20B所示的实施例一致的实施例的情况下，最小距离防止导电连接件170朝向彼此过度膨胀，这将导致桥接错误。
图35示出了根据一些实施例的在图34的虚线框中的具有间隔件150的连接件的放大图。在隔离件150用于在封装件100的远离封装衬底300翘曲的区域中的连接件的情况下，隔离件150可以不与封装件100和封装衬底300接触。换句话说，距离D11大于间隔件150的直径。距离D9和距离D10的每个可以在约0μm和约400μm之间的范围内，但是它们不会都是0μm。可以考虑并可以使用其他尺寸。
在图36中，可以使用导电连接件170和连接件(使用间隔件块180)将封装件100安装到封装衬底300，以形成3D封装件400。如图36所示，封装件100具有哭脸或皱眉形状的翘曲。当封装件100附接至封装衬底300时，位于封装件100的拐角处的间隔件块180在封装件100和封装衬底300之间提供最小的距离，使得导电连接件170不会朝向彼此过度膨胀而导致桥接错误。
在图37至图38中，示出了根据一些实施例的具有间隔件块180的连接的放大图(参见图36的虚线框)。尽管示出了间隔件块180B(见图21B)，但是间隔件块180可以是间隔件块180A、180B或180C中的任何一个(见图21A、图21B和图21C)。在图37中，间隔件块180可以插入在上部焊料部分182和下部焊料部分184之间，该上部焊料部分182和下部焊料部分184将金属化图案110物理地和电耦合至封装衬底300的接触焊盘305。在一些实施例中，上部焊料部分182的材料可以设置在金属化图案110上，并且下部焊料部分184的材料可以设置在接触焊盘305上，例如，通过电镀的焊料、印刷焊膏、焊料焊盘等。在其他实施例中，在将间隔件块180放置在金属化图案110(见图22)上之前，可以在间隔件块180上设置用于上部焊料部分182或下部焊料部分184的材料。距离D9、D10和D11类似于以上关于图30描述的距离。
在图38中，示出了具有直的侧壁的间隔件块180，类似于间隔件块180A或间隔件块180B(分别参见图21A和图21C)。
在图39A和图39B中，示出了沿着图38的平面A-A的间隔件块180的截面图。在图39A中，示出的间隔件块180与图21C的间隔件块180C一致。在图39B中，示出的间隔件块180与图21A的间隔件块180A或图21B的间隔件块180B一致。在图39A中，虚线轮廓表示上部焊料部分182和/或下部焊料部分184的轮廓的投影。如图39A所示，上部焊料部分182和/或下部焊料部分184的轮廓可以具有圆形侧面。如图39B所示，上部焊料部分182和/或下部焊料部分184的轮廓是圆形的。
在图40中，可以使用导电连接件170和连接件(使用间隔件块180)将封装件100安装到封装衬底300，以形成3D封装件400。如图40所示，封装件100具有微笑形状的翘曲。当封装件100附接至封装衬底300时，位于封装件100的边缘的中间(参见图26A)或位于封装件100的中间(参见图26B)的间隔件块180提供了封装件100和封装衬底300之间的最小距离，使得导电连接件170不会朝向彼此过度膨胀而导致桥接错误。
在图41中，可以使用具有间隔件块180的连接件(在一些实施例中，以及导电连接件170)将封装件100安装到封装衬底300，以形成3D封装件400。如图41所示，封装件100具有哭脸或皱眉形状的翘曲，但是封装件100可以替代地具有微笑形状。当封装件100附接至封装衬底300时，位于封装件100的每个连接件位置(参见图28A)或沿着封装件100的每个边缘(参见图28B)的间隔件块180提供了封装件100和封装衬底300之间的最小距离。在与图28B所示的实施例一致的实施例的情况下，最小距离防止导电连接件170朝向彼此过度膨胀，这将导致桥接错误。
根据一些实施例，图42示出了图41的虚线框中的具有间隔件块180的连接件的放大图。在间隔件块180用于在封装件100的远离封装衬底300翘曲的区域中的连接件中的情况下，距离D9和/或距离D10可以大于在封装件100的朝向封装衬底300翘曲的区域中的连接件中的距离。在将封装件100压到封装衬底300并且回流上部焊料部分182和下部焊料部分184之后，上部焊料部分182和/或下部焊料部分184的宽度可以在侧面凹陷，形成沙漏形状。
实施例在封装件和另一衬底之间的某些连接件中提供了间隔件球或间隔件块。这些间隔件在封装件和衬底之间保持最小距离，使得封装件中的翘曲不会在连接件中造成连接件桥接，因为翘曲会导致封装件和衬底之间的距离太小，使得连接件与另一个连接件由于挤压和变形过大而桥接。这些间隔件可以由几种不同类型的材料制成，并且可以是导电的或不导电的。间隔件球可以全部或部分被焊料围绕。间隔件块可以使用焊料附接。可以使用拾取和放置工艺将间隔件块定位在封装件上。可以使用球栅阵列形成工艺将间隔件球定位在封装件上。结果，封装件接合不太容易出错，并且接合工艺可以使用翘曲的封装件，翘曲的封装件翘曲超过公差通常允许的范围。
一个实施例是一种器件，包括：第一封装件，该第一封装件包括嵌入式管芯和再分布结构。第一连接件附接至再分布结构，第一连接件包括嵌入在第一连接件中的间隔件。第二连接件附接至再分布结构，第二连接件没有间隔件。间隔件的材料具有第一回流温度，第二连接件具有第二回流温度，并且第一回流温度大于第二回流温度。该器件还包括第二封装件，第一连接件和第二连接件将第一封装件电和物理耦合至第二封装件。在实施例中，第一连接件设置在第一封装件的拐角中。在实施例中，间隔件是球形的。在实施例中，间隔件具有平坦的上表面和平坦的下表面。在实施例中，间隔件包括由一个或多个附加层围绕的芯材料。在实施例中，第一连接件还包括：第一焊料材料，设置在间隔件和第一封装件的第一接触件之间；以及第二焊料材料，设置在间隔件和第二封装件的第二接触件之间，其中间隔件的部分不含第一焊料材料并且不含第二焊料材料。在实施例中，第一连接件处的第一封装件和第二封装件之间的第一距离小于第二连接件处的第一封装件和第二封装件之间的第二距离。在实施例中，第一封装件是翘曲的。
另一个实施例是一种器件，包括：第一封装件，该第一封装件包括插入在再分布结构和封装盖之间的嵌入式管芯，该再分布结构具有位于再分布结构的前侧处的第一接触区域和第二接触区域。第一连接件设置在第一封装件的第一接触区域上方，第一连接件的每个包括嵌入在焊料材料中的间隔件。第二连接件设置在第一封装件的第二接触区域上方，第二连接件的每个包括焊料材料。焊料材料的回流温度比间隔件的材料的回流温度低。在实施例中，第一连接件设置在第一连接件和第二连接件的行的中间处。在实施例中，间隔件包封在焊料材料内。在实施例中，间隔件具有平坦的上表面和平坦的下表面。在实施例中，间隔件包括：球形塑料芯；以及导电材料层，围绕球形塑料芯，该导电材料层的回流温度高于焊料材料的回流温度。在实施例中，由于第一封装件中的翘曲，第一连接件的最上表面和第二连接件的最上表面不齐平。在实施例中，第一封装件还包括表面安装器件，该表面安装器件设置在第一连接件和第二连接件之间的第一封装件的表面处。
另一实施例是一种方法，包括：将第一连接件设置在第一封装件的前侧上，第一连接件包括间隔件；以及将第二连接件设置在第一封装件的前侧上，第二连接件没有间隔件。第一封装件与第二器件衬底对准。回流第一连接件和第二连接件以将第一封装件物理和电耦合至第二器件衬底，间隔件在回流期间保持其形状，间隔件在回流期间在第一连接件处的第一封装件和第二器件衬底之间提供最小距离，其中最小距离对应于间隔件的高度。在实施例中，设置第一连接件包括使用拾取和放置工艺将间隔件定位在第一封装件的接触件上，以及回流焊料材料以将间隔件附接至第一封装件。在实施例中，设置第二连接件包括执行球栅形成工艺以将焊球定位在第一封装件的接触件上方，以及回流焊球以将焊球附接至第一封装件，其中设置第一连接件和第二连接件同时发生。在实施例中，间隔件是球形的。在实施例中，间隔件的第一材料包括金属、金属合金、塑料或陶瓷，并且其中，间隔件的第一材料具有比第二连接件的第二材料更高的熔点。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
第一封装件，所述第一封装件包括嵌入式管芯和再分布结构；
第一连接件，附接至所述再分布结构，所述第一连接件包括嵌入在所述第一连接件中的间隔件；
第二连接件，附接至所述再分布结构，所述第二连接件没有所述间隔件，其中，所述间隔件的材料具有第一回流温度，所述第二连接件具有第二回流温度，并且所述第一回流温度大于所述第二回流温度；以及
第二封装件，所述第一连接件和所述第二连接件将所述第一封装件电耦合和物理耦合至所述第二封装件。
2.根据权利要求1所述的半导体器件，其中，所述第一连接件设置在所述第一封装件的拐角中。
3.根据权利要求1所述的半导体器件，其中，所述间隔件是球形的。
4.根据权利要求1所述的半导体器件，其中，所述间隔件具有平坦的上表面和平坦的下表面。
5.根据权利要求1所述的半导体器件，其中，所述间隔件包括由一个或多个附加层围绕的芯材料。
6.根据权利要求1所述的半导体器件，其中，所述第一连接件还包括：
第一焊料材料，设置在所述间隔件和所述第一封装件的第一接触件之间；以及
第二焊料材料，设置在所述间隔件和所述第二封装件的第二接触件之间，其中，所述间隔件的部分不含所述第一焊料材料并且不含所述第二焊料材料。
7.根据权利要求1所述的半导体器件，其中，所述第一连接件处的所述第一封装件和所述第二封装件之间的第一距离小于所述第二连接件处的所述第一封装件和所述第二封装件之间的第二距离。
8.根据权利要求1所述的半导体器件，其中，所述第一封装件是翘曲的。
9.一种半导体器件，包括：
第一封装件，所述第一封装件包括插入在再分布结构和封装盖之间的嵌入式管芯，所述再分布结构具有位于所述再分布结构的前侧处的第一接触区域和第二接触区域；
第一连接件，设置在所述第一封装件的所述第一接触区域上方，所述第一连接件的每个包括嵌入在焊料材料中的间隔件；以及
第二连接件，设置在所述第一封装件的所述第二接触区域上方，所述第二连接件的每个包括所述焊料材料，所述焊料材料的回流温度比所述间隔件的材料的回流温度低。
10.一种形成半导体器件的方法，包括：
将第一连接件设置在第一封装件的前侧上，所述第一连接件包括间隔件；
将第二连接件设置在所述第一封装件的前侧上，所述第二连接件没有所述间隔件；
将所述第一封装件与第二器件衬底对准；以及
回流所述第一连接件和所述第二连接件以将所述第一封装件物理耦合和电耦合至所述第二器件衬底，所述间隔件在所述回流期间保持所述间隔件的形状，所述间隔件在所述回流期间在所述第一连接件处的所述第一封装件和所述第二器件衬底之间提供最小距离，其中，所述最小距离对应于所述间隔件的高度。
CN202011117507.7A 2019-12-26 2020-10-19 半导体器件及其形成方法 Active CN113056097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/727,159 2019-12-26
US16/727,159 US11664300B2 (en) 2019-12-26 2019-12-26 Fan-out packages and methods of forming the same

Publications (2)

Publication Number Publication Date
CN113056097A true CN113056097A (zh) 2021-06-29
CN113056097B CN113056097B (zh) 2024-11-08

Family

ID=76036054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011117507.7A Active CN113056097B (zh) 2019-12-26 2020-10-19 半导体器件及其形成方法

Country Status (5)

Country Link
US (3) US11664300B2 (zh)
KR (2) KR20210084195A (zh)
CN (1) CN113056097B (zh)
DE (1) DE102020100002B4 (zh)
TW (1) TWI721884B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101426A (zh) * 2022-08-25 2022-09-23 盛合晶微半导体(江阴)有限公司 一种半导体封装结构及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102698828B1 (ko) * 2019-12-26 2024-08-26 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
KR102749279B1 (ko) 2020-02-27 2025-01-02 삼성전자주식회사 반도체 패키지
US11798897B2 (en) * 2021-03-26 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of manufacturing the same
US11876074B2 (en) * 2021-12-23 2024-01-16 Nanya Technology Corporation Semiconductor device with hollow interconnectors
US11876075B2 (en) * 2021-12-23 2024-01-16 Nanya Technology Corporation Semiconductor device with composite bottom interconnectors
US12431398B2 (en) * 2022-01-19 2025-09-30 Avago Technologies International Sales Pte. Limited Interconnection array device with support
US12494401B2 (en) * 2022-08-26 2025-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
GB2623543A (en) * 2022-10-19 2024-04-24 Rolls Royce Deutschland Ltd & Co Kg Method of managing heat dissipation for surface mounted devices
US20240387341A1 (en) * 2023-05-17 2024-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Embedding barrier layer in fine-pitch bond structures

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040100164A1 (en) * 2002-11-26 2004-05-27 Murata Manufacturing Co., Ltd. Manufacturing method of electronic device
US20040159925A1 (en) * 2003-02-19 2004-08-19 Renesas Technology Corp. Semiconductor device and method for manufacture thereof
WO2006119533A1 (en) * 2005-05-09 2006-11-16 Silverbrook Research Pty Ltd Wireless device with reader for machine readable indicia and method of effecting communication with a remote server
US20090091022A1 (en) * 2007-10-09 2009-04-09 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US20100084765A1 (en) * 2008-10-02 2010-04-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package having bump ball
US20120273960A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Embedding TSV Semiconductor Die Within Encapsulant with TMV for Vertical Interconnect in POP
US20130293355A1 (en) * 2006-08-16 2013-11-07 James Christopher System and method for tracking shopping behavior
US20140091463A1 (en) * 2012-09-28 2014-04-03 Hae-jung Yu Semiconductor package apparatus
US20140264792A1 (en) * 2013-03-14 2014-09-18 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US20140319682A1 (en) * 2012-11-07 2014-10-30 Rajen S. Sidhu Multi-solder techniques and configurations for integrated circuit package assembly
CN104716103A (zh) * 2013-12-11 2015-06-17 台湾积体电路制造股份有限公司 具有间隙的底部填充图案
US20150259194A1 (en) * 2014-03-13 2015-09-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Microelectromechanical Systems (MEMS) Package
US20170077022A1 (en) * 2011-12-30 2017-03-16 Deca Technologies Inc. Fully molded miniaturized semiconductor module
CN108699673A (zh) * 2016-02-29 2018-10-23 三井金属矿业株式会社 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法
CN109585391A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
US20190326245A1 (en) * 2018-04-18 2019-10-24 Texas Instruments Incorporated Flip chip integrated circuit packages with spacers

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
JP2002151532A (ja) * 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
US7053491B2 (en) * 2002-02-04 2006-05-30 Intel Corporation Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board
US20050013557A1 (en) * 2003-07-14 2005-01-20 Daoqiang Lu Optical packages and methods for controlling a standoff height in optical packages
JP2007516602A (ja) 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
KR100892935B1 (ko) * 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
JP4423285B2 (ja) * 2006-12-19 2010-03-03 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
US7851906B2 (en) 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
US7619305B2 (en) 2007-08-15 2009-11-17 Powertech Technology Inc. Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
JP5343969B2 (ja) 2008-07-25 2013-11-13 日本電気株式会社 封止パッケージ、プリント回路基板、電子機器及び封止パッケージの製造方法
US8779587B2 (en) * 2008-09-16 2014-07-15 Agere Systems Llc PB-free solder bumps with improved mechanical properties
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
JP5421863B2 (ja) * 2010-06-28 2014-02-19 新光電気工業株式会社 半導体パッケージの製造方法
KR20120089150A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 패키지 온 패키지
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
JP2013004737A (ja) 2011-06-16 2013-01-07 Shinko Electric Ind Co Ltd 半導体パッケージ
TW201306197A (zh) 2011-07-22 2013-02-01 力成科技股份有限公司 以金屬柱銲接為晶片連接之半導體封裝構造
US9721912B2 (en) 2011-11-02 2017-08-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to furnish shock absorber functionality
JP2013219170A (ja) * 2012-04-09 2013-10-24 Yokogawa Electric Corp 基板装置
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
KR20150074168A (ko) 2012-10-23 2015-07-01 테세라, 인코포레이티드 둘 이상의 다이에 대한 다중 다이 적층
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
KR20150066184A (ko) 2013-12-06 2015-06-16 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9597752B2 (en) * 2015-03-13 2017-03-21 Mediatek Inc. Composite solder ball, semiconductor package using the same, semiconductor device using the same and manufacturing method thereof
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9576922B2 (en) * 2015-05-04 2017-02-21 Globalfoundries Inc. Silver alloying post-chip join
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10403601B2 (en) * 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
US10242940B2 (en) * 2016-10-17 2019-03-26 Advanced Semiconductor Engineering, Inc. Fan-out ball grid array package structure and process for manufacturing the same
US9974174B1 (en) * 2016-10-26 2018-05-15 Nxp Usa, Inc. Package to board interconnect structure with built-in reference plane structure
DE102016121801B4 (de) 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
US10103125B2 (en) 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US20180226361A1 (en) 2017-01-30 2018-08-09 Skyworks Solutions, Inc. Controlled standoff for module with ball grid array
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10957656B2 (en) * 2017-09-27 2021-03-23 Intel Corporation Integrated circuit packages with patterned protective material
TWI640068B (zh) 2017-11-30 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI647769B (zh) 2018-02-14 2019-01-11 矽品精密工業股份有限公司 電子封裝件之製法
US10593620B2 (en) * 2018-04-27 2020-03-17 Advanced Micro Devices, Inc. Fan-out package with multi-layer redistribution layer structure
US11916003B2 (en) * 2019-09-18 2024-02-27 Intel Corporation Varied ball ball-grid-array (BGA) packages

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040100164A1 (en) * 2002-11-26 2004-05-27 Murata Manufacturing Co., Ltd. Manufacturing method of electronic device
US20040159925A1 (en) * 2003-02-19 2004-08-19 Renesas Technology Corp. Semiconductor device and method for manufacture thereof
WO2006119533A1 (en) * 2005-05-09 2006-11-16 Silverbrook Research Pty Ltd Wireless device with reader for machine readable indicia and method of effecting communication with a remote server
US20130293355A1 (en) * 2006-08-16 2013-11-07 James Christopher System and method for tracking shopping behavior
US20090091022A1 (en) * 2007-10-09 2009-04-09 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US20100084765A1 (en) * 2008-10-02 2010-04-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package having bump ball
US20120273960A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Embedding TSV Semiconductor Die Within Encapsulant with TMV for Vertical Interconnect in POP
US20170077022A1 (en) * 2011-12-30 2017-03-16 Deca Technologies Inc. Fully molded miniaturized semiconductor module
US20140091463A1 (en) * 2012-09-28 2014-04-03 Hae-jung Yu Semiconductor package apparatus
US20140319682A1 (en) * 2012-11-07 2014-10-30 Rajen S. Sidhu Multi-solder techniques and configurations for integrated circuit package assembly
US20140264792A1 (en) * 2013-03-14 2014-09-18 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN104716103A (zh) * 2013-12-11 2015-06-17 台湾积体电路制造股份有限公司 具有间隙的底部填充图案
US20150259194A1 (en) * 2014-03-13 2015-09-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Microelectromechanical Systems (MEMS) Package
CN108699673A (zh) * 2016-02-29 2018-10-23 三井金属矿业株式会社 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法
CN109585391A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
US20190326245A1 (en) * 2018-04-18 2019-10-24 Texas Instruments Incorporated Flip chip integrated circuit packages with spacers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101426A (zh) * 2022-08-25 2022-09-23 盛合晶微半导体(江阴)有限公司 一种半导体封装结构及其制备方法

Also Published As

Publication number Publication date
US20250336786A1 (en) 2025-10-30
DE102020100002A1 (de) 2021-07-01
US20220359356A1 (en) 2022-11-10
KR20230078607A (ko) 2023-06-02
TW202125729A (zh) 2021-07-01
TWI721884B (zh) 2021-03-11
KR20210084195A (ko) 2021-07-07
DE102020100002B4 (de) 2023-10-05
US20210202358A1 (en) 2021-07-01
CN113056097B (zh) 2024-11-08
KR102647008B1 (ko) 2024-03-13
US11664300B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
KR102585621B1 (ko) 집적 회로 패키지 및 방법
CN113113382B (zh) 封装结构、封装件及其形成方法
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
CN113658944B (zh) 半导体封装件及其形成方法
CN113113381B (zh) 封装结构及其形成方法
CN113314496B (zh) 半导体结构及其形成方法和封装件
TWI723793B (zh) 半導體元件及其形成方法
US12183714B2 (en) Package structures and method for forming the same
CN112864119A (zh) 集成电路封装件及其形成方法
CN113675163B (zh) 半导体器件及其制造方法
CN113314506B (zh) 半导体器件及其形成方法
CN220510023U (zh) 半导体封装
CN113675161B (zh) 封装结构及其形成方法
US12051639B2 (en) Package structure and manufacturing method thereof
KR102473590B1 (ko) 반도체 디바이스 및 방법
CN218996710U (zh) 半导体封装
KR20250021280A (ko) 반도체 패키지들 내의 패키지 커넥터들 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant