[go: up one dir, main page]

CN112701034A - 栅极的制造方法 - Google Patents

栅极的制造方法 Download PDF

Info

Publication number
CN112701034A
CN112701034A CN202011561763.5A CN202011561763A CN112701034A CN 112701034 A CN112701034 A CN 112701034A CN 202011561763 A CN202011561763 A CN 202011561763A CN 112701034 A CN112701034 A CN 112701034A
Authority
CN
China
Prior art keywords
photoresist
gate
layer
manufacturing
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011561763.5A
Other languages
English (en)
Other versions
CN112701034B (zh
Inventor
付嵛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011561763.5A priority Critical patent/CN112701034B/zh
Publication of CN112701034A publication Critical patent/CN112701034A/zh
Application granted granted Critical
Publication of CN112701034B publication Critical patent/CN112701034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10D64/01316—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及栅极的制造方法，涉及半导体集成电路制造技术，利用ISO区域loading效应，采用降低光刻胶的厚度，如此ISO区域光刻胶降低的速率也会相应较慢以达到减小不同区域光刻胶厚度差异的效果；并且由于光刻胶减薄，EB1去除多晶硅栅顶层光刻胶的干刻程式强度也可以相应减小，那么ISO区域EB1时可以消耗更少的光刻胶，以便增加后续EB2的defect window，而弥补干刻工艺过程中OX residue与SiGe film damage工艺窗口不足的问题，而达到改善HK28光刻胶回刻流程干刻工艺后缺陷的问题。

Description

栅极的制造方法
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种栅极的制造方法。
背景技术
HKMG工艺如28nm的HKMG中需要同时形成高介电常数(HK)的栅介质层以及金属栅(MG)，在现有HKMG工艺通常采用后金属栅极工艺。在后金属栅极工艺中，通常采用虚拟栅极结构即伪栅极结构的多晶硅栅(Poly)即伪多晶硅栅(Dummy Poly)来形成器件的栅介质层、沟道区和源漏区，之后再进行金属栅的置换，即将伪栅极结构的多晶硅栅去除(Dummy polyremove，DPR)，再用金属填充多晶硅栅的去除区域形成金属栅。而在去除多晶硅栅之前，在多晶硅栅的顶部还形成有包括有氧化层的的硬质掩模层(Hard Mask，HM)，故在去除多晶硅栅之前需要将硬质掩模层的氧化层去除。另半导体衬底上的多晶硅栅的密度和尺寸往往不同，具体的，可参阅图1a，图1a为现有的栅极制造过程之一的器件结构示意图，如图1a所示半导体衬底100上包括空旷区110、孤立图形区(ISO)120和密集图形区(density)130，其器件密度逐渐增加。并伪多晶硅栅极结构包括栅介质层210、多晶硅栅220、以及第一氮化层231和第二氧化层232形成的硬质掩膜层230。并多晶硅栅包括大尺寸的多晶硅栅和小尺寸的多晶硅栅。
现有的去除硬质掩模层的氧化层的过程包括：步骤一、形成光刻胶310；步骤二、通过一道光刻工艺，将大块多晶硅栅上的光刻胶打开，如图1b所示的现有的栅极制造过程之一的器件结构示意图；步骤三、再通过一道光刻胶(PR)的回刻刻蚀(etch back，EB)即EB1，将其余多晶硅栅上的光刻胶也打开，这主要是为了克服大块多晶硅栅上的光刻胶负载(loading)，这时全部多晶硅栅已经打开，如图1c所示的现有的栅极制造过程之一的器件结构示意图；步骤四、再进行第二次回刻工艺即EB2，对硬质掩模层的第二氧化层232进行去除，如图1d所示的现有的栅极制造过程之一的器件结构示意图。如上所述在28nm HKMG工艺中，为避免在去除多晶硅栅的硬质掩模层的氧化层的过程中对有源区等其他区域造成损伤(damage)，会通过一道光刻胶，将其他区域保护起来，这里EB1后，要特别注意小块多晶硅栅上光刻胶的残余量，太高，易导致多晶硅栅上光刻胶没有完全打开，造成硬掩膜层不能完全去除；但过低的光刻胶，易导致多晶硅栅两侧有源区(AA)表面上的锗硅(SGe)甚至AA上没有光刻胶保护，最终会造成镍硅化物(Nisi)或SiGe damage，而致使ISO区域光刻胶厚度较薄从而引起干刻工艺过程中OX residue与SiGe film damage工艺窗口不足。这主要是由于光刻胶在不同区域的高度差引起的，如图1a所示光刻胶310在密集图形区(density)130高出伪栅极结构H1为110nm的距离，在空旷区110高出衬底h1为160nm的距离。且从密集图形区(density)130、孤立图形区(ISO)120至空旷区110光刻胶的顶部高度依次减小。
对此，现有技术的主要解决办法为尽量增加光刻胶厚度，以减小光刻胶填充的loading效应而弥补干刻工艺过程中OX residue与SiGe film damage工艺窗口不足的问题，但是实际产品显示由于ISO区域过大通过增厚光刻胶很难减小此问题。
发明内容
本发明在于提供一种栅极的制造方法，包括：S1：提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅，所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区，空旷区、孤立图形区和密集图形区分别位于不同的有源区；S2：在所述多晶硅栅的表面形成硬质掩模层，所述硬质掩膜层由第一氮化层和第二氧化层叠加而成；S3：进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层、所述多晶硅栅和所述硬质掩模层叠加而成；S4：在各所述伪栅极结构的侧面形成侧墙；S5：在所述伪栅极结构两侧的有源区中形成器件的源区和漏区，在形成器件的源区和漏区的过程中包括组件增强工艺，所述组件增强工艺在p型场效应晶体管的源区或漏区形成锗硅层；S6：形成光刻胶，光刻胶在密集图形区高出伪栅极结构15nm至25nm之间，在空旷区高出衬底90nm至110nm之间；S7：进行第一次光刻胶的回刻刻蚀，将所有多晶硅栅上的光刻胶打开；S8：进行第二次光刻胶的回刻刻蚀，去除硬质掩模层的第二氧化层；以及S9：去除多晶硅栅，在多晶硅栅的去除区域形成金属栅。
更进一步的，在S6中从密集图形区、孤立图形区至空旷区光刻胶的顶部高度依次减小。
更进一步的，在S6中光刻胶在密集图形区高出伪栅极结构20nm，在空旷区高出半导体衬底100nm。
更进一步的，S7中第一次光刻胶的回刻刻蚀刻蚀掉45nm至65nm的光刻胶。
更进一步的，第一次光刻胶的回刻刻蚀刻蚀掉55nm的光刻胶。
更进一步的，在S6和S7之间还包括S61：通过一道光刻工艺，将大块多晶硅栅上的光刻胶打开。
更进一步的，所述半导体衬底为硅衬底。
更进一步的，所述栅介质层包括高介电常数层。
更进一步的，所述场氧化层为浅沟槽场氧。
更进一步的，采用浅沟槽隔离工艺形成所述浅沟槽场氧
附图说明
图1a-图1d为现有的栅极制造过程之一的器件结构示意图。
图2a-图2c为本发明一实施例的栅极的制造过程之一的器件结构示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明一实施例中，在于提供一种栅极的制造方法，包括：S1：提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅，所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区，空旷区、孤立图形区和密集图形区分别位于不同的有源区；S2：在所述多晶硅栅的表面形成硬质掩模层，所述硬质掩膜层由第一氮化层和第二氧化层叠加而成；S3：进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层、所述多晶硅栅和所述硬质掩模层叠加而成；S4：在各所述伪栅极结构的侧面形成侧墙；S5：在所述伪栅极结构两侧的有源区中形成器件的源区和漏区，在形成器件的源区和漏区的过程中包括组件增强工艺，所述组件增强工艺在p型场效应晶体管的源区或漏区形成锗硅层；S6：形成光刻胶，光刻胶在密集图形区高出伪栅极结构15nm至25nm之间，在空旷区高出衬底90nm至110nm之间；S7：进行第一次光刻胶的回刻刻蚀，将所有多晶硅栅上的光刻胶打开；S8：进行第二次光刻胶的回刻刻蚀，去除硬质掩模层的第二氧化层；以及S9：去除多晶硅栅，在多晶硅栅的去除区域形成金属栅。
具体的，请参阅图2a-图2c，图2a-图2c为本发明一实施例的栅极的制造过程之一的器件结构示意图。本发明一实施例的栅极的制造方法，包括：
S1：如图2a所示，提供一半导体衬底1000，在所述半导体衬底1000表面依次形成栅介质层2100和多晶硅栅2200，所述半导体衬底1000中形成有场氧化层1010，由所述场氧化层1010隔离出有源区，空旷区1100、孤立图形区(ISO)1200和密集图形区(density)1300分别位于不同的有源区。
所述半导体衬底1000为硅衬底。
所述栅介质层2100包括高介电常数层。
且空旷区1100、孤立图形区(ISO)1200和密集图形区(density)1300的器件密度逐渐增加。并多晶硅栅包括大尺寸的多晶硅栅和小尺寸的多晶硅栅，如孤立图形区(ISO)1200内的多晶硅栅为大尺寸的多晶硅栅，密集图形区(density)1300内的多晶硅栅为小尺寸的多晶硅栅。
所述场氧化层1010为浅沟槽场氧，采用浅沟槽隔离工艺形成。
S2：如图2a所示，在所述多晶硅栅2200的表面形成硬质掩模层2300，所述硬质掩膜层2300由第一氮化层2310和第二氧化层2320叠加而成。
S3：如图2a所示，进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层2100、所述多晶硅栅2200和所述硬质掩模层2300叠加而成。
S4：如图2a所示，在各所述伪栅极结构的侧面形成侧墙2400。
所述侧墙2400的材料包括氮化层。
S5：在所述伪栅极结构两侧的有源区中形成器件的源区和漏区，在形成器件的源区和漏区的过程中包括组件增强工艺，所述组件增强工艺在p型场效应晶体管的源区或漏区形成锗硅层(SiGe)。
S6：如图2a所示，形成光刻胶3100，光刻胶3100在密集图形区(density)1300高出伪栅极结构15nm至25nm之间，在空旷区1100高出衬底90nm至110nm之间。
更具体的，从密集图形区(density)1300、孤立图形区(ISO)1200至空旷区1100光刻胶的顶部高度依次减小。
也即相对于现有技术本发明采用减薄光刻胶厚度的方法。如现有技术的图1a所示光刻胶310在密集图形区(density)130高出伪栅极结构110nm，在空旷区110高出衬底160nm。因此，相对于现有技术，本发明S6形成的光刻胶的厚度大大减小。
更具体的，在一实施例中，光刻胶3100在密集图形区(density)1300高出伪栅极结构20nm，在空旷区1100高出半导体衬底100nm。
S7：如图2b所示，进行第一次光刻胶(PR)的回刻刻蚀(etch back，EB)即EB1，将所有多晶硅栅上的光刻胶打开。
由于S6中形成的光刻胶厚度较薄，则相对于现有技术本申请的第一次光刻胶的回刻刻蚀工艺的强度也可以相应减小，如通过减少第一次光刻胶的回刻刻蚀工艺的刻蚀时间或功率来减小第一次光刻胶的回刻刻蚀工艺的强度。
由于光刻胶减薄，EB1去除多晶硅栅顶层光刻胶的干刻程式强度也可以相应减小，那么ISO区域EB1时可以消耗更少的光刻胶，以便增加后续EB2的defect window。
如图1c所示的现有技术，第一次光刻胶的回刻刻蚀EB1刻蚀掉145nm的光刻胶。而如本申请图2b所示，本申请的第一次光刻胶的回刻刻蚀EB1刻蚀掉45nm至65nm的光刻胶，更具体的，第一次光刻胶的回刻刻蚀EB1刻蚀掉55nm的光刻胶。
S8：如图2c所示，进行第二次光刻胶(PR)的回刻刻蚀(etch back，EB)即EB2，去除硬质掩模层的第二氧化层2320。
S9：去除多晶硅栅，在多晶硅栅的去除区域形成金属栅。
在本发明一实施例中，在S6和S7之间还可包括S61：通过一道光刻工艺，将大块多晶硅栅上的光刻胶打开。
如上所述，本申请发明人相对于现有技术的惯用方式反向思考，利用ISO区域loading效应，现有技术采用增加光刻胶的厚度，然该方法对于ISO区域的增厚比率较低，那么本申请反向思考采用降低光刻胶的厚度，如此ISO区域光刻胶降低的速率也会相应较慢以达到减小不同区域光刻胶厚度差异的效果；并且由于光刻胶减薄，EB1去除多晶硅栅顶层光刻胶的干刻程式强度也可以相应减小，那么ISO区域EB1时可以消耗更少的光刻胶，以便增加后续EB2的defect window，而弥补干刻工艺过程中OX residue与SiGe film damage工艺窗口不足的问题，而达到改善HK28光刻胶回刻(PREB)流程干刻工艺后缺陷的问题。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种栅极的制造方法，其特征在于，包括：
S1：提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅，所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区，空旷区、孤立图形区和密集图形区分别位于不同的有源区；
S2：在所述多晶硅栅的表面形成硬质掩模层，所述硬质掩膜层由第一氮化层和第二氧化层叠加而成；
S3：进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层、所述多晶硅栅和所述硬质掩模层叠加而成；
S4：在各所述伪栅极结构的侧面形成侧墙；
S5：在所述伪栅极结构两侧的有源区中形成器件的源区和漏区，在形成器件的源区和漏区的过程中包括组件增强工艺，所述组件增强工艺在p型场效应晶体管的源区或漏区形成锗硅层；
S6：形成光刻胶，光刻胶在密集图形区高出伪栅极结构15nm至25nm之间，在空旷区高出衬底90nm至110nm之间；
S7：进行第一次光刻胶的回刻刻蚀，将所有多晶硅栅上的光刻胶打开；
S8：进行第二次光刻胶的回刻刻蚀，去除硬质掩模层的第二氧化层；以及
S9：去除多晶硅栅，在多晶硅栅的去除区域形成金属栅。
2.根据权利要求1所述的栅极的制造方法，其特征在于，在S6中从密集图形区、孤立图形区至空旷区光刻胶的顶部高度依次减小。
3.根据权利要求1所述的栅极的制造方法，其特征在于，在S6中光刻胶在密集图形区高出伪栅极结构20nm，在空旷区高出半导体衬底100nm。
4.根据权利要求1所述的栅极的制造方法，其特征在于，S7中第一次光刻胶的回刻刻蚀刻蚀掉45nm至65nm的光刻胶。
5.根据权利要求4所述的栅极的制造方法，其特征在于，第一次光刻胶的回刻刻蚀刻蚀掉55nm的光刻胶。
6.根据权利要求1所述的栅极的制造方法，其特征在于，在S6和S7之间还包括S61：通过一道光刻工艺，将大块多晶硅栅上的光刻胶打开。
7.根据权利要求1所述的栅极的制造方法，其特征在于，所述半导体衬底为硅衬底。
8.根据权利要求1所述的栅极的制造方法，其特征在于，所述栅介质层包括高介电常数层。
9.根据权利要求1所述的栅极的制造方法，其特征在于，所述场氧化层为浅沟槽场氧。
10.根据权利要求9所述的栅极的制造方法，其特征在于，采用浅沟槽隔离工艺形成所述浅沟槽场氧。
CN202011561763.5A 2020-12-25 2020-12-25 栅极的制造方法 Active CN112701034B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011561763.5A CN112701034B (zh) 2020-12-25 2020-12-25 栅极的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011561763.5A CN112701034B (zh) 2020-12-25 2020-12-25 栅极的制造方法

Publications (2)

Publication Number Publication Date
CN112701034A true CN112701034A (zh) 2021-04-23
CN112701034B CN112701034B (zh) 2024-04-26

Family

ID=75510632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011561763.5A Active CN112701034B (zh) 2020-12-25 2020-12-25 栅极的制造方法

Country Status (1)

Country Link
CN (1) CN112701034B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101417A (zh) * 2022-06-28 2022-09-23 上海华力集成电路制造有限公司 去除伪栅多晶硅表面硬质掩膜层的方法
CN115148739A (zh) * 2022-06-27 2022-10-04 上海华力集成电路制造有限公司 静态随机存储器的形成方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1174406A (zh) * 1996-08-13 1998-02-25 株式会社日立制作所 半导体集成电路装置的制造方法
US20020061616A1 (en) * 2000-11-22 2002-05-23 Kim Jae Hyung Method for fabricating semiconductor device
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US20070004167A1 (en) * 2005-06-30 2007-01-04 Hynix Semiconductor Inc. Method of manufacturing semiconductor device
KR20070018223A (ko) * 2005-08-09 2007-02-14 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20080074529A (ko) * 2007-02-09 2008-08-13 삼성전자주식회사 반도체 소자의 콘택 형성 방법
US20100065898A1 (en) * 2008-09-16 2010-03-18 Choi Young-Jin Integrated circuit semiconductor device having different gate stacks in cell region and core/peripheral region and method of manufacturing the same
CN103178045A (zh) * 2011-12-26 2013-06-26 三星电子株式会社 半导体器件及其制造方法
CN104425220A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 图案的形成方法
CN108520865A (zh) * 2018-03-21 2018-09-11 上海华力集成电路制造有限公司 栅极的制造方法
CN109637979A (zh) * 2018-12-19 2019-04-16 上海华力集成电路制造有限公司 栅极的制造方法
CN110148585A (zh) * 2019-05-14 2019-08-20 上海集成电路研发中心有限公司 金属栅极及其制造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1174406A (zh) * 1996-08-13 1998-02-25 株式会社日立制作所 半导体集成电路装置的制造方法
US20020061616A1 (en) * 2000-11-22 2002-05-23 Kim Jae Hyung Method for fabricating semiconductor device
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US20040082125A1 (en) * 2002-10-29 2004-04-29 Taiwan Semiconductor Manufacturing Company Novel dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US20070004167A1 (en) * 2005-06-30 2007-01-04 Hynix Semiconductor Inc. Method of manufacturing semiconductor device
KR20070018223A (ko) * 2005-08-09 2007-02-14 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20080074529A (ko) * 2007-02-09 2008-08-13 삼성전자주식회사 반도체 소자의 콘택 형성 방법
US20100065898A1 (en) * 2008-09-16 2010-03-18 Choi Young-Jin Integrated circuit semiconductor device having different gate stacks in cell region and core/peripheral region and method of manufacturing the same
CN103178045A (zh) * 2011-12-26 2013-06-26 三星电子株式会社 半导体器件及其制造方法
CN104425220A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 图案的形成方法
CN108520865A (zh) * 2018-03-21 2018-09-11 上海华力集成电路制造有限公司 栅极的制造方法
CN109637979A (zh) * 2018-12-19 2019-04-16 上海华力集成电路制造有限公司 栅极的制造方法
CN110148585A (zh) * 2019-05-14 2019-08-20 上海集成电路研发中心有限公司 金属栅极及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148739A (zh) * 2022-06-27 2022-10-04 上海华力集成电路制造有限公司 静态随机存储器的形成方法
CN115101417A (zh) * 2022-06-28 2022-09-23 上海华力集成电路制造有限公司 去除伪栅多晶硅表面硬质掩膜层的方法

Also Published As

Publication number Publication date
CN112701034B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
US20240365542A1 (en) Semiconductor device and manufacturing method thereof
US8058690B2 (en) Integration of planar and tri-gate devices on the same substrate
KR102112114B1 (ko) 반도체 디바이스 및 그 제조 방법
US8741701B2 (en) Fin structure formation including partial spacer removal
CN109637979B (zh) 栅极的制造方法
US10283512B2 (en) Semiconductor device and manufacturing method thereof
TW200945556A (en) Semiconductor device and method of manufacturing semiconductor device
US10229854B1 (en) FinFET gate cut after dummy gate removal
CN108520865A (zh) 栅极的制造方法
CN114334824A (zh) 后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法
CN119153411B (zh) 半导体结构的制备方法、半导体结构
CN1959958B (zh) 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构
CN112701034B (zh) 栅极的制造方法
US10964586B2 (en) Semiconductor structure including isolations
CN107993978B (zh) 一种半导体器件及其制作方法、电子装置
CN108695259B (zh) 具有hkmg的mos晶体管的制造方法
US7879726B2 (en) Methods of forming semiconductor devices using selective etching of an active region through a hardmask
CN108735670B (zh) 一种半导体器件及其制造方法和电子装置
TWI755545B (zh) 包含隔離結構之半導體結構及其製作方法
CN115410991A (zh) 一种接触孔形成方法
CN114975112A (zh) 一种半导体器件的形成方法
CN105097462B (zh) 一种半导体器件的制造方法
CN120614820A (zh) 一种半导体结构及其制备方法
US20050090088A1 (en) Method for forming a word line spacer with good square profile
CN121152288A (zh) 半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant