TWI755545B - 包含隔離結構之半導體結構及其製作方法 - Google Patents

Abstract

一種製作包含隔離結構之一半導體結構之方法，包含：接納包含一第一區及一第二區之一基板；形成一圖案化硬遮罩，該圖案化硬遮罩包含暴露該第一區之一部分之一第一開口及暴露該第二區之一部分之一第二開口；在該第一區中形成一第一溝槽且在該第二區中形成一第二溝槽；對該圖案化硬遮罩在該第一區域中之一部分及該基板自該第一溝槽暴露之一部分執行一離子植入；擴大該第一開口以形成一第三開口且擴大該第二開口以形成一第四開口；及藉由填充該第一溝槽形成一第一隔離結構且藉由填充該第二溝槽形成一第二隔離結構。

Description

包含隔離結構之半導體結構及其製作方法

本發明實施例係有關包含隔離結構之半導體結構及其製作方法。

在當今積體電路產業中，成百上千個半導體裝置係建置於一單個晶片上。該晶片上之每個裝置必須經電隔離以確保其在不彼此干擾的情況下獨立操作。隔離半導體裝置之技術已成為用於分離不同裝置或不同功能區之現代半導體技術之一重要態樣。在半導體裝置高度整合的情況下，裝置中之不當電隔離將引起電流洩漏，且電流洩漏可消耗大量電力並損及功能性。在功能性降低之一些實例中包含閂鎖效應(其可暫時或永久損壞電路)、雜訊邊限降級、電壓偏移及串擾。 淺溝槽隔離(STI)係對於高度整合之一半導體晶片尤其較佳之電隔離技術之一者。廣而言之，STI技術涉及在一半導體晶圓之隔離區域或區中形成淺溝槽。接著用介電材料(諸如二氧化矽)填充該等淺溝槽以提供隨後形成於該等經填充溝槽之任一側上之主動區中之裝置之間的電隔離。

本發明的一實施例係關於一種用於製作一半導體結構之方法，其包括：接納一基板；在該基板上方形成一圖案化硬遮罩，該圖案化硬遮罩包括至少一第一開口；透過該圖案化硬遮罩之該第一開口在該基板中形成至少一溝槽，且自該溝槽暴露該基板之至少一部分；對該圖案化硬遮罩及自該溝槽暴露的該基板之該部分執行一離子植入以在該基板中形成一摻雜區；藉由移除該圖案化硬遮罩之一部分而擴大該第一開口以在該溝槽上方形成一第二開口；及藉由填充該溝槽而形成一隔離結構。 本發明的一實施例係關於一種用於製作一半導體結構之方法，其包括：接納包括界定於其上之一第一區及一第二區之一基板；在該基板上方形成一圖案化硬遮罩，該圖案化硬遮罩包括暴露該第一區之一部分之一第一開口及暴露該第二區之一部分之一第二開口；移除該基板之部分以透過該第一開口在該第一區中形成一第一溝槽且透過該第二開口在該第二區中形成一第二溝槽；對在該第一區中的該圖案化硬遮罩之一部分及自該第一區中之該第一溝槽暴露的該基板之一部分執行一離子植入；擴大該第一開口以在該第一溝槽上方形成一第三開口且擴大該第二開口以在該第二溝槽上方形成一第四開口；及形成填充該第一溝槽之一第一隔離結構及填充該第二溝槽之一第二隔離結構。 本發明的一實施例係關於一種半導體結構，其包括：一基板，其包括界定於其上之一第一區及一第二區，其中該基板包括一第一材料；一第一隔離結構，其在該第一區中包括一第一寬度；一第二隔離結構，其在該第二區中包括一第二寬度；及一區，其在該基板中圍繞該第一隔離結構且包括該第一材料及一第二材料，其中該第一寬度大於該第二寬度，該第一隔離結構之一底部及側壁與該區接觸，且該第二隔離結構之一底部及側壁與該基板接觸。

以下揭露內容提供用於實施本揭露之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。舉例而言，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。 此外，為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」、「在…上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式經定向(旋轉90度或按其他定向)且本文中使用之空間相對描述符同樣可相應地解釋。 如本文中所使用，術語(諸如「第一」、「第二」及「第三」)描述各種元件、組件、區、層及/或區段，此等元件、組件、區、層及/或區段不應受此等術語限制。此等術語可僅用於區分一個元件、組件、區、層或區段與另一元件、組件、區、層或區段。術語(諸如「第一」、「第二」及「第三」)在本文中使用時並不意指一序列或順序，除非上下文另有明確指示。 如本文中使用，術語「近似」、「實質上」、「實質」及「大約」用於描述且考量較小變動。當結合事件或狀況使用時，該等術語可係指其中確切地發生該事件或狀況之例項以及其中近似發生該事件或狀況之例項。例如，當結合數值使用時，該等術語可係指小於或等於該數值之±10%之一變動範圍，諸如小於或等於±5%，小於或等於±4%，小於或等於±3%，小於或等於±2%，小於或等於±1%，小於或等於±0.5%，小於或等於±0.1%或小於或等於±0.05%。例如，若兩個數值之間的差小於或等於該等值之一平均數之±10%，諸如小於或等於±5%，小於或等於±4%，小於或等於±3%，小於或等於±2%，小於或等於±1%，小於或等於±0.5%，小於或等於±0.1%或小於或等於±0.05%，則該等值可被視為「實質上」相同或相等。例如，「實質上」平行可係指相對於0°小於或等於±10°之一角度變動範圍，諸如小於或等於±5°，小於或等於±4°，小於或等於±3°，小於或等於±2°，小於或等於±1°，小於或等於±0.5°，小於或等於±0.1°或小於或等於±0.05°。例如，「實質上」垂直可係指相對於90°小於或等於±10°之一角度變動範圍，諸如小於或等於±5°，小於或等於±4°，小於或等於±3°，小於或等於±2°，小於或等於±1°，小於或等於±0.5°，小於或等於±0.1°或小於或等於±0.05°。 雖然CMOS按比例調整已使電路及系統設計者能夠將大量功能性堆積至矽晶粒上，但就晶片與外界介接之能力而言，其同時產生許多重大問題。在類比/數位混合訊號晶片之領域中尤其如此。例如，類比區中之裝置包含大於邏輯核心區中之裝置之大小。類似地，提供類比區中之裝置之間的電隔離之隔離結構包含大於邏輯核心區中之隔離結構之大小。此外，STI通常在半導體基板與STI填充物材料之間的交叉點處包含一階狀部或一凹陷部(divot)。電場集中於其中多晶矽膜(其形成電晶體裝置之閘極)延伸於階狀部上方之位置處。該經集中電場在該等電晶體裝置之隅角處降低臨限電壓Vt。因此，凹陷問題可引起類比電路中之非所要雜訊。然而，同時形成不同大小之隔離結構。處理類比區中之凹陷問題可歸因於隔離結構在操作期間易受程序損壞而不利地影響另一區(諸如邏輯核心區)中之STI。換言之，難以在不影響另一區(諸如邏輯核心區)中之其他隔離結構的情況下修改或調整用於在類比區中形成隔離結構之操作。 本揭露因此提供一種用於製作能夠緩解凹陷問題之包含隔離結構之一半導體結構之方法。在一些實施例中，本揭露提供一種用於製作能夠緩解一個區中之凹陷問題而另一區中之其他隔離結構不受此等操作影響之包含隔離結構之一半導體結構之方法。因此，不同大小之隔離結構皆經改良且符合各自設計要求。 圖1係表示根據本揭露之態樣之用於製作包含一隔離結構之一半導體結構之一方法10的一流程圖。用於製作包含隔離結構之半導體結構之方法10包含操作102，接納一基板。方法10進一步包含操作104，在該基板上方形成一圖案化硬遮罩，該圖案化硬遮罩包含至少一第一開口。方法10進一步包含操作106，透過該圖案化硬遮罩之該第一開口在該基板中形成至少一溝槽，且自該溝槽暴露該基板之至少一部分。方法10進一步包含操作108，對該圖案化硬遮罩及自該溝槽暴露之該基板執行一離子植入以在該基板中形成一摻雜區。方法10進一步包含操作110，藉由移除該圖案化硬遮罩之一部分而擴大該第一開口以在該溝槽上方形成一第二開口。方法10進一步包含操作112，藉由填充該溝槽而形成一隔離結構。方法10將根據一或多項實施例進一步描述。應注意，可在各項態樣之範疇內重新配置或以其他方式修改方法10之操作。應進一步注意，可在方法10之前、期間及之後提供額外程序，且在本文中可僅簡要描述一些其他程序。因此，其他實施方案在本文中所描述之各項態樣之範疇內係可行的。 圖2係表示根據本揭露之態樣之用於製作包含隔離結構之一半導體結構之一方法20的一流程圖。用於製作包含隔離結構之半導體結構之方法20包含操作202，接納包含界定於其上之一第一區及一第二區之一基板。方法20進一步包含操作204，在該基板上方形成一圖案化硬遮罩，該圖案化硬遮罩包含暴露該第一區之一部分之一第一開口及暴露該第二區之一部分之一第二開口。方法20進一步包含操作206，移除該基板之部分以透過該第一開口在該第一區中形成一第一溝槽且透過該第二開口在該第二區中形成一第二溝槽。方法20進一步包含操作208，對在該第一區中的該圖案化硬遮罩之一部分及自該第一區中之該第一溝槽暴露的該基板之一部分執行一離子植入。方法20進一步包含操作210，擴大該第一開口以在該第一溝槽上方形成一第三開口且擴大該第二開口以在該第二溝槽上方形成一第四開口。方法20進一步包含操作212，藉由填充該第一溝槽形成一第一隔離結構且藉由填充該第二溝槽形成一第二隔離結構。方法20將根據一或多項實施例進一步描述。應注意，可在各項態樣之範疇內重新配置或以其他方式修改方法20之操作。應進一步注意，可在方法20之前、期間及之後提供額外程序，且在本文中可僅簡要描述一些其他程序。因此，其他實施方案在本文中所描述之各項態樣之範疇內係可行的。 圖3A至圖3J係繪示在一或多項實施例中根據本揭露之態樣建構之在各個製造階段之包含一隔離結構之一半導體結構30的示意圖。參考圖3A，根據操作102接納或提供一基板300。在一些實施例中，基板300包含矽(Si)。在一些實施例中，其他常用材料(諸如碳(C)、鍺(Ge)、鎵(Ga)、砷(As)、氮(N)、銦(In)及/或磷(P)及類似者)亦可包含於基板300中。可在基板300上形成一襯墊層304。接著，根據操作104在基板300上方形成一圖案化硬遮罩306。襯墊層304可為包含(例如)使用一熱氧化程序形成之氧化矽(SiO)之一薄膜。襯墊層304可充當基板300與圖案化硬遮罩306之間的一黏著層。襯墊層304亦可充當用於蝕刻圖案化硬遮罩306之一蝕刻停止層及緩衝來自圖案化硬遮罩306之應力之一緩衝層。在一些實施例中，圖案化硬遮罩306包含氮化矽(SiN)。在一些實施例中，圖案化硬遮罩306至少包含如圖3A中所展示之一第一開口308。 參考圖3B，根據操作106透過圖案化硬遮罩306之第一開口308在基板300中形成至少一溝槽310。如圖3B中所展示，基板300之至少一部分自溝槽310暴露。溝槽310界定一寬度W1。在一些實施例中，溝槽310之寬度W1可介於1微米(μm)與10 μm之間，但本揭露並不限於此。 參考圖3C，根據操作108對圖案化硬遮罩306及自溝槽310暴露的基板300之部分執行一離子植入320。此外，執行離子植入320以在基板300中形成一摻雜區330。在一些實施例中，如圖3C中所展示，以一傾斜角度執行離子植入320。在一些實施例中，離子植入320包含植入N，但本揭露並不限於此。在一些實施例中，離子植入320包含植入具有大於基板300之一原子質量或大於30 a.m.u之一原子質量之重離子，但本揭露並不限於此。例如，重離子可包含Ge或Ar，但本揭露並不限於此。重離子(舉例而言，諸如Ge)在自溝槽310暴露之基板300中產生一實質晶格破壞，藉此致使基板300之部分非晶化。因此，摻雜區330 (其可為一非晶化區)沿著溝槽310之側壁及一底部形成於基板300中，如圖3C中所展示。在一些實施例中，摻雜區330或非晶化區界定一深度，且該深度係介於約50埃(Å)與約200 Å之間，但本揭露並不限於此。此外，離子植入320損壞圖案化硬遮罩306，且因此圖案化硬遮罩306之物理及/或化學特性改變或變更，且獲得藉由離子植入320植入之一圖案化硬遮罩307。在一些實施例中，圖案化硬遮罩306包含相對於一蝕刻劑之一原始蝕刻速率，且圖案化硬遮罩307包含相對於該蝕刻劑之一經變更蝕刻速率。在一些實施例中，歸因於由離子植入320引起之損壞，該經變更蝕刻速率大於該原始蝕刻速率。 參考圖3D，在一些實施例中，根據操作110透過一回撤(pullback)程序322形成溝槽310上方之一經擴大第二開口309。在一些實施例中，回撤322係藉由一蝕刻劑(諸如H₃ PO₄ )執行，但本揭露並不限於此。因此，第一開口308及該第二開口309包含一寬度差「d」，如圖3D中所展示。 參考圖3E，在一些實施例中，可在回撤322之後執行氧化及熱操作324。在一些實施例中，氧化及熱操作324修復藉由回撤322引起之自溝槽310暴露之摻雜區330之表面處之損壞。此外，由離子植入320損壞之摻雜區330之晶格破壞可藉由熱操作324修復，且因此獲得具有經修復晶格之一摻雜區332。在一些實施例中，可藉由熱操作324而使摻雜區320 (其先前為一非晶化區)完全重新結晶。在一些實施例中，氧化物襯層(未展示)經形成於自溝槽310暴露之摻雜區332之表面上方。 請參考圖3F。接著，執行操作112以藉由填充溝槽310而形成一隔離結構342。在一些實施例中，溝槽填充程序可包含在熱操作324之後形成一絕緣材料340以填充溝槽310。在一些實施例中，可執行一平坦化操作使得絕緣材料340之一頂表面實質上與圖案化硬遮罩307之一頂表面齊平。 參考圖3G，接著，移除絕緣材料340之一部分以形成隔離結構342，使得隔離結構342之一頂表面變得低於圖案化硬遮罩307之頂表面。仍參考圖3G，隔離結構342之上部分(即，佔據第二開口309之部分)之寬度W2大於隔離結構342之下部分(即，填充溝槽310之部分)之寬度W1。 參考圖3H，接著移除圖案化硬遮罩307。因此，如圖3H中所展示暴露襯墊層304及隔離結構342。在一些實施例中，可執行井植入及退火以在基板300中形成n井或p井。應容易理解，井植入之導電類型、植入濃度及植入能量取決於不同井要求，因此為簡潔起見省略該等細節。在一些實施例中，隔離結構342包含溝槽310中之一下部分及基板300之一表面線300L上方之一上部分。該下部分包含寬度W1，該上部分包含寬度W2，且獲得寬度W1與寬度W2之間的寬度差d，如圖3H中所展示。 參考圖3I，接著移除襯墊層304。在一些實施例中，可重複執行犧牲氧化物形成及移除以修復基板300之經暴露表面。因此，可消耗或移除隔離結構342之部分。歸因於寬度W1與寬度W2之間的寬度差d，可在不引起隔離結構342之頂部隅角周圍凹陷的情況下消耗隔離結構342之絕緣材料340。 參考圖3J，可在基板300上方形成一閘極結構350。在一些實施例中，可於基板300上方形成一閘極介電質層(未展示)且接著在其上形成一閘極導電層(未展示)。隨後執行一圖案化操作以形成包含該閘極介電質層及該閘極導電層之閘極結構350。 根據上文描繪之方法，可藉由執行離子植入320而容易地增加寬度差d。因此，可緩解基板300與隔離結構342之頂部隅角之間的介面處之凹陷問題且因此可改良裝置之效能。 圖4A至圖4J係繪示在一或多項實施例中根據本揭露之態樣建構之在各個製造階段之包含隔離結構之一半導體結構的示意圖。應容易理解，圖4A至圖4J及圖3A至圖3J中之相同元件可包含相同材料，因此為簡潔起見省略該等細節。參考圖4A，根據操作202接納或提供一基板400。在一些實施例中，根據操作202，基板400包含一第一區402a及一第二區402b。第一區402a及第二區402b可為不同功能區，諸如記憶體區(諸如一嵌入式靜態隨機存取記憶體(SRAM)區)、類比區、輸入/輸出(亦被稱為一周邊裝置)區、虛設區(用於形成虛設圖案)及類似者之一者。上文引用之裝置區亦在圖5及圖6中示意性地繪示。在一例示性實施例中，第一區402a係一類比區，而第二區402b係一邏輯核心區，但本揭露並不限於此。 仍參考圖4A，可在基板400上形成一襯墊層404。接著，根據操作204在基板400上方形成一圖案化硬遮罩406。如上文所提及，襯墊層404可充當基板400與圖案化硬遮罩406之間的一黏著層。襯墊層404亦可充當用於蝕刻圖案化硬遮罩406之一蝕刻停止層及緩衝來自圖案化硬遮罩406之應力之一緩衝層。在一些實施例中，根據操作204，圖案化硬遮罩406至少包含暴露第一區402a之一部分之一第一開口408a及暴露第二區402b之一部分之一第二開口408b。 參考圖4B，根據操作206移除基板400之部分。在一些實施例中，透過圖案化硬遮罩406之第一開口408a在第一區402a中形成一第一溝槽410a且透過圖案化硬遮罩406之第二開口408b在第二區402b中形成一第二溝槽410b。因此，基板400之一部分自該第一溝槽410a暴露，且基板400之一部分自該第二溝槽410b暴露。在一些實施例中，第一溝槽410a之一深度與第二溝槽410b之一深度可實質上相同，但本揭露並不限於此。此外，第一溝槽410a界定一寬度Wa1且第二溝槽410b界定一寬度Wb1。在一些實施例中，第一溝槽410a之寬度Wa1與第二溝槽410b之寬度Wb1可實質上相同。在一些實施例中，第一溝槽410a之寬度Wa1可不同於第二溝槽410b之寬度Wb1。在一些實施例中，當第一區402a係類比區且第二區402b係邏輯核心區時，第一溝槽410a之寬度Wa1可大於第二溝槽410b之寬度Wb1。在一些實施例中，寬度Wa1對寬度Wb1之一比率可介於約10與約500之間，但本揭露並不限於此。例如，第一溝槽410a之寬度Wa1係介於1 μm與10 μm之間，且第二溝槽410b之寬度Wb1係介於20奈米(nm)與100 nm之間，但本揭露並不限於此。換言之，在一些實施例中，第一溝槽410a之寬度Wa1可遠大於第二溝槽410b之寬度Wb1。然而，出於清楚展示構件之目的，在圖4A至圖4J中放大第二溝槽410b之寬度Wb1。 參考圖4C，接著，在基板400上方形成一保護層401。明確言之，保護層401經形成於第二區402b上方且使第一區402a保持暴露。在一些實施例中，保護層401包含光阻劑，但本揭露並不限於此。在形成保護層401之後，根據操作208執行一離子植入420。對圖案化硬遮罩406在第一區402a中之一部分及基板400自第一區402a中之第一溝槽410a暴露之一部分執行離子植入420。在一些實施例中，如圖4C中所展示，以一傾斜角度執行離子植入420。在一些實施例中，離子植入420包含植入N，但本揭露並不限於此。在一些實施例中，離子植入420包含植入具有大於基板400之一原子質量或大於30 a.m.u之一原子質量之重離子，但本揭露並不限於此。例如，重離子可包含Ge或Ar，但本揭露並不限於此。重離子(舉例而言，諸如Ge)在基板400中產生一實質晶格破壞，藉此致使基板400之部分非晶化。因此，一摻雜區430 (其可為一非晶化區)沿著第一溝槽410a之側壁及一底部形成於基板400中，如圖4C中所展示。在一些實施例中，摻雜區430或非晶化區界定一深度，且該深度係介於約50 Å與約200 Å之間，但本揭露並不限於此。此外，離子植入420損壞第一區402a中自保護層401暴露的圖案化硬遮罩406之部分，因此圖案化硬遮罩406在第一區402a中之部分之物理及/或化學特性改變或變更，且形成藉由離子植入420植入之一圖案化硬遮罩407。在一些實施例中，經植入之圖案化硬遮罩407之物理及/或化學特性可不同於在第二區402b中藉由保護層401保護之圖案化硬遮罩406之物理及/或化學特性。在一些實施例中，第一區402a中之圖案化硬遮罩407因此在離子植入420之後包含相對於一蝕刻劑之一第一蝕刻速率，第二區402b中之圖案化硬遮罩406在離子植入420之後包含相對於該蝕刻劑之一第二蝕刻速率。更重要的是，第一區402a中之圖案化硬遮罩407之第一蝕刻速率大於第二區402b中之圖案化硬遮罩406之第二蝕刻速率。 參考圖4D，在執行離子植入420之後移除保護層401。接著，根據操作210透過一回撤422形成第一溝槽410a上方之一經擴大第三開口409a，且透過回撤422形成第二溝槽410b上方之一經擴大第四開口409b。在一些實施例中，回撤422係藉由一蝕刻劑(諸如H₃ PO₄ )執行，但本揭露並不限於此。如上文所提及，因為第一區402a中之圖案化硬遮罩407之蝕刻速率大於第二區402b中之圖案化硬遮罩406之蝕刻速率，所以即使使用相同蝕刻劑自圖案化硬遮罩407移除之部分亦多於自圖案化硬遮罩406移除之部分。因此，第一開口408a與第三開口409a界定一寬度差「da1」，第二開口408b與第四開口409b界定一寬度差「db1」，且寬度差da1大於寬度差db1，如圖4D中所展示。在一些實施例中，因為執行回撤422以同時獲得至少兩個寬度差(寬度差da1及寬度差db1)，所以此回撤被稱為雙重回撤或雙回撤422。 參考圖4E，在一些實施例中，可在雙回撤422之後執行氧化及熱操作424。在一些實施例中，氧化及熱操作424修復由雙回撤422引起之在自第二溝槽410b暴露之基板400之表面及自第一溝槽410a暴露之摻雜區430之表面處之損壞。此外，由離子植入420損壞之摻雜區430之晶格破壞可藉由熱操作424修復，且因此獲得具有經修復晶格之一摻雜區432。在一些實施例中，可藉由熱操作424而使摻雜區430 (其先前為一非晶化區)完全重新結晶。在一些實施例中，氧化物襯層(未展示)經形成於自第一溝槽410a暴露之摻雜區432之表面及自第二溝槽410b暴露之基板400之表面上方。 請參考圖4F。接著，執行操作212以藉由填充第一溝槽410a而形成一第一隔離結構442a且藉由填充第二溝槽410b而形成一第二隔離結構442b。在一些實施例中，溝槽填充程序可包含在熱操作424之後形成一絕緣材料440以填充第一溝槽410a及第二溝槽410b。在一些實施例中，可執行一平坦化操作使得絕緣材料440之一頂表面實質上與圖案化硬遮罩406之一頂表面及圖案化硬遮罩407之一頂表面齊平。 參考圖4G，接著，移除絕緣材料440之一部分，使得絕緣材料440之一頂表面低於圖案化硬遮罩406之頂表面及圖案化硬遮罩407之頂表面。如圖4G中所展示，第一隔離結構442a之上部分(即，佔據第三開口409a之部分)之寬度Wa2大於第一隔離結構442a之下部分(即，填充第一溝槽410a之部分)之寬度Wa1。且第二隔離結構442b之上部分(即，佔據第四開口409b之部分)之寬度Wb2大於第二隔離結構442b之下部分(即，填充第二溝槽410b之部分)之寬度Wb1。然而，因為寬度差da1大於寬度差db1，所以寬度Wa1與寬度Wa2之間的一寬度差da2大於寬度Wb1與寬度Wb2之間的一寬度差db2，如圖4G中所展示。 參考圖4H，接著移除圖案化遮罩407。因此，如圖4H中所展示暴露襯墊層404、第一隔離結構442a及第二隔離結構442b。在一些實施例中，可執行不同井植入及退火。例如，當第二區402b係邏輯核心區時，可執行一n型核心井植入或一p型核心井植入及一退火以在第二區402b中形成n井或p井。例如，當第二區402b係類比區時，可執行一n型邏輯井植入或一p型邏輯井植入及一退火以在第一區402a中形成n井或p井。應容易理解，井植入之導電類型、植入濃度及植入能量取決於不同井要求，因此為簡潔起見省略該等細節。在一些實施例中，第一隔離結構442a包含第一溝槽410a中之一下部分及基板400之一表面線400L上方之一上部分。該下部分包含寬度Wa1，且該上部分包含寬度Wa2。類似地，第二隔離結構442b包含第二溝槽410b中之一下部分及基板400之表面線400L上方之一上部分。該下部分包含寬度Wb1，該上部分包含寬度Wb2。如上文所提及，寬度Wa1與寬度Wa2之間的寬度差da2大於寬度Wb1與寬度Wb2之間的寬度差db2，如圖4H中所展示。 參考圖4I，接著移除襯墊層404。在一些實施例中，可重複執行犧牲氧化物形成及移除以修復基板400之經暴露表面。因此，可移除第一隔離結構442a之部分及第二隔離結構442b之部分。如上文所提及，寬度Wa1對寬度Wb1之比率係介於約50與約100之間，因此微負載效應可引起第一區402a及第二區402b中之不同蝕刻結果。例如，歸因於微負載效應，第一隔離結構442a (其包含較大寬度Wa1及Wa2)比第二隔離結構442b消耗更多。然而，因為寬度Wa1與寬度Wa2之間的寬度差da2大於寬度Wb1與寬度Wb2之間的差db2，所以可在不引起第一隔離結構442a之頂部隅角凹陷的情況下消耗絕緣材料440。在一些實施例中，第一隔離結構442a之一頂部分不同於第二隔離結構442b之一頂部分。例如，可在第二隔離結構442b之頂部隅角周圍形成凹陷。在其他實施例中，亦可在不引起第二隔離結構442b之頂部隅角周圍凹陷的情況下消耗絕緣材料440。 參考圖4J，可在第一區402a中形成一第一閘極結構450a且可在第二區402b中形成一第二閘極結構450b。在一些實施例中，可在基板400上方形成一閘極介電質層(未展示)且接著在其上形成一閘極導電層(未展示)。隨後執行一圖案化操作以在第一區402a中形成包含該閘極介電質層及該閘極導電層之第一閘極結構450a。同時，在第二區402b中形成包含該閘極介電質層及該閘極導電層之第二閘極結構450b。在一些實施例中，因為第一閘極結構450a與第二閘極結構450b係針對不同裝置形成在不同區中，所以第一閘極結構450a之寬度可不同於第二閘極結構450b之寬度，但本揭露並不限於此。 在一些實施例中，如圖4J中所展示形成一半導體結構40。半導體結構40包含：基板400，其包含界定於其上之第一區402a及第二區402b；第一隔離結構442a，其在該基板400中該第一區402a中；第二隔離結構442b，其在該基板400中該第二區402b中；及摻雜區432，其在該基板400中圍繞第一隔離結構442a。在一些實施例中，半導體結構40進一步包含放置於第一區402a上方之第一閘極結構450a及放置於第二區402b上方之第二閘極結構450b。如上文所提及，第一區402a及第二區402b可為不同功能區，諸如邏輯核心區、記憶體區、類比區、輸入/輸出區、虛設區及類似者之一者。在一例示性實施例中，第一區402a係一類比區，而第二區402b係一邏輯核心區，但本揭露並不限於此。在一些實施例中，區432及基板400之組合物可不同。例如，基板400包含一第一材料(諸如Si)，而區432包含與基板400相同之第一材料及一第二材料(諸如Ge、N或Ar)。在一些實施例中，該第二材料具有大於該第一材料之一原子質量之一原子質量。在一些實施例中，第一隔離結構442a之一底部及側壁與區432接觸而第二隔離結構442b之一底部及側壁與基板440接觸，如圖4J中所展示。在一些實施例中，摻雜區432包含重離子。例如，摻雜區432可包含Ge、N或Ar，但本揭露並不限於此。在一些實施例中，第一隔離結構442a之寬度Wa1大於第二隔離結構442b之寬度Wb1。仍參考圖4J，在一些實施例中，第一隔離結構442a之一頂部分不同於第二隔離結構442b之一頂部分。例如，第二隔離結構442b包含一頂部隅角周圍之一凹陷且第一隔離結構442a包含一無凹陷頂部隅角。 仍參考圖4J，應注意，第一閘極結構450a延伸於第一隔離結構442a之頂部分上方且第二閘極結構450b延伸於第二隔離結構442b之頂部分上方。因為第一隔離結構442a包含一無凹陷頂部隅角，所以在用作類比裝置之電晶體裝置之隅角處緩解經集中或聚集電場。因此改良該等類比裝置之隅角處之臨限電壓(Vt)之穩定性。因此，降低由凹陷所引起之非所要雜訊，且藉由雜訊降低改良類比電路之效能。更重要的是，在不影響第二區402b (其在操作期間易受損壞)的情況下緩解第一區402a中之凹陷問題。不同於類比裝置，第二區402b中之邏輯裝置經組態以充當開啟與關閉之間的切換器以便實現一積體晶片之邏輯功能性(例如，形成經組態以執行邏輯功能之一處理器)。因此，雜訊問題並非如其等影響類比裝置般影響邏輯裝置。因此，在第二區402b中，凹陷係可接受或可容忍的。 參考圖5，其係繪示在一或多項實施例中之根據本揭露之態樣之包含隔離結構之一半導體結構40'的一示意圖。應容易理解，圖5及圖4J中之相同元件係藉由相同元件符號指定。且在半導體結構40及半導體結構40'中之相同元件可包含相同材料及/或藉由相同操作形成，因此為簡潔起見省略該等細節，且僅詳述不同之處。 如上文所提及，在形成及移除犧牲氧化物層期間，第一隔離結構442a及第二隔離結構442b'可遭受消耗。亦如上文所提及，歸因於由雙回撤422所引起之寬度Wa1與寬度Wa2之間的寬度差da2，可在不引起第一隔離結構442a之頂部隅角周圍凹陷的情況下消耗絕緣材料440。類似地，在一些實施例中，歸因於由雙回撤422所引起之寬度Wb1與寬度Wb2之間的寬度差db2，可在不引起第二隔離結構442b'之頂部隅角周圍凹陷的情況下消耗絕緣材料440。因此，第一隔離結構442a可包含大於第二隔離結構442b'之寬度Wb1之寬度Wa1。然而，可緩解第一隔離結構442a及第二隔離結構442b'之兩者之凹陷問題。在一些實施例中，第一隔離結構442a及第二隔離結構442b'之兩者包含一無凹陷頂部隅角，如圖5中所展示。此外，半導體結構40'仍包含在基板400中第一區402a中之摻雜區432。如圖5中所展示，第一隔離結構442a之側壁及一底部與摻雜區432接觸而第二隔離結構442b'之側壁及一底部與基板400接觸，但本揭露並不限於此。 仍參考圖5，如上文所提及，第一閘極結構450a延伸於第一隔離結構442a之頂部分上方且第二閘極結構450b延伸於第二隔離結構442b'之頂部分上方。因為第一隔離結構442a及第二隔離結構442b'之兩者包含一無凹陷頂部隅角，所以在第一區402a及第二區402b之兩者中之電晶體裝置之隅角處緩解經集中或聚集電場。因此改良該等電晶體裝置之隅角處之臨限電壓(Vt)之穩定性。因此，降低藉由凹陷問題所引起之非所要雜訊，且藉由雜訊降低改良(例如但不限於)類比電路之效能。此外，可藉由經改良之Vt穩定性改良(例如但不限於)邏輯核心電路之效能。 參考圖6，其係繪示在一或多項實施例中之根據本揭露之態樣之包含半導體結構40 (其包含隔離結構442a及442b)之一半導體裝置50的一示意圖。應容易理解，圖6及圖4J中之相同元件係藉由相同元件符號指定。且在半導體結構40及半導體裝置50中之相同元件可包含相同材料及/或藉由相同操作形成，因此為簡潔起見省略該等細節，且僅詳述不同之處。 仍參考圖6，在形成第一閘極結構450a及第二閘極結構450b之後，可形成其他元件(諸如源極/汲極延伸區、間隔件、源極/汲極及自對準矽化物(salicide))以用於建構電晶體裝置。在一些實施例中，可形成不同產品所需之其他裝置。此後，在基板400上方形成層間介電質(ILD)層460且可在ILD層460中形成接點462。在一些實施例中，可在基板400上方形成金屬間介電質層470及後段製程(BEOL)金屬472，且接著形成一鈍化層480，如圖6中所展示。因此，獲得包含半導體結構40之半導體裝置50。 因此，本揭露提供一種用於製作能夠緩解凹陷問題之包含隔離結構之一半導體結構之方法10。在一些實施例中，本揭露提供一種用於製作能夠緩解一區中之凹陷問題而另一區中之其他隔離結構不受此等操作影響之包含隔離結構之一半導體結構之方法20。因此，不同大小之隔離結構皆經改良且符合要求。 在一些實施例中，提供一種用於製作包含隔離結構之一半導體結構之方法。該方法包含：接納一基板；在該基板上方形成一圖案化硬遮罩，該圖案化硬遮罩包含一第一開口；透過該圖案化硬遮罩之該第一開口在該基板中形成至少一溝槽，且自該溝槽暴露該基板之至少一部分；對該圖案化硬遮罩及自該溝槽暴露的該基板之該部分執行一離子植入以在該基板中形成一摻雜區；藉由移除該圖案化硬遮罩之一部分而擴大該第一開口以在該溝槽上方形成一第二開口；及藉由填充該溝槽而形成一隔離結構。 在一些實施例中，提供一種用於製作包含隔離結構之一半導體結構之方法。該方法包含：接納包含界定於其上之一第一區及一第二區之一基板；在該基板上方形成一圖案化硬遮罩，該圖案化硬遮罩包含暴露該第一區之一部分之一第一開口及暴露該第二區之一部分之一第二開口；移除該基板之部分以透過該第一開口在該第一區中形成一第一溝槽且透過該第二開口在該第二區中形成一第二溝槽；對在該第一區中的該圖案化硬遮罩之一部分及自該第一區中之該第一溝槽暴露的該基板之一部分執行一離子植入；擴大該第一開口以在該第一溝槽上方形成一第三開口且擴大該第二開口以在該第二溝槽上方形成一第四開口；及藉由填充該第一溝槽形成一第一隔離結構且藉由填充該第二溝槽形成一第二隔離結構。 在一些實施例中，提供一種半導體結構。該半導體結構包含：一基板，其具有界定於其上之一第一區及一第二區；一第一隔離結構，其在該第一區中；一第二隔離結構，其在該第二區中；及一區，其在該基板中圍繞該第一隔離結構。在一些實施例中，該基板包含一第一材料，且該區包含該第一材料及一第二材料。該第一隔離結構包含一第一寬度，且該第二隔離結構包含一第二寬度。在一些實施例中，該第一寬度大於該第二寬度。在一些實施例中，該第一隔離結構之一底部及側壁與該區接觸，且該第二隔離結構之一底部及側壁與該基板接觸。 前述內容概述若干實施例之特徵，使得熟習此項技術者可更佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易使用本揭露作為用於設計或修改用於實行相同目的及/或達成本文中介紹之實施例之相同優點之其他程序及結構之一基礎。熟習此項技術者亦應意識到此等等效構造不脫離本揭露之精神及範疇且其等可在本文中做出各種改變、替代及更改而不脫離本揭露之精神及範疇。

10‧‧‧方法20‧‧‧方法30‧‧‧半導體結構40‧‧‧半導體結構40'‧‧‧半導體結構50‧‧‧半導體裝置102‧‧‧操作104‧‧‧操作106‧‧‧操作108‧‧‧操作110‧‧‧操作112‧‧‧操作202‧‧‧操作204‧‧‧操作206‧‧‧操作208‧‧‧操作210‧‧‧操作212‧‧‧操作300‧‧‧基板300L‧‧‧表面線304‧‧‧襯墊層306‧‧‧圖案化硬遮罩307‧‧‧圖案化硬遮罩308‧‧‧第一開口309‧‧‧經擴大第二開口/第二開口310‧‧‧溝槽320‧‧‧離子植入322‧‧‧回撤程序324‧‧‧熱操作330‧‧‧摻雜區332‧‧‧摻雜區340‧‧‧絕緣材料342‧‧‧隔離結構350‧‧‧閘極結構400‧‧‧基板400L‧‧‧表面線401‧‧‧保護層402a‧‧‧第一區402b‧‧‧第二區404‧‧‧襯墊層406‧‧‧圖案化硬遮罩407‧‧‧圖案化硬遮罩408a‧‧‧第一開口408b‧‧‧第二開口409a‧‧‧經擴大第三開口409b‧‧‧經擴大第四開口410a‧‧‧第一溝槽410b‧‧‧第二溝槽420‧‧‧離子植入422‧‧‧回撤/雙回撤/雙重回撤424‧‧‧熱操作430‧‧‧摻雜區432‧‧‧摻雜區/區440‧‧‧絕緣材料442a‧‧‧第一隔離結構442b‧‧‧第二隔離結構442b'‧‧‧第二隔離結構450a‧‧‧第一閘極結構450b‧‧‧第二閘極結構460‧‧‧層間介電質(ILD)層462‧‧‧接點470‧‧‧金屬間介電質層472‧‧‧後段製程(BEOL)金屬480‧‧‧鈍化層d‧‧‧寬度差da1‧‧‧寬度差da2‧‧‧寬度差db1‧‧‧寬度差db2‧‧‧寬度差/差Wa1‧‧‧寬度Wa2‧‧‧寬度Wb1‧‧‧寬度Wb2‧‧‧寬度W1‧‧‧寬度W2‧‧‧寬度

當結合附圖閱讀時自以下詳細描述最佳理解本揭露之態樣。應注意，根據業界中之標準實踐，各種構件未按比例繪製。事實上，為了清楚論述起見，可任意增大或減小各種構件之尺寸。 圖1係表示根據本揭露之態樣之用於製作包含一隔離結構之一半導體結構之一方法的一流程圖。 圖2係表示根據本揭露之態樣之用於製作包含隔離結構之一半導體結構之一方法的一流程圖。 圖3A至圖3J係繪示在一或多項實施例中根據本揭露之態樣建構之在各個製造階段之包含隔離結構之一半導體結構的示意圖。 圖4A至圖4J係繪示在一或多項實施例中根據本揭露之態樣建構之在各個製造階段之包含隔離結構之一半導體結構的示意圖。 圖5係繪示在一或多項實施例中之根據本揭露之態樣之包含隔離結構之一半導體結構的一示意圖。 圖6係繪示在一或多項實施例中之根據本揭露之態樣之包含一半導體結構(其包含隔離結構)之一半導體裝置的一示意圖。

40‧‧‧半導體結構

50‧‧‧半導體裝置

400‧‧‧基板

402a‧‧‧第一區

402b‧‧‧第二區

432‧‧‧摻雜區/區

442a‧‧‧第一隔離結構

442b‧‧‧第二隔離結構

450a‧‧‧第一閘極結構

450b‧‧‧第二閘極結構

460‧‧‧層間介電質(ILD)層

462‧‧‧接點

470‧‧‧金屬間介電質層

472‧‧‧後段製程(BEOL)金屬

480‧‧‧鈍化層

Wa1‧‧‧寬度

Wb1‧‧‧寬度

Claims (10)

1. 一種用於製作一半導體結構之方法，其包括：接納一基板；在該基板上方形成一圖案化硬遮罩，該圖案化硬遮罩包括至少一第一開口；透過該圖案化硬遮罩之該第一開口在該基板中形成至少一溝槽，且自該溝槽暴露該基板之至少一部分；對該圖案化硬遮罩及自該溝槽暴露的該基板之該部分執行一離子植入以在該基板中形成一摻雜區；藉由移除該圖案化硬遮罩之一部分而擴大該第一開口以在該溝槽上方形成一第二開口；及藉由填充該溝槽而形成一隔離結構，其中該形成填充該溝槽之該隔離結構進一步包括：形成一絕緣材料以填充該溝槽，其中該隔離結構之一頂表面低於該圖案化硬遮罩之一頂表面；及移除該圖案化硬遮罩。
2. 如請求項1之方法，其中該離子植入包括植入鍺(Ge)、氮(N)或氬(Ar)。
3. 如請求項1之方法，其進一步包括在形成該絕緣材料以填充該溝槽之之前執行一熱操作。
4. 一種用於製作一半導體結構之方法，其包括：接納包括界定於其上之一第一區及一第二區之一基板；在該基板上方形成一圖案化硬遮罩，該圖案化硬遮罩包括暴露該第一區之一部分之一第一開口及暴露該第二區之一部分之一第二開口；移除該基板之部分以透過該第一開口在該第一區中形成一第一溝槽且透過該第二開口在該第二區中形成一第二溝槽；對在該第一區中的該圖案化硬遮罩之一部分及自該第一區中之該第一溝槽暴露的該基板之一部分執行一離子植入；擴大該第一開口以在該第一溝槽上方形成一第三開口且擴大該第二開口以在該第二溝槽上方形成一第四開口；及形成填充該第一溝槽之一第一隔離結構及填充該第二溝槽之一第二隔離結構。
5. 如請求項4之方法，其中該第一區中之該圖案化硬遮罩在該離子植入之後包括相對於一蝕刻劑之一第一蝕刻速率，該第二區中之該圖案化硬遮罩在該離子植入之後包括相對於該蝕刻劑之一第二蝕刻速率，且該第一蝕刻速率大於該第二蝕刻速率。
6. 如請求項4之方法，其中該第一開口與該第三開口包括一第一寬度差，該第二開口與該第四開口包括一第二寬度差，且該第一寬度差大於該第二寬度差。
7. 如請求項4之方法，其中該形成該第一溝槽中之該第一隔離結構及該第二溝槽中之該第二隔離結構進一步包括：執行一熱操作；形成一絕緣材料以填充該第一溝槽及該第二溝槽，且該絕緣材料之一頂表面低於該圖案化硬遮罩之一頂表面；及移除該圖案化硬遮罩。
8. 如請求項7之方法，執行該離子植入以在該第一溝槽中形成一摻雜區。
9. 一種半導體結構，其包括：一基板，其包括界定於其上之一第一區及一第二區，其中該基板包括一第一材料；一第一隔離結構，其在該第一區中包括一第一寬度；一第二隔離結構，其在該第二區中包括一第二寬度，其中該第二隔離結構包含一頂部隅角周圍之一凹陷；及一區，其在該基板中圍繞該第一隔離結構且包括該第一材料及一第二材料，其中該第一寬度大於該第二寬度，該第一隔離結構之一底部及側壁與該區接觸，且該第二隔離結構之一底部及側壁與該基板接觸。
10. 如請求項9之半導體結構，其中該第二材料具有大於該第一材料之一原子質量之一原子質量。

Images