CN111883445A - 一种堆叠电子组件及其制造方法 - Google Patents
一种堆叠电子组件及其制造方法 Download PDFInfo
- Publication number
- CN111883445A CN111883445A CN202010801606.0A CN202010801606A CN111883445A CN 111883445 A CN111883445 A CN 111883445A CN 202010801606 A CN202010801606 A CN 202010801606A CN 111883445 A CN111883445 A CN 111883445A
- Authority
- CN
- China
- Prior art keywords
- conductive pillars
- conductive
- pillars
- photoresist layer
- stacked electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H10W72/07235—
-
- H10W72/248—
-
- H10W74/00—
-
- H10W90/724—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Composite Materials (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种堆叠电子组件及其制造方法。本发明预先形成由激光活化材料形成的聚合物点，然后烧蚀并活化所述聚合物点以形成凹槽结构和金属纳米颗粒，该凹槽用于容纳所述金属颗粒和对准键合的其他导电柱，而金属纳米颗粒实现上下导电柱的接合，可以抵消高度差，且能够保证接合的可靠性。金属纳米颗粒的接合比传统的焊料接合的强度要好。
Description
技术领域
本发明涉及半导体器件封装领域，具体涉及一种堆叠电子组件及其制造方法。
背景技术
随着集成度的不断增加，封装基板上需要集成更多的半导体芯片。为了节省封装基板的横向空间，可以使得多个芯片叠置设置。而该种叠置设置使得其外部的连接柱更加密集，其互连的精确性和接合强度面临更大的挑战。由于封装基板上的接合导电柱的高度不一，其连接往往会出现个别连接柱的虚焊，导致电连接的断路。
发明内容
基于解决上述问题，本发明提供了一种堆叠电子组件的制造方法，其包括以下步骤：
(1)提供一载板，在所述载板上点滴激光活化聚合物材料，形成多个半球形的聚合物点；
(2)在所述载板上形成覆盖所述聚合物点的第一光阻层，并刻蚀所述第一光阻层以形成多个第一通孔，在所述第一通孔中填充导电材料形成多个第一导电柱和多个第一子导电柱；
(3)将第一芯片键合至所述多个第一导电柱的第一端上；
(4)在所述第一光阻层上形成覆盖所述第一芯片的第二光阻层，并刻蚀所述第二光阻层以形成多个第二通孔，在所述第二通孔中填充导电材料形成多个第二子导电柱，所述多个第二导电柱与所述多个第一子导电柱一一对应连接，共同构成多个第二导电柱；
(5)将第二芯片键合至所述多个第二导电柱上；
(6)移除所述载板，以露出所述聚合物点；
(7)激光烧蚀并活化所述聚合物点，使得所述第一光阻层在所述多个第一导电柱和多个第二导电柱的第二端处具有半球形的凹槽，且所述凹槽中具有活化的金属纳米颗粒；
(8)提供封装基板，所述封装基板具有多个第三导电柱，所述第三导电柱与所述第一导电柱、第二导电柱一一对应，并通过加热所述金属纳米颗粒实现第三导电柱与第一导电柱和第二导电柱的接合。
其中，所述多个第一导电柱和第二导电柱的口径小于所述聚合物点的直径，且在所述多个第一导电柱和第二导电柱的第二端具有凹陷结构，所述凹陷结构通过与所述聚合物点共形的形成。
还包括步骤(9)，在所述封装基板和所述第一光阻层之间形成填充层，所述填充层包裹所述多个第三导电柱。
其中，所述多个第三导电柱的高度不同，且在步骤(8)中，加热所述金属纳米颗粒形成了在所述多个第三导电柱与所述多个第一导电柱之间的金属烧结层，所述金属烧结层的厚度不同。
在步骤(7)中，所述金属纳米颗粒未填充满所述凹槽。
根据上述制造方法，本发明还提供了一种堆叠电子组件，包括：
封装组件，所述封装组件包括：光阻层；在光阻层中的多个第一导电柱和多个第二导电柱以及键合至所述多个第一导电柱的第一端上的第一芯片；键合至所述多个第二导电柱的第一端上的第二芯片；其中，所述光阻层在所述多个第一导电柱和多个第二导电柱的第二端处具有半球形的凹槽；
封装基板，所述封装基板具有多个第三导电柱，所述第三导电柱与所述多个第一导电柱和多个第二导电柱一一对应，并且通过加热在所述凹槽内的金属纳米颗粒实现第三导电柱与第一导电柱和第二导电柱的接合。
其中，所述多个第三导电柱的高度不同，加热所述金属纳米颗粒形成了在所述多个第三导电柱与所述多个第一导电柱、第二导电柱之间的金属烧结层，所述金属烧结层的厚度不同。
其中，所述多个第三导电柱的一部分插入所述凹槽中。
其中，所述多个第一导电柱和第二导电柱的口径小于所述凹槽的直径，且在所述多个第一导电柱和第二导电柱的第二端具有凹陷结构。
其还包括在所述封装基板和所述第一光阻层之间的填充层，所述填充层包裹所述多个第三导电柱。
本发明预先形成由激光活化材料形成的聚合物点，然后烧蚀并活化所述聚合物点以形成凹槽结构和金属纳米颗粒，该凹槽用于容纳所述金属颗粒和对准键合的其他导电柱，而金属纳米颗粒实现上下导电柱的接合，可以抵消高度差，且能够保证接合的可靠性。金属纳米颗粒的接合比传统的焊料接合的强度要好。
附图说明
图1为本发明的堆叠电子组件的剖面图；
图2为图1中的导电柱之间接合的放大图；
图3-11为本发明的堆叠电子组件的制造方法的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
参见图1和2，本发明的堆叠电子组件封装组件包括上部的封装组件以及下部的封装基板10。封装组件是一种叠置的芯片封装组件，其通过多个导电柱电连接至下部的封装基板10上。
封装组件至少包括两个叠置的第一芯片6和第二芯片7，其中第二芯片7的尺寸大于第一芯片6的尺寸。所述第一芯片6和第二芯片7可以是任何可能的功能芯片，包括有源芯片，例如MOS、JFET、IGBT等，或无源芯片，例如电阻、电感、电容。
所述第一芯片6被密封在光阻层3中，而第二芯片7则设置于光阻层3之上。在光阻层3中具有多个第一导电柱4和多个第二导电柱5，其中第一芯片6键合至所述第一导电柱4的上端，第二芯片7键合至所述第二导电柱5的上端。
所述第一导电柱4和第二导电柱5为相同的金属材料，例如Cu、Al、W等，其通过电镀等传统方法形成。其中第一导电柱4的高度小于第二导电柱5的高度，且第二导电柱5在所述第一导电柱4的外侧。
作为本发明最为重要的部分，在光阻层3的底部具有多个凹槽8，多个凹槽8呈半球形，其具体制造方法在下文详细阐释。多个凹槽8分别设置于所述第一导电柱4的下端和第二导电柱5的下端，且多个凹槽8的底部露出所述第一导电柱4和第二导电柱5。在所述凹槽8中具有金属纳米颗粒9，该金属纳米颗粒9通过激光活化聚合物材料形成。该聚合物材料包括树脂和金属络合物，例如铜络合物、银络合物等，其可以通过激光烧蚀并活化，去除其有机材料，并使得金属络合物形成金属纳米颗粒9。
上述封装基板10具有多个第三导电柱11、12，所述第三导电柱11与所述多个第一导电柱4对应设置，所述第三导电柱12与多个第二导电柱5对应设置，并且通过加热在所述凹槽8内的金属纳米颗粒实现第三导电柱11、12与第一导电柱4和第二导电柱5的分别接合。
其中，所述多个第三导电柱11、12的高度可以不同，例如高度差可以是0.5-1微米。加热所述金属纳米颗粒9形成了在所述多个第三导电柱11、12与所述多个第一导电柱4、第二导电柱5之间的金属烧结层，所述金属烧结层的厚度不同，由此可以使得不同高度的第三导电柱11、12均可以有效的接合至第一导电柱4或第二导电柱5上，抵消其高度差带来的不良接合。
参见图2，所述多个第一导电柱4和第二导电柱5的口径R1小于所述凹槽8的直径R2，因此，所述多个第三导电柱11、12的一部分可以容易的插入所述凹槽8中，方便对准和抵消高度差。其中，第三导电柱11、12插入所述凹槽8的深度为h，h的大小为1-2微米。且在所述多个第一导电柱4和第二导电柱5的第二端具有凹陷结构，该凹陷结构可以保留足够的金属烧结层，以保证电连接的可靠性。
此外，在所述封装基板和所述第一光阻层之间还包括填充层13，所述填充层13包裹所述多个第三导电柱11、12。
此外，本发明还提供一种堆叠电子组件的制造方法，其包括以下步骤：
(1)提供一载板，在所述载板上点滴激光活化聚合物材料，形成多个半球形的聚合物点；
(2)在所述载板上形成覆盖所述聚合物点的第一光阻层，并刻蚀所述第一光阻层以形成多个第一通孔，在所述第一通孔中填充导电材料形成多个第一导电柱和多个第一子导电柱；
(3)将第一芯片键合至所述多个第一导电柱的第一端上；
(4)在所述第一光阻层上形成覆盖所述第一芯片的第二光阻层，并刻蚀所述第二光阻层以形成多个第二通孔，在所述第二通孔中填充导电材料形成多个第二子导电柱，所述多个第二导电柱与所述多个第一子导电柱一一对应连接，共同构成多个第二导电柱；
(5)将第二芯片键合至所述多个第二导电柱上；
(6)移除所述载板，以露出所述聚合物点；
(7)激光烧蚀并活化所述聚合物点，使得所述第一光阻层在所述多个第一导电柱和多个第二导电柱的第二端处具有半球形的凹槽，且所述凹槽中具有活化的金属纳米颗粒；
(8)提供封装基板，所述封装基板具有多个第三导电柱，所述第三导电柱与所述第一导电柱、第二导电柱一一对应，并通过加热所述金属纳米颗粒实现第三导电柱与第一导电柱和第二导电柱的接合。
其中，所述多个第一导电柱和第二导电柱的口径小于所述聚合物点的直径，且在所述多个第一导电柱和第二导电柱的第二端具有凹陷结构，所述凹陷结构通过与所述聚合物点共形的形成。
还包括步骤(9)，在所述封装基板和所述第一光阻层之间形成填充层，所述填充层包裹所述多个第三导电柱。
其中，所述多个第三导电柱的高度不同，且在步骤(8)中，加热所述金属纳米颗粒形成了在所述多个第三导电柱与所述多个第一导电柱之间的金属烧结层，所述金属烧结层的厚度不同。
在步骤(7)中，所述金属纳米颗粒未填充满所述凹槽。
下面结合图3-11来具体的介绍本发明所提供的堆叠电子组件的制造方法。
首先，参见图3，提供一载板1，所述载板1可以是玻璃板、陶瓷板、硅板等刚性板。在所述载板1上通过点滴的方式形成多个聚合物点2，聚合物点2的材料为激光活化聚合物材料，其中，在点滴之后由于表面张力，所述聚合物点2呈半球形，然后将其固化。
接着，参见图4，在所述载板1上形成覆盖所述聚合物点2的第一光阻层31，并刻蚀所述第一光阻层31以形成多个第一通孔，多个第一通孔的底部露出所述聚合物点2。然后，在所述第一通孔中填充导电材料形成多个第一导电柱4和多个第一子导电柱51。其中，第一光阻层31可以经过CMP工艺进行研磨平整。
参见图5，将第一芯片6键合至所述多个第一导电柱4的上端上。第一芯片6为倒装芯片，其可以经由焊料(未示出)键合至第一导电柱4上。
参见图6，在所述第一光阻层31上形成覆盖所述第一芯片6的第二光阻层32，并刻蚀所述第二光阻层32以形成多个第二通孔，所述多个第二通孔与所述第一子导电柱51一一对应设置。在所述第二通孔中填充导电材料形成多个第二子导电柱52，所述多个第二导电柱52与所述多个第一子导电柱51一一对应连接，共同构成图1中的多个第二导电柱5，而第一光阻层31和第二光阻层32构成图1中的光阻层3。
然后参见图7，将第二芯片7键合至所述多个第二导电柱5上。第二芯片7为倒装芯片，其可以经由焊料(未示出)键合至第二导电柱5上。
参见图8，移除所述载板1，以露出所述聚合物点2。
参见图9，激光烧蚀并活化所述聚合物点2，使得所述光阻层3在所述多个第一导电柱4和多个第二导电柱5的下端处具有半球形的凹槽8，且所述凹槽8中具有活化的金属纳米颗粒9。由于烧蚀的原因，所述金属纳米颗粒9未填充满所述凹槽8。且在所述多个第一导电柱4和第二导电柱5的下端具有凹陷结构，所述凹陷结构通过与所述聚合物点2共形的形成。
然后参见图10，提供封装基板10，所述封装基板10具有多个第三导电柱11、12，所述第三导电柱11、12与所述第一导电柱4、第二导电柱5一一对应，并通过加热所述金属纳米颗粒9实现第三导电柱11、12与第一导电柱4和第二导电柱5的接合。
参见图11，在所述封装基板10和所述光阻层3之间形成填充层13，所述填充层13包裹所述多个第三导电柱11、12。
本发明预先形成由激光活化材料形成的聚合物点，然后烧蚀并活化所述聚合物点以形成凹槽结构和金属纳米颗粒，该凹槽用于容纳所述金属颗粒和对准键合的其他导电柱，而金属纳米颗粒实现上下导电柱的接合，可以抵消高度差，且能够保证接合的可靠性。金属纳米颗粒的接合比传统的焊料接合的强度要好。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。
Claims (10)
1.一种堆叠电子组件的制造方法，其包括以下步骤：
(1)提供一载板，在所述载板上点滴激光活化聚合物材料，形成多个半球形的聚合物点；
(2)在所述载板上形成覆盖所述聚合物点的第一光阻层，并刻蚀所述第一光阻层以形成多个第一通孔，在所述第一通孔中填充导电材料形成多个第一导电柱和多个第一子导电柱；
(3)将第一芯片键合至所述多个第一导电柱的第一端上；
(4)在所述第一光阻层上形成覆盖所述第一芯片的第二光阻层，并刻蚀所述第二光阻层以形成多个第二通孔，在所述第二通孔中填充导电材料形成多个第二子导电柱，所述多个第二导电柱与所述多个第一子导电柱一一对应连接，共同构成多个第二导电柱；
(5)将第二芯片键合至所述多个第二导电柱上；
(6)移除所述载板，以露出所述聚合物点；
(7)激光烧蚀并活化所述聚合物点，使得所述第一光阻层在所述多个第一导电柱和多个第二导电柱的第二端处具有半球形的凹槽，且所述凹槽中具有活化的金属纳米颗粒；
(8)提供封装基板，所述封装基板具有多个第三导电柱，所述第三导电柱与所述第一导电柱、第二导电柱一一对应，并通过加热所述金属纳米颗粒实现第三导电柱与第一导电柱和第二导电柱的接合。
2.根据权利要求1所述的堆叠电子组件的制造方法，其特征在于：其中，所述多个第一导电柱和第二导电柱的口径小于所述聚合物点的直径，且在所述多个第一导电柱和第二导电柱的第二端具有凹陷结构，所述凹陷结构通过与所述聚合物点共形的形成。
3.根据权利要求1所述的堆叠电子组件的制造方法，其特征在于：还包括步骤(9)，在所述封装基板和所述第一光阻层之间形成填充层，所述填充层包裹所述多个第三导电柱。
4.根据权利要求1所述的堆叠电子组件的制造方法，其特征在于：所述多个第三导电柱的高度不同，且在步骤(8)中，加热所述金属纳米颗粒形成了在所述多个第三导电柱与所述多个第一导电柱和多个第二导电柱之间的金属烧结层，所述金属烧结层的厚度不同。
5.根据权利要求1所述的堆叠电子组件的制造方法，其特征在于：在步骤(7)中，所述金属纳米颗粒未填充满所述凹槽。
6.一种堆叠电子组件，包括：
封装组件，所述封装组件包括：光阻层；在光阻层中的多个第一导电柱和多个第二导电柱以及键合至所述多个第一导电柱的第一端上的第一芯片；键合至所述多个第二导电柱的第一端上的第二芯片；其中，所述光阻层在所述多个第一导电柱和多个第二导电柱的第二端处具有半球形的凹槽；
封装基板，所述封装基板具有多个第三导电柱，所述第三导电柱与所述多个第一导电柱和多个第二导电柱一一对应，并且通过加热在所述凹槽内的金属纳米颗粒实现第三导电柱与第一导电柱和第二导电柱的接合。
7.根据权利要求6所述的堆叠电子组件，其特征在于：所述多个第三导电柱的高度不同，加热所述金属纳米颗粒形成了在所述多个第三导电柱与所述多个第一导电柱和多个第二导电柱之间的金属烧结层，所述金属烧结层的厚度不同。
8.根据权利要求6所述的堆叠电子组件，其特征在于：所述多个第三导电柱的一部分插入所述凹槽中。
9.根据权利要求6所述的堆叠电子组件，其特征在于：其中，所述多个第一导电柱和第二导电柱的口径小于所述凹槽的直径，且在所述多个第一导电柱和第二导电柱的第二端具有凹陷结构。
10.根据权利要求6所述的堆叠电子组件，其特征在于：还包括在所述封装基板和所述第一光阻层之间的填充层，所述填充层包裹所述多个第三导电柱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010801606.0A CN111883445B (zh) | 2020-08-11 | 2020-08-11 | 一种堆叠电子组件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010801606.0A CN111883445B (zh) | 2020-08-11 | 2020-08-11 | 一种堆叠电子组件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111883445A true CN111883445A (zh) | 2020-11-03 |
| CN111883445B CN111883445B (zh) | 2022-07-19 |
Family
ID=73203568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010801606.0A Active CN111883445B (zh) | 2020-08-11 | 2020-08-11 | 一种堆叠电子组件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111883445B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112735957A (zh) * | 2021-01-19 | 2021-04-30 | 福唐激光(苏州)科技有限公司 | 一种导电柱的激光形成方法 |
| CN113078118A (zh) * | 2021-03-25 | 2021-07-06 | 福唐激光(苏州)科技有限公司 | 一种激光实现pop接合的方法及其pop结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543939A (zh) * | 2012-01-05 | 2012-07-04 | 三星半导体(中国)研究开发有限公司 | 超细间距焊盘的叠层倒装芯片封装结构及其制造方法 |
| CN106486444A (zh) * | 2015-08-31 | 2017-03-08 | 中芯长电半导体（江阴）有限公司 | 凸块结构、封装组件及其形成方法 |
| US20170194279A1 (en) * | 2015-07-10 | 2017-07-06 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
-
2020
- 2020-08-11 CN CN202010801606.0A patent/CN111883445B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543939A (zh) * | 2012-01-05 | 2012-07-04 | 三星半导体(中国)研究开发有限公司 | 超细间距焊盘的叠层倒装芯片封装结构及其制造方法 |
| US20170194279A1 (en) * | 2015-07-10 | 2017-07-06 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| CN106486444A (zh) * | 2015-08-31 | 2017-03-08 | 中芯长电半导体（江阴）有限公司 | 凸块结构、封装组件及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112735957A (zh) * | 2021-01-19 | 2021-04-30 | 福唐激光(苏州)科技有限公司 | 一种导电柱的激光形成方法 |
| CN113078118A (zh) * | 2021-03-25 | 2021-07-06 | 福唐激光(苏州)科技有限公司 | 一种激光实现pop接合的方法及其pop结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111883445B (zh) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102562315B1 (ko) | 반도체 패키지 | |
| US8786070B2 (en) | Microelectronic package with stacked microelectronic elements and method for manufacture thereof | |
| TWI408795B (zh) | Semiconductor device and manufacturing method thereof | |
| US20120146216A1 (en) | Semiconductor package and fabrication method thereof | |
| CN107424973B (zh) | 封装基板及其制法 | |
| CN107978532A (zh) | 形成堆叠式封装结构的方法 | |
| JP2003174120A (ja) | 半導体装置およびその製造方法 | |
| CN106206409A (zh) | 堆叠电子装置及其制造方法 | |
| CN110634838A (zh) | 一种超薄扇出型封装结构及其制作方法 | |
| CN112768437B (zh) | 多层堆叠封装结构和多层堆叠封装结构的制备方法 | |
| CN111370397A (zh) | 半导体封装装置及其制造方法 | |
| CN108305866A (zh) | 电子封装件的制法 | |
| KR101494414B1 (ko) | 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법 | |
| KR20210145568A (ko) | 기판들이 스택된 반도체 장치 및 제조 방법 | |
| CN111883445A (zh) | 一种堆叠电子组件及其制造方法 | |
| US20100193939A1 (en) | Wiring substrate, electronic device, and electronic device mounting structure | |
| CN117766505A (zh) | 封装基板及其制法 | |
| TWM521807U (zh) | 封裝結構及其中介板 | |
| CN105023915B (zh) | 堆栈式封装件的制法 | |
| CN102915984A (zh) | 半导体封装构造及其制造方法 | |
| CN111883444B (zh) | 一种多芯片堆叠封装及其制造方法 | |
| CN111883446B (zh) | 一种电子组件及其制造方法 | |
| JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
| KR101013560B1 (ko) | 적층 반도체 패키지 및 이의 제조 방법 | |
| KR102666026B1 (ko) | 패키지 및 패키지 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220620 Address after: 518000 6th floor, building 1, Yicheng Huanzhi center, the intersection of Renmin Road and Bayi Road, Jinglong community, Longhua street, Shenzhen, Guangdong Applicant after: Shenzhen Huaxin Holding Co.,Ltd. Address before: Room 707, block a, Rongsheng Times International Plaza, 9 Beiyuan street, Licheng District, Jinan City, Shandong Province Applicant before: Ji Nannan knows Information technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| CB02 | Change of applicant information |
Address after: 518000 floor 6, building 1, Yicheng Huanzhi center, the intersection of Renmin Road and Bayi Road, Jinglong community, Longhua street, Longhua District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Huaxin Holding Co.,Ltd. Address before: 518000 6th floor, building 1, Yicheng Huanzhi center, the intersection of Renmin Road and Bayi Road, Jinglong community, Longhua street, Shenzhen, Guangdong Applicant before: Shenzhen Huaxin Holding Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |