CN111836469A - 电路基板制备方法及电路基板 - Google Patents
电路基板制备方法及电路基板 Download PDFInfo
- Publication number
- CN111836469A CN111836469A CN202010514391.4A CN202010514391A CN111836469A CN 111836469 A CN111836469 A CN 111836469A CN 202010514391 A CN202010514391 A CN 202010514391A CN 111836469 A CN111836469 A CN 111836469A
- Authority
- CN
- China
- Prior art keywords
- copper foil
- release film
- circuit substrate
- substrate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 86
- 239000011889 copper foil Substances 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种电路基板制备方法，该方法包括如下步骤:步骤S1、对铜箔基板的铜箔层进行蚀刻以获得铜箔线路；步骤S2、对铜箔基板的绝缘介质层远离铜箔层一侧贴合固定一层离型膜；步骤S3、镭射铜箔基板以形成依次贯穿离型膜和绝缘介质层的盲孔；步骤S4、对铜箔基板的盲孔填入导电膏并使该导电膏平齐所述离型膜；步骤S5、移除离型膜；步骤S6、将经过步骤S1至S5处理后的多个铜箔基板依次叠设并压合以获得电路基板。本发明提供一种应用电路基板制备方法制造的电路基板。与相关技术相比，本发明电路基板制备方法和电路板基板的工艺简单且可靠性高。
Description
技术领域
本发明涉及电路基板领域，尤其涉及一种的电路基板制备方法和电路基板。
背景技术
随着近年来电子技术飞速发展，电子产品不断朝着小、轻、薄的方向发展，印制电路板也朝着小型轻量化和高密度化发展。而实现更高密度电路板的电路基板的层与层互连的一个关键工艺是微孔化，即连接电路基板的层与层之间的微孔加工。导电膏具有良好的加工性和导电效果，将其引入到电路基板的微孔内，形成导电膏塞微孔结构，可提高印制电路板孔互连设计的灵活性，为实现功能复杂的印制电路产品提供支持。
目前，相关技术的导电膏塞微孔工艺具体为：镭射电路基板的盲孔后，再通过等离子处理将孔底的胶渣去除，再通过印刷铜膏填孔，再将填孔后的电路基板压合来实现层与层之间的导通。
然而，目前由于导电膏技术不成熟，现有技术不能准确控制铜膏量，具体为：在微孔塞铜膏，铜膏量如果太薄，太薄则出现难以实现层与层之间的电气导通的风险。另外铜膏如果过厚，则出现铜膏残留较多，并容易造成电路基板的多层板结合力不合格，从而产生电路基板可靠性的问题、从而使产品出现品质缺陷。
因此，有必要提供一种新的电路基板制备方法和电路基板解决上述问题。
发明内容
本发明需要解决的技术问题是提供一种工艺简单且可靠性高的电路基板制备方法和电路基板。
为解决上述技术问题，本发明提供一种电路基板制备方法，所述电路基板包括多层铜箔基板，所述铜箔基板包括绝缘介质层和覆于所述绝缘介质层一侧表面的铜箔层，该方法包括如下步骤:步骤S1、对所述铜箔基板的所述铜箔层进行蚀刻以获得铜箔线路；步骤S2、对所述铜箔基板的所述绝缘介质层远离所述铜箔层一侧贴合固定一层离型膜；步骤S3、镭射所述铜箔基板以形成依次贯穿所述离型膜和所述绝缘介质层的盲孔；所述盲孔与所述铜箔层连接；步骤S4、对所述铜箔基板的所述盲孔填入导电膏并使该导电膏平齐所述离型膜；步骤S5、移除所述离型膜；步骤S6、将经过所述步骤S1至S5处理后的多个所述铜箔基板依次叠设并压合以获得所述电路基板；相邻两所述铜箔层的各自的所述铜箔线路通过分别连接同一个所述盲孔或叠置的两个所述盲孔内的所述导电膏电连接。
更优的，所述步骤S4之前还包括：步骤S40、采用等离子处理所述离型膜和所述盲孔以清洁所述铜箔基板。
更优的，所述离型膜的厚度为25微米。
更优的，所述步骤S2中，所述离型膜与所述绝缘介质层通过一层厚度为3微米的胶层贴合固定。
更优的，所述离型膜与所述绝缘介质层通过压膜机在温度为 100℃和压力为7kg条件下压合固定。
更优的，所述导电膏为铜膏。
更优的，所述步骤S6中，多个所述铜箔基板通过一次性压合获得所述电路基板。
本发明还提供一种电路基板，所述电路基板由所述电路基板制备方法制成。
与相关技术相比，本发明的电路基板制备方法和电路基板中通过步骤S1、对铜箔基板的铜箔层进行蚀刻以获得铜箔线路；步骤S2、对铜箔基板的绝缘介质层远离铜箔层一侧贴合固定一层离型膜；步骤 S3、镭射铜箔基板以形成依次贯穿离型膜和绝缘介质层的盲孔；步骤S4、对铜箔基板的盲孔填入导电膏并使该导电膏平齐所述离型膜；步骤S5、移除离型膜；步骤S6、将经过步骤S1至S5处理后的多个铜箔基板依次叠设并压合以获得电路基板。该过程采用导电膏在盲孔内填孔可以简化制作流程，工艺简单并实现任意层数之间的互连，增加布线物理空间，为实现更多功能复杂的印制电路产品提供支持。另外，采用离型膜配合导电膏的填孔，可以有效的控制导电膏的含量，提升产品品质，从而提高可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明电路基板制备方法的流程框图；
图2为本发明电路基板制备方法的步骤S1的示意图；
图3为本发明电路基板制备方法的步骤S2的示意图；
图4为本发明电路基板制备方法的步骤S3的示意图；
图5为本发明电路基板制备方法的步骤S40的示意图；
图6为本发明电路基板制备方法的步骤S4的示意图；
图7为本发明电路基板制备方法的步骤S5的示意图；
图8为本发明电路基板制备方法的步骤S6中两个所述铜箔基板压合的示意图；
图9为本发明电路基板制备方法的步骤S6中所述电路基板的示意图；
图10为本发明电路基板制备方法的步骤S40的流程框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请同时参阅图1-10，本发明提供一种电路基板制备方法。该方法用于制备电路基板100。所述电路基板100包括多层铜箔基板10。
本实施方式中，所述铜箔基板10为液晶聚合物制成的。液晶聚合物(英文为LIQUIDCRYSTAL POLYMER，简称LCP)，液晶聚合物是一种新型的高分子材料并能经受表面装配技术中使用的气相焊接和红外焊接，可以用于电子电气，因为电子电气的表面装配焊接技术对材料的尺寸稳定性和耐热性有很高的要求。具体应用于印刷电路板。
具体的，所述铜箔基板10包括铜箔层1绝缘介质层2。其中，所述铜箔层1覆于所述绝缘介质层2一侧表面。
所述电路基板制备方法包括如下步骤:
步骤S1、对所述铜箔基板10的所述铜箔层1进行蚀刻以获得铜箔线路12及铜箔线路间隙11。
步骤S2、对所述铜箔基板10的所述绝缘介质层2远离所述铜箔层1一侧贴合固定一层离型膜3。
在本步骤S2中，所述离型膜3与所述绝缘介质层2通过一层厚度为3微米的胶层6固定。所述胶层6的厚度较小，可以在保证粘合力的同时不影响铜膏塞孔厚度。
本实施方式中，所述离型膜3与所述绝缘介质层2通过压膜机在温度为100℃和压力为7kg条件下压合固定。其中，所述压膜机可以选择手动压膜机。通过该条件的压合固定，所述离型膜3避免在压膜过程中产生气泡，有利于提高可靠性。
步骤S3、镭射所述铜箔基板10以形成依次贯穿所述离型膜3和所述绝缘介质层2的盲孔4。所述盲孔4用于实现相邻的两层所述铜箔线路12的导电。
其中，所述盲孔4与所述铜箔层1连接。
本实施方式中，为了更好实现后续的工艺，需要对所述铜箔基板 10进行清理干净。具体的，所述电路基板制备方法还包括：步骤S40、采用等离子处理所述离型膜3和所述盲孔4以清洁所述铜箔基板10。
在所述步骤S3中，镭射处理在所述离型膜3的表面和所述盲孔 4内残留一下胶块等杂质7。由于所述盲孔4的孔径较小，采用等离子处理可以将较小的所述杂质7清除干净，有利于后续所述盲孔4填充导电物质。
步骤S4、对所述铜箔基板10的所述盲孔4填入导电膏5并使该导电膏平齐所述离型膜。
本实施方式中，所述导电膏5为铜膏。铜膏具有良好的导电性能。其中，将采用印刷铜膏方式将所述导电膏5填充入所述盲孔4内。采用所述导电膏5代替电镀进行填孔，可以简化制作流程，从而使工艺简单。
步骤S5、移除所述离型膜3。
本实施方式中，所述离型膜3的厚度为25微米。多一层所述离型膜3的厚度使得所述导电膏5的富余量满足不会出现因压合后所述导电膏5的膏量紧实变少造成的层与层之间断路，另所述离型膜3的厚度较薄不会造成所述导电膏5残留较厚而出现产品的品质缺陷。采用所述离型膜3配合所述导电膏5的填孔，可以有效的控制所述导电膏5的含量，提升产品品质，从而提高可靠性。
步骤S6、将经过所述步骤S1至S5处理后的多个所述铜箔基板 10依次叠设并压合以获得所述电路基板100。
相邻两所述铜箔层1的各自的所述铜箔线路12通过分别连接同一个所述盲孔4或叠置的两个所述盲孔4内的所述导电膏5电连接。该过程采用所述导电膏5在所述盲孔4内填孔可以简化制作流程，工艺简单并实现任意层数之间的互连，增加布线物理空间，为实现更多功能复杂的印制电路产品提供支持。
本实施方式中，多个所述铜箔基板10通过一次性压合获得所述电路基板100。采用叠层后一次性压合的加工工艺，有利于产品的机械稳定性，从而提高可靠性。
本发明还提供一种电路基板100，所述电路板基板100由所述电路基板制备方法制成。
与相关技术相比，本发明的电路基板制备方法和电路基板中通过步骤S1、对铜箔基板的铜箔层进行蚀刻以获得铜箔线路；步骤S2、对铜箔基板的绝缘介质层远离铜箔层一侧贴合固定一层离型膜；步骤S3、镭射铜箔基板以形成依次贯穿离型膜和绝缘介质层的盲孔；步骤 S4、对铜箔基板的盲孔填入导电膏并使该导电膏平齐所述离型膜；步骤S5、移除离型膜；步骤S6、将经过步骤S1至S5处理后的多个铜箔基板依次叠设并压合以获得电路基板。该过程采用导电膏在盲孔内填孔可以简化制作流程，工艺简单并实现任意层数之间的互连，增加布线物理空间，为实现更多功能复杂的印制电路产品提供支持。另外，采用离型膜配合导电膏的填孔，可以有效的控制导电膏的含量，提升产品品质，从而提高可靠性。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种电路基板制备方法，所述电路基板包括多层铜箔基板，所述铜箔基板包括绝缘介质层和覆于所述绝缘介质层一侧表面的铜箔层，其特征在于，该方法包括如下步骤:
步骤S1、对所述铜箔基板的所述铜箔层进行蚀刻以获得铜箔线路；
步骤S2、对所述铜箔基板的所述绝缘介质层远离所述铜箔层一侧贴合固定一层离型膜；
步骤S3、镭射所述铜箔基板以形成依次贯穿所述离型膜和所述绝缘介质层的盲孔；所述盲孔与所述铜箔层连接；
步骤S4、对所述铜箔基板的所述盲孔填入导电膏并使该导电膏平齐所述离型膜；
步骤S5、移除所述离型膜；
步骤S6、将经过所述步骤S1至S5处理后的多个所述铜箔基板依次叠设并压合以获得所述电路基板；相邻两所述铜箔层的各自的所述铜箔线路通过分别连接同一个所述盲孔或叠置的两个所述盲孔内的所述导电膏电连接。
2.根据权利要求1所述的电路基板制备方法，其特征在于，所述步骤S4之前还包括：步骤S40、采用等离子处理所述离型膜和所述盲孔以清洁所述铜箔基板。
3.根据权利要求1所述的电路基板制备方法，其特征在于，所述离型膜的厚度为25微米。
4.根据权利要求3所述的电路基板制备方法，其特征在于，所述步骤S2中，所述离型膜与所述绝缘介质层通过一层厚度为3微米的胶层贴合固定。
5.根据权利要求4所述的电路基板制备方法，其特征在于，所述离型膜与所述绝缘介质层通过压膜机在温度为100℃和压力为7kg条件下压合固定。
6.根据权利要求1所述的电路基板制备方法，其特征在于，所述导电膏为铜膏。
7.根据权利要求1所述的电路基板制备方法，其特征在于，所述步骤S6中，多个所述铜箔基板通过一次性压合获得所述电路基板。
8.一种电路基板，其特征在于，所述电路基板由权利要求1-7中任意一种所述电路基板制备方法制成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010514391.4A CN111836469A (zh) | 2020-06-08 | 2020-06-08 | 电路基板制备方法及电路基板 |
| PCT/CN2020/101272 WO2021248612A1 (zh) | 2020-06-08 | 2020-07-10 | 电路基板制备方法及电路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010514391.4A CN111836469A (zh) | 2020-06-08 | 2020-06-08 | 电路基板制备方法及电路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111836469A true CN111836469A (zh) | 2020-10-27 |
Family
ID=72898574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010514391.4A Pending CN111836469A (zh) | 2020-06-08 | 2020-06-08 | 电路基板制备方法及电路基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111836469A (zh) |
| WO (1) | WO2021248612A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115776775A (zh) * | 2021-09-07 | 2023-03-10 | 深南电路股份有限公司 | 一种印制电路板及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114554681B (zh) * | 2022-03-28 | 2024-04-12 | 黄石永兴隆电子有限公司 | 一种含有阶梯型盲孔的线路板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077488A (ja) * | 2009-10-01 | 2011-04-14 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板の製造方法 |
| CN102595799A (zh) * | 2011-12-30 | 2012-07-18 | 柏承科技(昆山)股份有限公司 | 高密度互联印刷电路板的制造方法 |
| CN103582321A (zh) * | 2012-07-19 | 2014-02-12 | 富葵精密组件(深圳)有限公司 | 多层线路板及其制作方法 |
| CN103717013A (zh) * | 2012-09-29 | 2014-04-09 | 上海美维科技有限公司 | 一种印制电路板的制造方法 |
| CN103841771A (zh) * | 2012-11-26 | 2014-06-04 | 北大方正集团有限公司 | 组合印制电路板和印制电路板的制造方法以及印制电路板 |
| CN104349610A (zh) * | 2013-07-24 | 2015-02-11 | 北大方正集团有限公司 | 印制电路板子板及印制电路板的制造方法和印制电路板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2937933B2 (ja) * | 1997-03-24 | 1999-08-23 | 富山日本電気株式会社 | 多層プリント配線板の製造方法 |
| CN1237855C (zh) * | 2002-06-24 | 2006-01-18 | 威盛电子股份有限公司 | 用印刷方式制作电路基板导通孔及线路的方法 |
| CN103281878A (zh) * | 2013-06-13 | 2013-09-04 | 汕头超声印制板（二厂）有限公司 | 一种贯穿过孔印制电路板的制作方法 |
-
2020
- 2020-06-08 CN CN202010514391.4A patent/CN111836469A/zh active Pending
- 2020-07-10 WO PCT/CN2020/101272 patent/WO2021248612A1/zh not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077488A (ja) * | 2009-10-01 | 2011-04-14 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板の製造方法 |
| CN102595799A (zh) * | 2011-12-30 | 2012-07-18 | 柏承科技(昆山)股份有限公司 | 高密度互联印刷电路板的制造方法 |
| CN103582321A (zh) * | 2012-07-19 | 2014-02-12 | 富葵精密组件(深圳)有限公司 | 多层线路板及其制作方法 |
| CN103717013A (zh) * | 2012-09-29 | 2014-04-09 | 上海美维科技有限公司 | 一种印制电路板的制造方法 |
| CN103841771A (zh) * | 2012-11-26 | 2014-06-04 | 北大方正集团有限公司 | 组合印制电路板和印制电路板的制造方法以及印制电路板 |
| CN104349610A (zh) * | 2013-07-24 | 2015-02-11 | 北大方正集团有限公司 | 印制电路板子板及印制电路板的制造方法和印制电路板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115776775A (zh) * | 2021-09-07 | 2023-03-10 | 深南电路股份有限公司 | 一种印制电路板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021248612A1 (zh) | 2021-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012015562A (ja) | 回路基板の製造方法 | |
| JP4341588B2 (ja) | 多層基板及びその製造方法 | |
| KR101536544B1 (ko) | 금속간 화합물로 다층 회로기판을 구성하는 방법 및 관련된 회로기판 | |
| CN103517583B (zh) | 多层电路板及其制作方法 | |
| JP6648832B2 (ja) | 多層基板およびその製造方法 | |
| JP2004140018A (ja) | 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器 | |
| CN111836469A (zh) | 电路基板制备方法及电路基板 | |
| JP5581828B2 (ja) | 積層回路基板および基板製造方法 | |
| TW202339570A (zh) | 多層基板、多層基板的製造方法及電子機器 | |
| JP6058321B2 (ja) | 配線基板の製造方法 | |
| CN209496722U (zh) | 层叠线圈 | |
| JP2010278379A (ja) | 配線基板およびその製造方法 | |
| TWI389619B (zh) | 多層電路板製作方法 | |
| CN101022695B (zh) | 线路嵌合于介电层的无芯板薄型基板及其制造方法 | |
| CN102256453B (zh) | 多层电路板制作方法 | |
| JP2006049536A (ja) | 多層回路基板 | |
| JP5556984B2 (ja) | 多層配線基板およびその製造方法 | |
| CN119300559B (zh) | 封装基板及其制作方法 | |
| JP4200848B2 (ja) | プリント基板及びその製造方法 | |
| JP2014222733A (ja) | プリント配線板およびその製造方法 | |
| JP3943055B2 (ja) | 多層型配線板の製造方法 | |
| JP2009054773A (ja) | 多層配線板及びその製造方法 | |
| CN101277590A (zh) | 内连线结构及其形成方法 | |
| JP2009129933A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP2006186098A (ja) | 多層配線板、多層配線板用基板材およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201027 |