[go: up one dir, main page]

CN111834439B - 一种高电子迁移率晶体管、其制备方法及电子装置 - Google Patents

一种高电子迁移率晶体管、其制备方法及电子装置

Info

Publication number
CN111834439B
CN111834439B CN201910323441.8A CN201910323441A CN111834439B CN 111834439 B CN111834439 B CN 111834439B CN 201910323441 A CN201910323441 A CN 201910323441A CN 111834439 B CN111834439 B CN 111834439B
Authority
CN
China
Prior art keywords
algan
barrier layer
gate
layer
gate region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910323441.8A
Other languages
English (en)
Other versions
CN111834439A (zh
Inventor
陈道坤
史波
曾丹
陈兆同
何昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910323441.8A priority Critical patent/CN111834439B/zh
Publication of CN111834439A publication Critical patent/CN111834439A/zh
Application granted granted Critical
Publication of CN111834439B publication Critical patent/CN111834439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及电子技术领域，公开一种高电子迁移率晶体管、其制备方法及电子装置，其中，高电子迁移率晶体管包括：依次设置的衬底、缓冲层和GaN沟道层，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；AlGaN栅下势垒层，形成于GaN沟道层的栅极区背离缓冲层的一侧；栅电极，形成于AlGaN栅下势垒层背离GaN沟道层的侧面；AlGaN势垒层，形成于GaN沟道层的非栅区域，其中AlGaN势垒层表面形成源极和漏极；其中，AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度。上述高电子迁移率晶体管，可以用于缓解其阈值电压低，易误开通的技术问题。

Description

一种高电子迁移率晶体管、其制备方法及电子装置
技术领域
本发明涉及电子技术领域，特别涉及一种高电子迁移率晶体管、其制备方法及电子装置。
背景技术
GaN(氮化镓)是第三代宽禁带半导体之一，具有宽带隙、高击穿电场等优异物理特性。又由于GaN基半导体本身的自发极化和压电极化特性，AlGaN(氮化镓铝)/GaN异质结界面可以在非故意掺杂情况下产生高限域性和高浓度2DEG(二维电子气)，二维电子气具有高电子迁移率和高饱和电子漂移速度的特性。
因此，可以利用AlGaN/GaN异质结构筑HEMT(高电子迁移率晶体管)，上述HEMT可适用于高温、高压、高频、高功率密度应用，在微波射频和电力电子等领域具有良好应用前景。
但是，由于AlGaN/GaN异质结界面处容易形成二维电子气，故HEMT为常开耗尽型器件，在应用中存在易误开通的技术问题，阻碍HEMT器件的推广应用。
发明内容
本发明公开了一种高电子迁移率晶体管，用于缓解HEMT阈值电压低及易误开通的技术问题。
为达到上述目的，本发明提供以下技术方案：
一种高电子迁移率晶体管，包括：
衬底；
缓冲层，形成于所述衬底的一侧；
GaN沟道层，形成于所述缓冲层背离所述衬底的侧面，其中，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；
AlGaN栅下势垒层，形成于所述GaN沟道层的栅极区背离所述缓冲层的一侧；
栅电极，形成于AlGaN栅下势垒层背离GaN沟道层的侧面；
AlGaN势垒层，形成于所述GaN沟道层的非栅区域背离所述缓冲层的一侧，其中，所述AlGaN势垒层表面形成有与AlGaN势垒层欧姆接触的源极和漏极；
钝化层，覆盖于源极、漏极、栅电极和AlGaN势垒层表面；
其中，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度。
在上述高电子迁移率晶体管中，GaN沟道层与AlGaN势垒层形成异质结，由于GaN沟道层与AlGaN势垒层的极化特性，在两者的界面下表面处形成可导电的二维电子气；而AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度，因此，AlGaN栅下势垒层的极化特性大幅度衰减，AlGaN栅下势垒层与GaN沟道层异质结界面处形成的二维电子气大幅度减少，因此，在栅电极不通正电压的情况下，二维电子气在AlGaN栅下势垒层处被切断，源极和漏极之间不易通过二维电子气导电，只有当栅电极通正电压时，栅电极下的二维电子气重新形成，二维电子气在AlGaN栅下势垒层处连通，源极和漏极之间通电；综上，在栅电极不通正电压的情况下，上述高电子迁移率晶体管能够缓解HEMT阈值电压低及易误开通的技术问题，实现常关操作。
优选地，AlGaN栅下势垒层的厚度为1nm-10nm；
AlGaN势垒层的厚度为10nm-40nm。
优选地，AlGaN栅下势垒层的铝含量为0-20％；
AlGaN势垒层的铝含量为10％-30％。
优选地，所述高电子迁移率晶体管还包括p型半导体膜层，所述p型半导体膜层设置于所述栅电极和所述AlGaN栅下势垒层之间。
优选地，所述p型半导体膜层包括p型GaN、p型AlGaN或p型NiO。
优选地，所述AlGaN势垒层和所述GaN沟道层之间还设有GaN修复层。
本发明公开了一种高电子迁移率晶体管制备方法，用于缓解HEMT易误开通的技术问题。
为达到上述目的，本发明提供以下技术方案：
一种高电子迁移率晶体管制备方法，至少包括以下步骤：
在衬底一侧依次形成缓冲层和GaN沟道层，其中，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；
在栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，其中，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度；
在AlGaN势垒层表面形成源极和漏极，并对AlGaN势垒层、源极和漏极进行退火，以使AlGaN势垒层分别与源极和漏极形成欧姆接触；
形成覆盖于源极、漏极、栅电极和AlGaN势垒层表面的钝化层。
所述的高电子迁移率晶体管制备方法与上述的高电子迁移率晶体管相对于现有技术所具有的优势相同，在此不再赘述。
优选地，所述在栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，包括：
通过构图工艺在栅极区形成依次层叠设置的AlGaN栅下势垒层和掩膜层；
在非栅区域和掩膜层表面形成AlGaN势垒层，并去除掩膜层和掩膜层表面的AlGaN势垒层；
在AlGaN栅下势垒层背离GaN沟道层的表面形成栅电极。
优选地，所述在栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，包括：
通过构图工艺在栅极区形成依次层叠设置的AlGaN栅下势垒层、栅电极和掩膜层；
在非栅区域和掩膜层表面形成AlGaN势垒层，并去除掩膜层和掩膜层表面的AlGaN势垒层。
优选地，在形成所述AlGaN栅下势垒层之前，在所述GaN沟道层的非栅区域形成GaN修复层。
优选地，所述在栅极区形成依次设置的AlGaN栅下势垒层、栅电极，在非栅区域形成AlGaN势垒层，包括：
在GaN沟道层背离缓冲层的侧面形成AlGaN势垒层，在AlGaN势垒层与栅极区对应的部分形成镂空结构，在镂空结构内依次形成AlGaN栅下势垒层和栅电极。
优选地，AlGaN栅下势垒层的厚度为1nm-10nm；
AlGaN势垒层的厚度为10nm-40nm。
优选地，AlGaN栅下势垒层的铝含量为0-20％；
AlGaN势垒层的铝含量为10％-30％。
优选地，在AlGaN栅下势垒层上形成栅电极前，在AlGaN栅下势垒层上先形成p型半导体膜层。
优选地，所述p型半导体膜层包括p型GaN、p型AlGaN或p型NiO。
本发明公开了一种电子装置，用于缓解HEMT易误开通的技术问题。
为达到上述目的，本发明提供以下技术方案：
一种电子装置，包括如上述技术方案所述的高电子迁移率晶体管。
所述的电子装置与上述的高电子迁移率晶体管相对于现有技术所具有的优势相同，在此不再赘述。
附图说明
图1为本发明实施例提供的高电子迁移率晶体管制备方法中的中间过程一的结构示意图；
图2为本发明实施例提供的高电子迁移率晶体管制备方法中的中间过程二的结构示意图；
图3为本发明实施例提供的高电子迁移率晶体管制备方法中的中间过程三的结构示意图；
图4为本发明实施例提供的高电子迁移率晶体管制备方法中的中间过程四的结构示意图；
图5为本发明实施例提供的高电子迁移率晶体管的结构示意图。
图标：1-衬底；2-缓冲层；3-GaN沟道层；4-AlGaN栅下势垒层；5-p型半导体膜层；6a-GaN修复层；6b-GaN修复层；7a-AlGaN势垒层；7b-AlGaN势垒层；8-源极；9-漏极；10-栅电极；11-钝化层；12-掩膜层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
如图5所示，本发明实施例提供的高电子迁移率晶体管，包括：
衬底1，其材料包括但不限于Si、SiC、蓝宝石、AlN或GaN；
缓冲层2，形成于衬底1的一侧，缓冲层2包括但不限于GaN、AlGaN、AlGaN、AlN或其中至少两个的层叠结构，作为一个具体的例子，缓冲层2的厚度范围为100nm-6μm，例如为100nm、250nm、380nm、500nm、750nm、800nm、2μm、3μm、3.5μm、5μm和6μm；
GaN沟道层3，形成于缓冲层2背离衬底1的侧面，其中，GaN沟道层3包括栅极区和位于栅极区周围的非栅区域；
AlGaN栅下势垒层4，形成于GaN沟道层3的栅极区背离缓冲层2的一侧；
栅电极10，形成于AlGaN栅下势垒层4背离GaN沟道层3的侧面；
AlGaN势垒层7a，形成于GaN沟道层3的非栅区域背离缓冲层2的一侧，其中，AlGaN势垒层7a表面形成有与AlGaN势垒层7a欧姆接触的源极8和漏极9，源极8的材料包括但不限于Ti/Al/Ni/Au、Ti/Al/TiN/W、Ti/Al/Ti/W和Ti/TiN/W，漏极9的材料包括但不限于Ti/Al/Ni/Au、Ti/Al/TiN/W、Ti/Al/Ti/W和Ti/TiN/W。
钝化层11，覆盖于源极8、漏极9、栅电极10和AlGaN势垒层7a表面，钝化层11的材料包括但不限于SiO、SiO2、SiN、SiON、ZrO2、HfO2、Al2O3或其中任意至少两种材料的组合；
其中，AlGaN栅下势垒层4的铝含量低于AlGaN势垒层7a的铝含量，和/或，AlGaN栅下势垒层4的厚度小于AlGaN势垒层7a的厚度，例如，AlGaN栅下势垒层4的厚度小于AlGaN势垒层7a的厚度，且AlGaN栅下势垒层4的铝含量等于AlGaN势垒层7a的铝含量；或者，AlGaN栅下势垒层4的厚度等于AlGaN势垒层7a的厚度，且AlGaN栅下势垒层4的铝含量低于AlGaN势垒层7a的铝含量；或者，AlGaN栅下势垒层4的铝含量低于AlGaN势垒层7a的铝含量，且AlGaN栅下势垒层4的厚度小于AlGaN势垒层7a的厚度；
在上述高电子迁移率晶体管中，GaN沟道层3与AlGaN势垒层7a形成异质结，由于GaN沟道层3与AlGaN势垒层7a的极化特性，在两者的界面下表面处形成可导电的二维电子气；而AlGaN栅下势垒层4的铝含量低于AlGaN势垒层7a的铝含量，和/或，AlGaN栅下势垒层4的厚度小于AlGaN势垒层7a的厚度，因此，AlGaN栅下势垒层4的极化特性大幅度衰减，AlGaN栅下势垒层4与GaN沟道层3异质结界面处形成的二维电子气大幅度减少，因此，在栅电极10不通正电压的情况下，二维电子气在AlGaN栅下势垒层4处被切断，源极8和漏极9之间不易通过二维电子气导电，只有当栅电极10通正电压时，AlGaN栅下势垒层4下的二维电子气重新生成，二维电子气在AlGaN栅下势垒层4处连通，源极8和漏极9之间通电；综上，栅电极10上述高电子迁移率晶体管能够缓解HEMT易误开通的技术问题，实现常关操作。
由于GaN沟道层3栅极区具有p型半导体膜层5和AlGaN栅下势垒层4，p型半导体膜层5抬升栅极区异质结的导带，从而耗尽AlGaN栅下势垒层4下的二维电子气。
优选地，AlGaN栅下势垒层4的厚度为1nm-10nm，例如为1nm、3nm、5nm、6nm、8nm和10nm；
AlGaN势垒层7a的厚度为10nm-40nm，例如为10nm、15nm、20nm、30nm、35nm和40nm。
优选地，AlGaN栅下势垒层4的铝含量为0-20％，例如为0、3％、6％、9％、15％、17％和20％；
AlGaN势垒层7a的铝含量为10％-30％，例如为10％、15％、20％、23％、27％和30％。
为了进一步耗尽AlGaN栅下势垒层4下的二维电子气，高电子迁移率晶体管还包括p型半导体膜层5，p型半导体膜层5设置于栅电极10和AlGaN栅下势垒层4之间，p型半导体抬升栅极区异质结的导带，从而，进一步耗尽AlGaN栅下势垒层4下的二维电子气。
作为一个具体的例子，p型半导体膜层5包括但不限于p型GaN、p型AlGaN或p型NiO。
另外，AlGaN势垒层7a和GaN沟道层3之间还可以设有GaN修复层6a，在利用实施例二中提供的高电子迁移率晶体管制备方法制备实施例一中的高电子迁移率晶体管时，当先通过构图工艺形成AlGaN栅下势垒层4和掩膜层12的时候，GaN沟道层3的非栅区域易在刻蚀时损伤，影响高电子迁移率晶体管的性能。
实施例二
本发明实施例提供的高电子迁移率晶体管制备方法，用于形成实施例一提供的高电子迁移率晶体管，至少包括以下步骤：
如图1所示，在衬底1一侧依次形成缓冲层2和GaN沟道层3，其中，GaN沟道层3包括栅极区和位于栅极区周围的非栅区域；
如图2至图5所示，在栅极区形成依次设置的AlGaN栅下势垒层4和栅电极10，在非栅区域形成AlGaN势垒层7a，其中，AlGaN栅下势垒层4的铝含量低于AlGaN势垒层7a的铝含量，和/或，AlGaN栅下势垒层4的厚度小于AlGaN势垒层7a的厚度，例如，AlGaN栅下势垒层4的厚度小于AlGaN势垒层7a的厚度，且AlGaN栅下势垒层4的铝含量等于AlGaN势垒层7a的铝含量；或者，AlGaN栅下势垒层4的厚度等于AlGaN势垒层7a的厚度，且AlGaN栅下势垒层4的铝含量低于AlGaN势垒层7a的铝含量；或者，AlGaN栅下势垒层4的铝含量低于AlGaN势垒层7a的铝含量，且AlGaN栅下势垒层4的厚度小于AlGaN势垒层7a的厚度；
如图4所示，在AlGaN势垒层7a表面形成源极8和漏极9，并对AlGaN势垒层7a、源极8和漏极9进行退火，例如，采用快速热退火或激光退火，以使AlGaN势垒层7a分别与源极8和漏极9形成欧姆接触；
如图5所示，形成覆盖于源极8、漏极9、栅电极10和AlGaN势垒层7a表面的钝化层11。
通过上述高电子迁移率晶体管制备方法所形成的高电子迁移率晶体管至少具有如下优势：GaN沟道层3与AlGaN势垒层7a形成异质结，由于GaN沟道层3与AlGaN势垒层7a的极化特性，在两者的界面下表面处形成可导电的二维电子气；而AlGaN栅下势垒层4的铝含量低于AlGaN势垒层7a的铝含量，和/或，AlGaN栅下势垒层4的厚度小于AlGaN势垒层7a的厚度，因此，AlGaN栅下势垒层4的极化特性大幅度衰减，AlGaN栅下势垒层4与GaN沟道层3异质结界面处形成的二维电子气大幅度减少，因此，在栅电极10不通正电压的情况下，二维电子气在AlGaN栅下势垒层4处被切断，源极8和漏极9之间不易通过二维电子气导电，只有当栅电极10通正电压时，AlGaN栅下势垒层4下的二维电子气重新生成，二维电子气在AlGaN栅下势垒层4处连通，源极8和漏极9之间通电；综上，上述高电子迁移率晶体管能够缓解HEMT阈值电压低及易误开通的技术问题，实现常关操作。
其中，源极8和漏极9的制备方式可以是：先通过电子束蒸发、热蒸发或磁控溅射在AlGaN势垒层7a表面沉积，再通过刻蚀或剥离工艺形成最终结构；栅电极10材料包括但不限于Ni/Au，其制备方式可以是先通过电子束蒸发、热蒸发或磁控溅射在AlGaN栅下势垒层4表面沉积，再通过刻蚀或剥离工艺形成最终结构。
在栅极区形成依次设置的AlGaN栅下势垒层4和栅电极10，在非栅区域形成AlGaN势垒层7a，可以有多种方式，例如：
第一种形式，如图1所示，通过构图工艺在栅极区形成依次层叠设置的AlGaN栅下势垒层4和掩膜层12；
如图2所示，在非栅区域表面形成AlGaN势垒层7a，在掩膜层12表面形成AlGaN势垒层7b，并如图3所示，去除掩膜层12和掩膜层12表面的AlGaN势垒层7b；
在AlGaN栅下势垒层4背离GaN沟道层3的表面形成栅电极10。
第二种形式，通过构图工艺在栅极区形成依次层叠设置的AlGaN栅下势垒层4、栅电极10和掩膜层12；
在非栅区域表面形成AlGaN势垒层7a，在掩膜层12表面形成AlGaN势垒层7b，并去除掩膜层12和掩膜层12表面的AlGaN势垒层7b。
为了修复在通过构图工艺在栅极区形成依次层叠设置的AlGaN栅下势垒层4和掩膜层12时对GaN沟道层3的非栅区域造成的损伤，如图2所示，在形成AlGaN栅下势垒层4之前，在GaN沟道层3的非栅区域形成GaN修复层6a，而由于沉积过程，在掩膜层12的表面会同时形成GaN修复层6b，在去除AlGaN势垒层7b和掩膜层12时同时去除GaN修复层6b。
第三种形式，在GaN沟道层3背离缓冲层2的侧面形成AlGaN势垒层7a，在AlGaN势垒层7a与栅极区对应的部分形成镂空结构，在镂空结构内依次形成AlGaN栅下势垒层4和栅电极10。
优选地，AlGaN栅下势垒层4的厚度为1nm-10nm，例如为1nm、3nm、5nm、6nm、8nm和10nm；
AlGaN势垒层7a的厚度为10nm-40nm，例如为10nm、15nm、20nm、30nm、35nm和40nm。
优选地，AlGaN栅下势垒层4的铝含量为0-20％，例如为0、3％、6％、9％、15％、17％和20％；
AlGaN势垒层7a的铝含量为10％-30％，例如为10％、15％、20％、23％、27％和30％。
为了进一步耗尽AlGaN栅下势垒层4下的二维电子气，在AlGaN栅下势垒层4上形成栅电极10前，在AlGaN栅下势垒层4上先形成p型半导体膜层5，p型半导体抬升栅极区异质结的导带，从而，进一步耗尽AlGaN栅下势垒层4下的二维电子气。
作为一个具体的例子，p型半导体膜层5包括但不限于p型GaN、p型AlGaN或p型NiO。
实施例三
本发明实施例提供的电子装置，包括实施例一提供的高电子迁移率晶体管。
上述电子装置包括但不限于电源(例如不间断电源)、变频器和充电器(手机快充和无线充电器等)。
在上述电子装置中，其中的高电子迁移率晶体管，GaN沟道层3与AlGaN势垒层7a形成异质结，由于GaN沟道层3与AlGaN势垒层7a的极化特性，在两者的界面下表面处形成可导电的二维电子气；而AlGaN栅下势垒层4的铝含量低于AlGaN势垒层7a的铝含量，和/或，AlGaN栅下势垒层4的厚度小于AlGaN势垒层7a的厚度，因此，AlGaN栅下势垒层4的极化特性大幅度衰减，AlGaN栅下势垒层4与GaN沟道层3异质结界面处形成的二维电子气大幅度减少，因此，在栅电极10不通正电压的情况下，二维电子气在AlGaN栅下势垒层4处被切断，源极8和漏极9之间不易通过二维电子气导电，只有当栅电极10通正电压时，AlGaN栅下势垒层4下的二维电子气重新生成，二维电子气在AlGaN栅下势垒层4处连通，源极8和漏极9之间通电；综上，上述高电子迁移率晶体管能够缓解HEMT易误开通的技术问题，实现常关操作。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种高电子迁移率晶体管，其特征在于，包括：
衬底；
缓冲层，形成于所述衬底的一侧；
GaN沟道层，形成于所述缓冲层背离所述衬底的侧面，其中，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；
AlGaN栅下势垒层，形成于所述GaN沟道层的栅极区背离所述缓冲层的一侧；
栅电极，形成于AlGaN栅下势垒层背离GaN沟道层的侧面；
AlGaN势垒层，形成于所述GaN沟道层的非栅区域背离所述缓冲层的一侧，其中，所述AlGaN势垒层表面形成有与AlGaN势垒层欧姆接触的源极和漏极；
钝化层，覆盖于源极、漏极、栅电极和AlGaN势垒层表面；
其中，所述AlGaN栅下势垒层的铝含量等于AlGaN势垒层的铝含量，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度；或者，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，所述AlGaN栅下势垒层的厚度等于AlGaN势垒层的厚度；或者，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度；
所述高电子迁移率晶体管还包括p型半导体膜层，所述p型半导体膜层设置于所述栅电极和所述AlGaN栅下势垒层之间；所述AlGaN栅下势垒层和所述p型半导体膜层的侧壁均与所述AlGaN势垒层直接接触。
2.根据权利要求1所述的高电子迁移率晶体管，其特征在于，AlGaN栅下势垒层的厚度为1nm-10nm；
AlGaN势垒层的厚度为10nm-40nm。
3.根据权利要求1所述的高电子迁移率晶体管，其特征在于，AlGaN栅下势垒层的铝含量为0-20％；
AlGaN势垒层的铝含量为10％-30％。
4.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述p型半导体膜层包括p型GaN、p型AlGaN或p型NiO。
5.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述AlGaN势垒层和所述GaN沟道层之间还设有GaN修复层。
6.一种高电子迁移率晶体管制备方法，其特征在于，至少包括以下步骤：
在衬底一侧依次形成缓冲层和GaN沟道层，其中，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；
在栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，其中，所述AlGaN栅下势垒层的铝含量等于AlGaN势垒层的铝含量，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度；或者，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，所述AlGaN栅下势垒层的厚度等于AlGaN势垒层的厚度；或者，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度；
在AlGaN势垒层表面形成源极和漏极，并对AlGaN势垒层、源极和漏极进行退火，以使AlGaN势垒层分别与源极和漏极形成欧姆接触；
形成覆盖于源极、漏极、栅电极和AlGaN势垒层表面的钝化层；
在AlGaN栅下势垒层上形成栅电极前，在AlGaN栅下势垒层上先形成p型半导体膜层。
7.根据权利要求6所述的高电子迁移率晶体管制备方法，其特征在于，所述在栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，包括：
通过构图工艺在栅极区形成依次层叠设置的AlGaN栅下势垒层和掩膜层；
在非栅区域和掩膜层表面形成AlGaN势垒层，并去除掩膜层和掩膜层表面的AlGaN势垒层；
在AlGaN栅下势垒层背离GaN沟道层的表面形成栅电极。
8.根据权利要求6所述的高电子迁移率晶体管制备方法，其特征在于，所述在栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，包括：
通过构图工艺在栅极区形成依次层叠设置的AlGaN栅下势垒层、栅电极和掩膜层；
在非栅区域和掩膜层表面形成AlGaN势垒层，并去除掩膜层和掩膜层表面的AlGaN势垒层。
9.根据权利要求7或8所述的高电子迁移率晶体管制备方法，其特征在于，在形成所述AlGaN势垒层之前，在所述GaN沟道层的非栅区域形成GaN修复层。
10.根据权利要求6所述的高电子迁移率晶体管制备方法，其特征在于，在所述栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，包括：
在GaN沟道层背离缓冲层的侧面形成AlGaN势垒层，在AlGaN势垒层与栅极区对应的部分形成镂空结构，在镂空结构内依次形成AlGaN栅下势垒层和栅电极。
11.根据权利要求6所述的高电子迁移率晶体管制备方法，其特征在于，AlGaN栅下势垒层的厚度为1nm-10nm；
AlGaN势垒层的厚度为10nm-40nm。
12.根据权利要求6所述的高电子迁移率晶体管制备方法，其特征在于，AlGaN栅下势垒层的铝含量为0-20％；
AlGaN势垒层的铝含量为10％-30％。
13.根据权利要求6所述的高电子迁移率晶体管制备方法，其特征在于，所述p型半导体膜层包括p型GaN、p型AlGaN或p型NiO。
14.一种电子装置，其特征在于，包括权利要求1-5任一项所述的高电子迁移率晶体管。
CN201910323441.8A 2019-04-22 2019-04-22 一种高电子迁移率晶体管、其制备方法及电子装置 Active CN111834439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910323441.8A CN111834439B (zh) 2019-04-22 2019-04-22 一种高电子迁移率晶体管、其制备方法及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910323441.8A CN111834439B (zh) 2019-04-22 2019-04-22 一种高电子迁移率晶体管、其制备方法及电子装置

Publications (2)

Publication Number Publication Date
CN111834439A CN111834439A (zh) 2020-10-27
CN111834439B true CN111834439B (zh) 2025-11-04

Family

ID=72911783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910323441.8A Active CN111834439B (zh) 2019-04-22 2019-04-22 一种高电子迁移率晶体管、其制备方法及电子装置

Country Status (1)

Country Link
CN (1) CN111834439B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582470B (zh) * 2020-12-30 2022-06-21 江苏大学 一种常闭型高电子迁移率晶体管及制造方法
CN112786686B (zh) * 2021-02-08 2022-12-02 西安电子科技大学 一种具有势垒层表面P型掺杂的AlGaN/GaN高电子迁移率晶体管
CN113937155B (zh) * 2021-09-29 2024-01-19 西安电子科技大学 一种组份渐变复合势垒层hemt器件及其制备方法
CN118486718A (zh) * 2024-05-31 2024-08-13 深圳平湖实验室 晶体管、其制备方法及电子装置
CN119767686B (zh) * 2024-12-12 2025-10-10 深圳平湖实验室 电阻器及其制备方法、集成电路、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560135A (zh) * 2018-11-21 2019-04-02 芜湖启迪半导体有限公司 一种半导体结构及其形成方法
CN209526089U (zh) * 2019-04-22 2019-10-22 珠海格力电器股份有限公司 一种高电子迁移率晶体管及电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631103B2 (ja) * 1999-05-19 2011-02-16 ソニー株式会社 半導体装置およびその製造方法
US7948011B2 (en) * 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
KR101008272B1 (ko) * 2008-09-25 2011-01-13 전자부품연구원 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US8921894B2 (en) * 2010-03-26 2014-12-30 Nec Corporation Field effect transistor, method for producing the same, and electronic device
CN102646705A (zh) * 2012-04-29 2012-08-22 西安电子科技大学 MIS栅GaN基增强型HEMT器件及制作方法
US20140252371A1 (en) * 2013-03-08 2014-09-11 Seoul Semiconductor Co., Ltd. Heterojunction transistor and method of fabricating the same
CN105655395B (zh) * 2015-01-27 2018-05-15 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
CN104916684B (zh) * 2015-06-11 2018-04-27 大连理工大学 一种纵向短开启栅极沟道型hemt器件及其制备方法
CN105895526B (zh) * 2016-04-26 2019-02-01 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
US10636899B2 (en) * 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
TWI604605B (zh) * 2016-12-15 2017-11-01 國立交通大學 半導體裝置及其製造方法
CN107768249A (zh) * 2017-08-24 2018-03-06 北京大学深圳研究生院 一种高电子迁移率晶体管及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560135A (zh) * 2018-11-21 2019-04-02 芜湖启迪半导体有限公司 一种半导体结构及其形成方法
CN209526089U (zh) * 2019-04-22 2019-10-22 珠海格力电器股份有限公司 一种高电子迁移率晶体管及电子装置

Also Published As

Publication number Publication date
CN111834439A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
CN111834439B (zh) 一种高电子迁移率晶体管、其制备方法及电子装置
Lee et al. 245-GHz InAlN/GaN HEMTs with oxygen plasma treatment
JP4845872B2 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
Higashiwaki et al. AlN/GaN insulated-gate HFETs using cat-CVD SiN
CN102683394B (zh) 一种增强型器件及其制造方法
JP6642883B2 (ja) 窒化物半導体装置およびその製造方法
CN107946358A (zh) 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
WO2007108055A1 (ja) 化合物半導体装置及びその製造方法
JP5401775B2 (ja) 化合物半導体装置およびその製造方法
WO2004061978A1 (ja) 電界効果トランジスタ
US9905669B2 (en) Nitride semiconductor device and method for manufacturing the same
CN110061053A (zh) 一种增强型半导体晶体管及其制备方法
US10283631B2 (en) Semiconductor device and method of fabricating the same
CN102386223A (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN103715243A (zh) 化合物半导体器件及其制造方法
TWI803770B (zh) 二極體、二極體的製造方法及電氣機器
CN102637721A (zh) 化合物半导体器件、制造器件的方法和电气器件
US20150021671A1 (en) Field-effect transistor and method of manufacturing thereof
WO2013108844A1 (ja) 窒化物半導体装置
CN107706241A (zh) 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN111599857A (zh) 二维材料器件与GaN器件异质集成结构及制备方法
CN118630048A (zh) 一种增强型hemt器件及其制备方法
CN101414635B (zh) 凹槽绝缘栅型栅-漏复合场板功率器件及其制作方法
CN207925477U (zh) 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant