[go: up one dir, main page]

CN107946358A - 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法 - Google Patents

一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法 Download PDF

Info

Publication number
CN107946358A
CN107946358A CN201711169060.6A CN201711169060A CN107946358A CN 107946358 A CN107946358 A CN 107946358A CN 201711169060 A CN201711169060 A CN 201711169060A CN 107946358 A CN107946358 A CN 107946358A
Authority
CN
China
Prior art keywords
algan
layer
gan
heavily doped
golden
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711169060.6A
Other languages
English (en)
Other versions
CN107946358B (zh
Inventor
王洪
周泉斌
李祈昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201711169060.6A priority Critical patent/CN107946358B/zh
Publication of CN107946358A publication Critical patent/CN107946358A/zh
Priority to PCT/CN2018/102821 priority patent/WO2019100793A1/zh
Priority to US16/499,855 priority patent/US20200111876A1/en
Application granted granted Critical
Publication of CN107946358B publication Critical patent/CN107946358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及制作方法。该器件包括：AlGaN/GaN异质结外延层、钝化层、栅介质层、无金栅电极、无金源漏电极。所述AlGaN/GaN异质结外延层从下往上依次包括衬底、氮化物成核层、氮化物缓冲层、GaN沟道层、AlGaN本征势垒层和AlGaN重掺杂层，AlGaN重掺杂层通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，同时经低温退火与电极形成欧姆接触，所述无金电极避免Au对Si‑CMOS工艺线的污染。本发明通过在AlGaN/GaN异质结中采用双层AlGaN层，结合无金电极工艺和低温欧姆工艺，可以有效抑制HEMT器件的电流崩塌，提高器件性能，同时降低工艺温度、简化工艺流程，解决了AlGaN/GaN异质结HEMT与Si‑CMOS工艺兼容的技术瓶颈，有助于降低AlGaN/GaN异质结HEMT的制造成本。

Description

一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制 作方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件制造方法，可用于电力电子和微波通信等领域。
背景技术
随着现代武器装备和航空航天、核能、通信技术、汽车电子、开关电源的发展，对半导体器件的性能提出了更高的要求。作为宽禁带半导体材料的典型代表，GaN基材料具有禁带宽度大、电子饱和漂移速度高、临界击穿场强高、热导率高、稳定性好、耐腐蚀、抗辐射等特点，可用于制作高温、高频及大功率电子器件。另外，GaN还具有优良的电子特性，可以和AlGaN形成调制掺杂的AlGaN/GaN异质结构，该结构在室温下可以获得高于 1500cm2/Vs的电子迁移率，以及高达3×107cm/s的峰值电子速度和2×107cm/s的饱和电子速度，并获得比第二代化合物半导体异质结构更高的二维电子气密度，被誉为是研制微波功率器件的理想材料。因此，基于AlGaN/GaN异质结的微波功率器件在高频率、高功率的无线通信、雷达等领域具有非常好的应用前景。
然而，HEMT器件仍然面临诸多挑战，如：电流崩塌，阈值稳定及器件的可靠性等，电流崩塌指器件在高压关态应力后，器件的导通电阻增加的现象。这种现象的一个主要原因为HEMT器件中较为严重的界面态或表面态，器件沟道中的电子浓度由于缺陷的捕获而降低。同时，较高的成本限制了HEMT器件的广泛应用。降低HEMT的制造成本的一个方法是实现HEMT在Si‐CMOS工艺线的大规模生产。然后，几个因素限制了HEMT器件在CMOS 工艺线加工：1、常规HEMT器件的欧姆和肖特基接触工艺中采用的有金接触金属，造成 Au对CMOS工艺线的污染；2、常规HEMT器件的欧姆工艺温度较高，造成Ga对CMOS 工艺线的污染，同时高温使大尺寸硅衬底上的AlGaN/GaN外延层破裂，降低产品良率。
发明内容
本发明的目的在于克服上述已有技术的缺陷，通过在AlGaN/GaN异质结中采用双层 AlGaN层，结合无金电极工艺和低温欧姆工艺，可以有效抑制HEMT器件的电流崩塌，提高器件性能，同时降低工艺温度、简化工艺流程，解决了AlGaN/GaN异质结HEMT与Si‐CMOS 工艺兼容的技术瓶颈，有助于降低AlGaN/GaN异质结HEMT的制造成本。
本发明的目的至少通过如下技术方案之一实现。
一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，该器件包括：AlGaN/GaN异质结外延层、钝化层、栅介质层、无金栅电极、无金源漏电极。所述AlGaN/GaN异质结外延层从下往上依次包括衬底、氮化物成核层、氮化物缓冲层、GaN沟道层、AlGaN本征势垒层和AlGaN重掺杂层，AlGaN重掺杂层通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，同时经低温退火与无金源漏电极形成欧姆接触，所述无金电极避免Au对Si‐CMOS工艺线的污染。
进一步地，AlGaN/GaN异质结外延层的衬底的材质为蓝宝石、硅、碳化硅或同质外延的GaN，氮化物成核层为GaN或AlN，氮化物缓冲层为GaN、AlGaN、渐变组分AlGaN或其组合，GaN沟道层和AlGaN本征势垒层之间具有高电子迁移率的二维电子气。
进一步地，AlGaN本征势垒层的Al元素的摩尔含量在0.2～0.3之间，厚度为10～15nm，并且外延生长该层时，不做掺杂。
进一步地，AlGaN重掺杂层的Al元素的摩尔含量在0.1～0.2之间，厚度为5～10nm，施主杂质(如Si)的掺杂浓度为1x1018cm‐3至1x1020cm‐3。
进一步地，钝化层覆盖在AlGaN重掺杂层上，材质为SiN、SiO2、SiON中的一种，或者是其组合而成的多层结构，厚度为100nm～200nm。
进一步地，栅介质层覆盖在钝化层上，材质为SiN、SiO2、SiON、Ga2O3、Al2O3、AlN、HfO2中的一种，或者是其组合而成多层结构，厚度为20nm～30nm。
进一步地，无金栅电极下方的钝化层被去除，电极底部与栅介质层接触，无金栅电极与AlGaN重掺杂层之间是栅介质层。同时，栅电极下方对应的AlGaN重掺杂层全部或部分被氧化成氧化物。
进一步地，无金栅电极的材料为多层金属，其中底层金属为Ni或其他功函数较高的金属，表层为W、TiW或TiN等在空气中稳定和不易氧化的金属，形成Ni/W，或Ni/TiW，或Ni/TiN等多层金属体系。
进一步地，无金源漏电极下方的栅介质层和钝化层被去除，无金源漏电极底部与AlGaN 重掺杂层接触。
进一步地，无金源漏电极的材料为多层金属，其中底层金属为Ti/Al等多层金属，表层为W、TiW或TiN等在空气中稳定和不易氧化的金属，形成Ti/Al/Ti/W，或Ti/Al/TiW，或Ti/Al/Ti/TiN等多层金属体系，并通过低温退火工艺与AlGaN重掺杂层形成欧姆接触。
制备所述的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，包括如下步骤：
1)外延生长：通过金属有机气相沉积MOCVD的方法，在衬底上依次外延生长氮化物成核层、氮化物缓冲层、GaN沟道层、AlGaN本征势垒层、AlGaN重掺杂，形成AlGaN/GaN异质结外延层；
2)器件隔离：通过光刻工艺定义有源区，采用光刻胶对有源区进行覆盖保护，利用ICP 或RIE刻蚀去除有源区外的AlGaN/GaN异质结，刻蚀的深度大于AlGaN本征势垒层，去除AlGaN重掺杂层、AlGaN本征势垒层和一部分GaN沟道层，以实现不同器件之间的隔离；
3)钝化层沉积：在AlGaN/GaN异质结外延层上沉积一定厚度的钝化层；
4)栅极开口：通过光刻工艺在钝化层上定义无金栅电极图形，通过ICP或者RIE的方式对钝化层进行刻蚀，将无金栅电极图形下的钝化层完全刻蚀去除。通过ICP或 RIE对栅电极图形中暴露出来的AlGaN重掺杂层进行氧化处理，生成氧化物或氮氧化物；
5)栅介质层：在钝化层上沉积栅介质层，覆盖整个器件的表面；
6)栅电极：通过光刻工艺定义无金栅电极图形，通过电子束蒸发或者磁控溅射的方式沉积无金栅电极金属薄膜，然后通过剥离工艺，形成无金栅电极；
7)源漏电极：通过光刻工艺在钝化层上定义无金源漏电极图形，通过ICP或者RIE的方式对栅介质层和钝化层进行刻蚀，将无金源漏电极图形下的栅介质层和钝化层完全刻蚀去除。通过电子束蒸发或者磁控溅射的方式沉积无金源漏电极金属薄膜，然后通过剥离工艺，形成无金源漏电极；
8)低温退火：通过退火工艺，使无金源漏电极金属与AlGaN/GaN异质结外延层形成欧姆接触。
进一步地，AlGaN本征势垒层的Al元素的摩尔含量在0.2～0.3之间，厚度为10～15nm，并且外延生长该层时，不做掺杂；AlGaN重掺杂层的Al元素的摩尔含量在0.1～0.2之间，厚度为5～10nm，施主杂质的掺杂浓度在1E18cm‐3至1E20cm‐3之间。
进一步地，钝化层的材料为SiN、SiO2、SiON中的一种，或者是其组合而成多层结构，厚度为100nm～200nm，沉积方式可以是金属有机化学气相沉积MOCVD、等离子增强化学气相沉PECVD、低压化学气相沉积LPCVD中的一种。
进一步地，氧化处理是指通过ICP或者RIE，利用氧离子，将栅电极下的AlGaN重掺杂层全部或部分氧化，生成的氧化物或氮氧化物为Al2O3、Ga2O3、AlSiON、AlON或者其任意组合。
进一步地，栅介质层的材料为SiN、SiO2、SiON、Ga2O3、Al2O3、AlN、HfO2中的一种，或者是其组合而成多层结构，厚度为20nm～30nm，沉积方式可以是等离子增强化学气相沉PECVD、低压化学气相沉积LPCVD中的一种。
进一步地，无金栅电极的材料为多层金属，其中底层金属为Ni或其他功函数较高的金属，表层为W、TiW或TiN等在空气中稳定和不易氧化的金属，形成Ni/W，或Ni/TiW，或Ni/TiN等多层金属体系。
进一步地，无金源漏电极的材料为多层金属，其中底层金属为Ti/Al等多层金属，表层为W、TiW或TiN等在空气中稳定和不易氧化的金属，形成Ti/Al/Ti/W，或Ti/Al/TiW，或Ti/Al/Ti/TiN等多层金属体系，并通过低温退火工艺与AlGaN重掺杂层形成欧姆接触。
进一步地，低温退火是指将样品置于纯氮气氛围下，在不高于600摄氏度的温度中退火，退火时间为5～10min。
与现有技术相比，本发明具有如下优点和技术效果：
该器件是一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，在AlGaN/GaN异质结中采用双层AlGaN层，AlGaN重掺杂层通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，提高器件性能。结合无金电极工艺和低温欧姆工艺，避免Au 对Si‐CMOS工艺线的污染，同时降低工艺温度、简化工艺流程，解决了AlGaN/GaN异质结 HEMT与Si‐CMOS工艺兼容的技术瓶颈，有助于降低AlGaN/GaN异质结HEMT的制造成本。
附图说明
图1是本发明中的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件的结构示意图。
图2a～图2g是本发明实例中一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件的制备过程示意图。
具体实施方式
以下结合附图和实例对本发明的具体实施作进一步说明，但本发明的实施和保护不限于此，需指出的是，以下若有未特别详细说明之过程或工艺参数，均是本领域技术人员可参照现有技术实现的。
参照图1，一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及制造方法，该器件包括：AlGaN/GaN异质结外延层1、钝化层2、栅介质层3、无金栅电极4、无金源漏电极5。所述AlGaN/GaN异质结外延层从下往上依次包括衬底6、氮化物成核层7、氮化物缓冲层8、GaN沟道层9、AlGaN本征势垒层10和AlGaN重掺杂层11。
AlGaN/GaN异质结外延层1的衬底6的材质为硅，氮化物成核层7为AlN，氮化物缓冲层8为GaN，GaN沟道层9和AlGaN本征势垒层10之间具有高电子迁移率的二维电子气。AlGaN本征势垒层10的Al元素的摩尔含量为0.25，厚度为15nm，并且外延生长该层时，不做掺杂。AlGaN重掺杂层11的Al元素的摩尔含量为0.15，厚度为5nm，施主杂质的掺杂浓度在1E20cm‐3。
钝化层2覆盖在AlGaN重掺杂层11上，材质为SiN，厚度200nm。栅介质层3覆盖在钝化层2上，材质为SiN，厚度为30nm。无金栅电极4下方的钝化层2被去除，电极底部与栅介质层3接触，无金栅电极4与AlGaN重掺杂层11之间是栅介质层3。同时，栅电极下方对应的AlGaN重掺杂层11部分被氧化成Al2O3。无金栅电极4的材料为 Ni/TiN＝50/150nm。无金源漏电极5下方的栅介质层3和钝化层2被去除，无金源漏电极5 底部与AlGaN重掺杂层11接触。无金源漏电极5的材料为Ti/Al/Ti/TiN＝20/100/20/100nm，并通过低温退火工艺与AlGaN重掺杂层11形成欧姆接触。
仅作为举例，如图2a～图2g，具体实施步骤如下：
步骤一，外延生长。通过金属有机气相沉积MOCVD的方法，在衬底6上依次外延生长氮化物成核层7、氮化物缓冲层8、GaN沟道层9、AlGaN本征势垒层10、AlGaN重掺杂 11，形成AlGaN/GaN异质结外延层1，如图2a所示；其中，AlGaN本征势垒层10的Al元素的摩尔含量为0.25，厚度为15nm，并且外延生长该层时，不做掺杂。AlGaN重掺杂层 11的Al元素的摩尔含量为0.15，厚度为5nm，施主杂质的掺杂浓度在1E20cm‐3。
步骤二，器件隔离。通过光刻工艺定义有源区，采用光刻胶对有源区进行覆盖保护，利用ICP刻蚀去除有源区外的AlGaN/GaN异质结，刻蚀的深度大于AlGaN本征势垒层10，为200nm，去除AlGaN重掺杂层11、AlGaN本征势垒层10和一部分GaN沟道层9，以实现不同器件之间的隔离，如图2b所示；
步骤三，钝化层沉积。在AlGaN/GaN异质结外延层上沉积的钝化层2，如图2c所示。钝化层2的材料为SiN，厚度为200nm，沉积方式是低压化学气相沉积LPCVD；
步骤四，栅极开口。通过光刻工艺在钝化层上定义无金栅电极图形，通过ICP利用氟基离子对钝化层2进行刻蚀，将无金栅电极图形下的钝化层2完全刻蚀去除，如图2d所示。然后通过ICP，利用氧离子，将栅电极图形中暴露出来的AlGaN重掺杂层11进行氧化处理，生成氧化物Al2O3；
步骤五，栅介质层。在钝化层2上沉积栅介质层3，覆盖整个器件的表面，材料为SiN，厚度为30nm，沉积方式为低压化学气相沉积LPCVD，如图2e所示。
步骤六，栅电极。通过光刻工艺定义无金栅电极图形，通过电子束蒸发沉积无金栅电极金属薄膜Ni/TiN＝50/150nm，然后通过剥离工艺，形成无金栅电极5，如图2f所示；
步骤七，源漏电极。通过光刻工艺在钝化层上定义无金源漏电极图形，通过ICP对栅介质层3和钝化层2进行刻蚀，将无金源漏电极图形下的栅介质层3和钝化层2完全刻蚀去除。通过电子束蒸发沉积无金源漏电极金属薄膜Ti/Al/Ti/TiN＝20/100/20/100nm，然后通过剥离工艺，形成无金源漏电极5，如图2g所示；
步骤八，低温退火。将样品置于纯氮气氛围下，在600摄氏度的温度中退火，退火时间为5min，使无金源漏电极金属与AlGaN/GaN异质结外延层形成欧姆接触。
该器件是一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，在AlGaN/GaN异质结中采用双层AlGaN层，AlGaN重掺杂层11通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，提高器件性能。结合无金电极工艺和低温欧姆工艺，避免Au 对Si‐CMOS工艺线的污染，同时降低工艺温度、简化工艺流程，解决了AlGaN/GaN异质结 HEMT与Si‐CMOS工艺兼容的技术瓶颈，有助于降低AlGaN/GaN异质结HEMT的制造成本。
上述实施例仅本发明的优选实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，包括AlGaN/GaN异质结外延层、钝化层、栅介质层、无金栅电极、无金源漏电极；所述AlGaN/GaN异质结外延层从下往上依次包括衬底、氮化物成核层、氮化物缓冲层、GaN沟道层、AlGaN本征势垒层和AlGaN重掺杂层，AlGaN重掺杂层通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，同时经低温退火与无金源漏电极形成欧姆接触。
2.根据权利要求1所述的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，AlGaN/GaN异质结外延层的衬底的材质为蓝宝石、硅、碳化硅或同质外延的GaN，氮化物成核层材质为GaN或AlN，氮化物缓冲层为GaN、AlGaN、渐变组分AlGaN中的一种或两种以上的组合，GaN沟道层和AlGaN本征势垒层之间具有二维电子气。
3.根据权利要求1所述的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，AlGaN本征势垒层的Al元素的摩尔含量在为0.2～0.3，厚度为10～15nm，并且外延生长该AlGaN本征势垒层时，不做掺杂；AlGaN重掺杂层的Al元素的摩尔含量为0.1～0.2，厚度为5～10nm，施主杂质的掺杂浓度为1x1018cm‐3至1x1020cm‐3。
4.根据权利要求1所述的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，钝化层覆盖在AlGaN重掺杂层上，材质为SiN、SiO2、SiON中的一种，或者是其组合而成的多层结构，厚度为100nm～200nm；栅介质层覆盖在钝化层上，材质为SiN、SiO2、SiON、Ga2O3、Al2O3、AlN、HfO2中的一种，或者是其组合而成多层结构，厚度为20nm～30nm。
5.根据权利要求1所述的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，无金栅电极下方的钝化层被去除，无金栅电极底部与栅介质层接触，无金栅电极与AlGaN重掺杂层之间是栅介质层；同时，栅电极下方对应的AlGaN重掺杂层全部或部分被氧化成氧化物；无金栅电极的材料为多层金属，其中底层金属为Ni，表层为W、TiW或TiN在空气中稳定和不易氧化的金属，形成Ni/W，或Ni/TiW，或Ni/TiN多层金属体系。
6.根据权利要求1所述的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，无金源漏电极下方的栅介质层和钝化层被去除，无金源漏电极底部与AlGaN重掺杂层接触。
7.根据权利要求1所述的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，无金源漏电极的材料为多层金属，其中底层金属为Ti/Al多层金属，表层为W、TiW或TiN，形成Ti/Al/Ti/W，或Ti/Al/TiW，或Ti/Al/Ti/TiN多层金属体系，并通过低温退火工艺与AlGaN重掺杂层形成欧姆接触。
8.根据权利要求1～7任一项所述的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于制备过程包括如下步骤:
1)外延生长：通过金属有机气相沉积MOCVD的方法，在衬底上依次外延生长氮化物成核层、氮化物缓冲层、GaN沟道层、AlGaN本征势垒层、AlGaN重掺杂，形成AlGaN/GaN异质结外延层；
2)器件隔离：通过光刻工艺定义有源区，采用光刻胶对有源区进行覆盖保护，利用ICP或RIE刻蚀去除有源区外的AlGaN/GaN异质结，刻蚀的深度大于AlGaN本征势垒层，去除AlGaN重掺杂层、AlGaN本征势垒层和一部分GaN沟道层，以实现不同器件之间的隔离；
3)钝化层沉积：在AlGaN/GaN异质结外延层上沉积一定厚度的钝化层；
4)栅极开口：通过光刻工艺在钝化层上定义无金栅电极图形，通过ICP或者RIE的方式对钝化层进行刻蚀，将无金栅电极图形下的钝化层完全刻蚀去除；通过ICP或RIE对栅电极图形中暴露出来的AlGaN重掺杂层进行氧化处理，生成氧化物或氮氧化物；
5)栅介质层：在钝化层上沉积栅介质层，覆盖整个器件的表面；
6)栅电极：通过光刻工艺定义无金栅电极图形，通过电子束蒸发或者磁控溅射的方式沉积无金栅电极金属薄膜，然后通过剥离工艺，形成无金栅电极；
7)源漏电极：通过光刻工艺在钝化层上定义无金源漏电极图形，通过ICP或者RIE的方式对栅介质层和钝化层进行刻蚀，将无金源漏电极图形下的栅介质层和钝化层完全刻蚀去除；通过电子束蒸发或者磁控溅射的方式沉积无金源漏电极金属薄膜，然后通过剥离工艺，形成无金源漏电极；
8)低温退火：通过退火工艺，使无金源漏电极金属与AlGaN/GaN异质结外延层形成欧姆接触。
9.制作权利要求1～8任一项所述的一种与Si‐CMOS工艺兼容的AlGaN/GaN异质结HEMT器件的方法，其特征在于，AlGaN本征势垒层的Al元素的摩尔含量在0.2～0.3之间，厚度为10～15nm，并且外延生长该层时，不做掺杂；AlGaN重掺杂层的Al元素的摩尔含量在0.1～0.2之间，厚度为5～10nm，施主杂质的掺杂浓度在1E18cm‐3至1E20cm‐3之间；钝化层的材料为SiN、SiO2、SiON中的一种，或者是其组合而成多层结构，厚度为100nm～200nm，沉积方式可以是金属有机化学气相沉积MOCVD、等离子增强化学气相沉PECVD、低压化学气相沉积LPCVD中的一种；栅介质层的材料为SiN、SiO2、SiON、Ga2O3、Al2O3、AlN、HfO2中的一种，或者是其组合而成多层结构，厚度为20nm～30nm，沉积方式可以是等离子增强化学气相沉PECVD、低压化学气相沉积LPCVD中的一种；底层金属为Ti/Al多层金属，表层为W、TiW或TiN，形成Ti/Al/Ti/W，或Ti/Al/TiW，或Ti/Al/Ti/TiN多层金属体系，并通过低温退火工艺与AlGaN重掺杂层形成欧姆接触。
10.根据权利要求9所述的方法，其特征在于，氧化处理是指通过ICP或者RIE，利用氧离子，将栅电极下的AlGaN重掺杂层全部或部分氧化，生成的氧化物或氮氧化物为Al2O3、Ga2O3、AlSiON、AlON或者其任意组合；低温退火是指将样品置于纯氮气氛围下，在不高于600摄氏度的温度中退火，退火时间为5～10min。
CN201711169060.6A 2017-11-21 2017-11-21 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法 Active CN107946358B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711169060.6A CN107946358B (zh) 2017-11-21 2017-11-21 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
PCT/CN2018/102821 WO2019100793A1 (zh) 2017-11-21 2018-08-29 一种与 Si-CMOS 工艺兼容的 AlGaN/GaN 异质结 HEMT 器件及其制作方法
US16/499,855 US20200111876A1 (en) 2017-11-21 2018-08-29 Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711169060.6A CN107946358B (zh) 2017-11-21 2017-11-21 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法

Publications (2)

Publication Number Publication Date
CN107946358A true CN107946358A (zh) 2018-04-20
CN107946358B CN107946358B (zh) 2025-01-24

Family

ID=61930597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711169060.6A Active CN107946358B (zh) 2017-11-21 2017-11-21 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法

Country Status (3)

Country Link
US (1) US20200111876A1 (zh)
CN (1) CN107946358B (zh)
WO (1) WO2019100793A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712877A (zh) * 2018-12-28 2019-05-03 张家港意发功率半导体有限公司 欧姆接触电极、hemt器件及制备方法
WO2019100793A1 (zh) * 2017-11-21 2019-05-31 华南理工大学 一种与 Si-CMOS 工艺兼容的 AlGaN/GaN 异质结 HEMT 器件及其制作方法
CN111243949A (zh) * 2018-11-28 2020-06-05 意法半导体股份有限公司 用于制造用于hemt器件的欧姆接触的方法
CN111354782A (zh) * 2018-12-21 2020-06-30 广东美的白色家电技术创新中心有限公司 一种基于MgZnO/ZnO的高电子迁移率晶体管及其制备方法
CN112185959A (zh) * 2020-08-28 2021-01-05 西安电子科技大学 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法
CN112259459A (zh) * 2020-10-20 2021-01-22 中国科学院微电子研究所 氮化镓基电子器件及其制作方法
WO2021093127A1 (zh) * 2019-11-12 2021-05-20 南方科技大学 AlGaN/GaN欧姆接触电极及其制备方法和降低欧姆接触的方法
CN112993029A (zh) * 2021-02-04 2021-06-18 宁波海特创电控有限公司 一种提高GaN HEMT界面质量的方法
WO2021184299A1 (zh) * 2020-03-19 2021-09-23 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN115440592A (zh) * 2022-09-01 2022-12-06 湖北九峰山实验室 一种高电子迁移率晶体管及其制作方法
CN115548111A (zh) * 2021-06-30 2022-12-30 苏州能讯高能半导体有限公司 外延结构及其制备方法、半导体器件及其制备方法
CN116314321A (zh) * 2023-03-24 2023-06-23 厦门市三安集成电路有限公司 一种hemt射频器件及其制作方法
US12557349B2 (en) 2020-03-19 2026-02-17 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method therefor

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855265A (zh) * 2019-12-06 2024-04-09 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
JP7450446B2 (ja) 2020-04-13 2024-03-15 株式会社アドバンテスト 半導体装置、半導体装置の製造方法、および試験装置
CN112466928B (zh) * 2020-12-15 2021-11-30 南京工业职业技术大学 一种同时优化击穿特性和反向特性的GaN HEMT器件及其制作工艺
CN114843226B (zh) * 2021-02-02 2024-05-17 北京大学 一种集成MIS-HEMT器件和GaN混合阳极二极管的方法及应用
CN113053742B (zh) * 2021-03-12 2024-06-11 浙江集迈科微电子有限公司 GaN器件及制备方法
CN115132585A (zh) * 2021-03-29 2022-09-30 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
JP7747455B2 (ja) * 2021-07-09 2025-10-01 ローム株式会社 窒化物半導体装置
WO2023001374A1 (en) * 2021-07-22 2023-01-26 Huawei Technologies Co., Ltd. Member, transistor devices, power devices, and method for manufacturing member
CN113628964B (zh) * 2021-08-04 2024-03-12 苏州英嘉通半导体有限公司 Ⅲ族氮化物增强型hemt器件及其制造方法
CN113972294A (zh) * 2021-09-26 2022-01-25 华南理工大学 一种碳化钛/InGaN异质结蓝光探测器及其制备方法
CN116264194A (zh) * 2021-12-15 2023-06-16 苏州能讯高能半导体有限公司 外延结构及其制备方法、半导体器件
CN114267747B (zh) * 2021-12-21 2023-06-02 河北工业大学 具有金属栅结构的Ga2O3/AlGaN/GaN日盲紫外探测器及其制备方法
CN114334649B (zh) * 2021-12-29 2026-02-13 华南师范大学 一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件阵列
CN114725094B (zh) * 2022-01-26 2024-04-30 西安电子科技大学广州研究院 一种Si-GaN单片异质集成反相器及其制备方法
CN114725093B (zh) * 2022-01-26 2024-04-16 西安电子科技大学广州研究院 一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法
CN114759025B (zh) * 2022-04-13 2023-04-25 电子科技大学 一种基于GaN双异质结的单片集成芯片
CN118039669A (zh) * 2022-11-11 2024-05-14 无锡晶湛半导体有限公司 一种半导体结构及其制造方法
CN115863392A (zh) * 2022-12-22 2023-03-28 西安电子科技大学 低射频损耗硅基氮化镓高电子迁移率晶体管及其制作方法
CN116092935A (zh) * 2023-01-31 2023-05-09 上海华虹宏力半导体制造有限公司 一种AlGaN/GaN HEMT器件的制作方法
CN116487428A (zh) * 2023-06-25 2023-07-25 合肥芯胜半导体有限公司 一种双层半导体器件的外延结构及制备方法、半导体器件
CN118412273B (zh) * 2024-07-03 2024-08-27 成都航天博目电子科技有限公司 一种GaN HEMT器件的栅极制备方法、栅极以及GaN HEMT器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916773A (zh) * 2010-07-23 2010-12-15 中国科学院上海技术物理研究所 一种双沟道mos-hemt器件及制作方法
CN102365745A (zh) * 2009-04-08 2012-02-29 宜普电源转换公司 反向扩散抑制结构
CN104037215A (zh) * 2014-07-02 2014-09-10 西安电子科技大学 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及制作方法
JP2015072975A (ja) * 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
CN105322009A (zh) * 2015-11-09 2016-02-10 江西省昌大光电科技有限公司 氮化镓基高电子迁移率晶体管外延结构及其制造方法
CN207925477U (zh) * 2017-11-21 2018-09-28 华南理工大学 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185827A (zh) * 2015-09-08 2015-12-23 东南大学 一种AlGaN/GaN高电子迁移率功率半导体器件
CN107946358B (zh) * 2017-11-21 2025-01-24 华南理工大学 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365745A (zh) * 2009-04-08 2012-02-29 宜普电源转换公司 反向扩散抑制结构
CN101916773A (zh) * 2010-07-23 2010-12-15 中国科学院上海技术物理研究所 一种双沟道mos-hemt器件及制作方法
JP2015072975A (ja) * 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
CN104037215A (zh) * 2014-07-02 2014-09-10 西安电子科技大学 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及制作方法
CN105322009A (zh) * 2015-11-09 2016-02-10 江西省昌大光电科技有限公司 氮化镓基高电子迁移率晶体管外延结构及其制造方法
CN207925477U (zh) * 2017-11-21 2018-09-28 华南理工大学 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019100793A1 (zh) * 2017-11-21 2019-05-31 华南理工大学 一种与 Si-CMOS 工艺兼容的 AlGaN/GaN 异质结 HEMT 器件及其制作方法
CN111243949A (zh) * 2018-11-28 2020-06-05 意法半导体股份有限公司 用于制造用于hemt器件的欧姆接触的方法
CN111354782A (zh) * 2018-12-21 2020-06-30 广东美的白色家电技术创新中心有限公司 一种基于MgZnO/ZnO的高电子迁移率晶体管及其制备方法
CN109712877A (zh) * 2018-12-28 2019-05-03 张家港意发功率半导体有限公司 欧姆接触电极、hemt器件及制备方法
WO2021093127A1 (zh) * 2019-11-12 2021-05-20 南方科技大学 AlGaN/GaN欧姆接触电极及其制备方法和降低欧姆接触的方法
WO2021184299A1 (zh) * 2020-03-19 2021-09-23 苏州晶湛半导体有限公司 半导体结构及其制作方法
US12557349B2 (en) 2020-03-19 2026-02-17 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method therefor
CN112185959A (zh) * 2020-08-28 2021-01-05 西安电子科技大学 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法
CN112185959B (zh) * 2020-08-28 2024-03-29 西安电子科技大学 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法
CN112259459A (zh) * 2020-10-20 2021-01-22 中国科学院微电子研究所 氮化镓基电子器件及其制作方法
CN112993029A (zh) * 2021-02-04 2021-06-18 宁波海特创电控有限公司 一种提高GaN HEMT界面质量的方法
CN115548111A (zh) * 2021-06-30 2022-12-30 苏州能讯高能半导体有限公司 外延结构及其制备方法、半导体器件及其制备方法
CN115440592A (zh) * 2022-09-01 2022-12-06 湖北九峰山实验室 一种高电子迁移率晶体管及其制作方法
CN115440592B (zh) * 2022-09-01 2023-11-03 湖北九峰山实验室 一种高电子迁移率晶体管及其制作方法
CN116314321A (zh) * 2023-03-24 2023-06-23 厦门市三安集成电路有限公司 一种hemt射频器件及其制作方法

Also Published As

Publication number Publication date
US20200111876A1 (en) 2020-04-09
WO2019100793A1 (zh) 2019-05-31
CN107946358B (zh) 2025-01-24

Similar Documents

Publication Publication Date Title
CN107946358B (zh) 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
JP5923712B2 (ja) 半導体装置及びその製造方法
JP2010192633A (ja) ＧａＮ系電界効果トランジスタの製造方法
CN108155099A (zh) 一种包含介质层的p型栅HEMT器件及其制作方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN113745333B (zh) 一种氧化镓基mis-hemt器件及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN106653840A (zh) 一种半导体器件及其制造方法
CN107706241A (zh) 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN207925477U (zh) 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件
CN114823850B (zh) P型混合欧姆接触的氮化镓晶体管
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN113725297B (zh) 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法
JP5509544B2 (ja) 半導体装置及びその製造方法
CN207664049U (zh) 一种高质量MOS界面的常关型GaNMOSFET结构
JP5520432B2 (ja) 半導体トランジスタの製造方法
WO2019104012A1 (en) Recessed solid state apparatus
CN110970499A (zh) GaN基横向超结器件及其制作方法
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
Higashiwaki et al. Millimeter-wave GaN HFET technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant