CN112071838A - 存储器及其形成方法 - Google Patents

Abstract

本发明涉及一种存储器及其形成方法，所述存储器的形成方法包括：提供衬底；在所述衬底内形成自衬底内部向衬底表面依次层叠的漏极掺杂层、沟道掺杂层以及源极掺杂层；形成位于所述沟道掺杂层下方且至少部分位于所述漏极掺杂层内的位线，以及贯穿所述位线的第一隔离结构，所述位线和第一隔离结构沿第一方向延伸；在所述衬底内形成沿第一方向延伸的位于所述位线两侧的第三隔离结构；在所述衬底内形成位于所述沟道掺杂层内的字线结构，以及贯穿所述字线结构的第二隔离结构，所述字线结构和第二隔离结构沿第二方向延伸。上述方法形成的存储器的存储密度提高。

Description

存储器及其形成方法

技术领域

本发明涉及存储器技术领域，尤其涉及一种存储器及其形成方法。

背景技术

在DRAM目前工艺技术发展上，为了降低存储单元的面积，提高存储单元的密度，是非常重要的课题。在现有的存储器形成工艺基础上，受到工艺节点的限制，存储单元的面积很难再进一步地降低。

在DRAM存储器中，每个存储单元均包括一存储电容和一存取晶体管，通过所述存取晶体管控制存储单元的数据写入或读取。在降低存储单元面积日益困难的情况下，通过改变所述存取晶体管的结构，可以作为提高存储器存储密度的重要方法之一。

如何改变存取晶体管的结构来提高存储器的存储密度，是目前亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种存储器及其形成方法，提高存储器的存储密度。

为了解决上述问题，本发明提供了一种存储器的形成方法，包括：提供衬底；在所述衬底内形成自衬底内部向衬底表面依次层叠的漏极掺杂层、沟道掺杂层以及源极掺杂层；形成位于所述沟道掺杂层下方且至少部分位于所述漏极掺杂层内的位线，以及贯穿所述位线的第一隔离结构，所述位线和第一隔离结构沿第一方向延伸；在所述衬底内形成沿第一方向延伸的位于所述位线两侧的第三隔离结构；在所述衬底内形成位于所述沟道掺杂层内的字线结构，以及贯穿所述字线结构的第二隔离结构，所述字线结构和第二隔离结构沿第二方向延伸。

可选的，所述位线和所述第一隔离结构的形成方法包括：在所述衬底内形成若干沿第一方向延伸的第一沟槽，所述第一沟槽包括位于所述沟道掺杂层下方且至少部分位于所述漏极掺杂层内的位线槽、位于所述位线槽上方且与所述位线槽连通的第一分割槽，所述位线槽宽度大于所述第一分割槽宽度；在所述位线槽内形成位线；加深所述第一分割槽，形成贯穿所述位线至所述漏极掺杂层下方的第一隔离槽，并且在所述第一隔离槽内形成第一隔离结构。

可选的，所述第一沟槽的形成方法包括：采用各向异性刻蚀工艺刻蚀所述衬底，形成若干沿第一方向延伸的第一分割槽；在所述第一分割槽侧壁形成第一保护层；采用各向同性刻蚀工艺，沿所述第一分割槽底部刻蚀所述衬底，形成所述位线槽。

可选的，所述字线结构和所述第二隔离结构的形成方法包括：在所述衬底内形成若干沿第二方向延伸的第二沟槽，所述第二沟槽包括位于所述沟道掺杂层内的字线槽、位于所述字线沟槽上方与所述字线沟槽连通的第二分割槽，所述字线槽宽度大于所述第二分割槽宽度；在所述字线沟槽内形成至少覆盖字线沟槽部分内壁的栅介质层以及位于所述栅介质层表面的字线；加深所述第二分割槽底部，形成贯穿所述字线的第二隔离槽，并且在所述第二隔离槽内形成第二隔离结构。

可选的，所述第二沟槽的形成方法包括：采用各向异性刻蚀工艺刻蚀所述衬底，形成若干沿第二方向延伸的第二分割槽；在所述第二分割槽侧壁形成第二保护层；采用各向同性刻蚀工艺，沿所述第二分割槽底部刻蚀所述衬底，形成所述字线槽。

可选的，还包括：在所述衬底内形成位于所述漏极掺杂层下方的隔离掺杂层；部分所述位线位于所述隔离掺杂层内。

可选的，还包括：在所述字线结构底部与所述位线之间形成掺杂区，所述掺杂区的掺杂浓度大于所述漏极掺杂层的掺杂浓度，且与所述漏极掺杂层具有相同的掺杂类型。

为了解决上述问题，本发明的技术方案还提供一种存储器，包括：衬底，所述衬底内形成有自衬底内部向衬底表面依次层叠的漏极掺杂层、沟道掺杂层以及源极掺杂层；位于所述沟道掺杂层下方且至少部分位于所述漏极掺杂层内的位线，以及贯穿所述位线的第一隔离结构，所述位线和第一隔离结构沿第一方向延伸；位于所述衬底内沿第一方向延伸的位于所述位线两侧的第三隔离结构；位于所述衬底内且位于所述沟道掺杂层内的字线结构，以及贯穿所述字线结构的第二隔离结构，所述字线结构和第二隔离结构沿第二方向延伸。

可选的，还包括：位于所述漏极掺杂层下方的隔离掺杂层；部分所述位线位于所述隔离掺杂层内。

可选的，还包括：位于所述字线结构底部与所述位线之间的掺杂区，所述掺杂区的掺杂浓度大于所述漏极掺杂层的掺杂浓度，且与所述漏极掺杂层具有相同的掺杂类型。

本发明的存储器的形成方法在衬底内形成环栅结构的晶体管，晶体管的源极、沟道区以及漏极在衬底内竖直设置，字线环绕所述沟道区设置，且位线位于所述漏极掺杂层下方，能够缩小存取晶体管的尺寸，从而提高存储器的存储密度。

附图说明

图1至图18E为本发明一具体实施方式的存储器的形成过程的结构示意图。

具体实施方式

下面结合附图对本发明提供的存储器及其形成方法的具体实施方式做详细说明。

请参考图1至图18E，为本发明一具体实施方式中，存储器的形成过程的结构示意图。

请参考图1，提供衬底100，在所述衬底100内形成自衬底100内部向衬底100表面依次层叠的漏极掺杂层103、沟道掺杂层104以及源极掺杂层105。

所述衬底100为半导体衬底，可以为单晶硅衬底、单晶锗衬底、锗硅衬底等。所述衬底100还可以为N型或P型掺杂。该具体实施方式中，所述衬底100为P型掺杂的单晶硅衬底。

通过离子注入或扩散工艺，依次形成所述漏极掺杂层103、沟道掺杂层104以及源极掺杂层105。所述漏极掺杂层103用于形成晶体管的漏极，所述沟道掺杂层104用于形成晶体管的沟道区，所述源极掺杂层105用于形成晶体管的源极。所述漏极掺杂层103下方的剩余部分衬底100作为基底101。

该具体实施方式中，采用离子注入方式形成各个掺杂层。所述基底101为P型掺杂，采用N型离子注入形成N型掺杂的漏极掺杂层103，采用P型离子注入形成P型掺杂的沟道掺杂层104以及采用N型离子注入形成N型掺杂的源极掺杂区105。通过调整各个离子注入过程的离子能量，在所述衬底100的各个深度形成对应的掺杂层。特别是所述源极掺杂层105采用低能量的离子注入，使得所述源极掺杂层105分布于所述衬底100的表面，便于后续在所述源极掺杂层105表面形成与源极连接的存储单元。

该具体实施方式中，还包括在形成所述漏极掺杂层103之前，形成位于所述基底101与所述漏极掺杂层103之间的隔离掺杂层102。所述隔离掺杂层102与所述漏极掺杂层103具有相同的掺杂类型，且所述隔离掺杂层102的掺杂浓度小于所述漏极掺杂层103的掺杂浓度。所述隔离掺杂层102用于阻挡后续在所述衬底100内形成的位线的金属原子向所述基底101内扩散。

在形成各个掺杂层之后，形成位于所述沟道掺杂层104下方且至少部分位于所述漏极掺杂层103内的位线，以及贯穿所述位线的第一隔离结构，所述位线和第一隔离结构沿第一方向延伸。

在一个具体实施方式中，首先在所述衬底100内形成若干沿第一方向延伸的第一沟槽，所述第一沟槽包括位于所述沟道掺杂层104下方且至少部分位于所述漏极掺杂层103内的位线槽、位于所述位线槽上方且与所述位线槽连通的第一分割槽；再在所述位线槽内形成所述位线。

请参考图2A至图10B，为该具体实施方式中，位线的形成过程的结构示意图。

请参考图2A和图2B，在所述衬底100表面形成具有开口的位线掩膜层，图2A为沿图2B中割线AA’的剖面示意图。

该具体实施方式中，所述位线掩膜层包括掩膜层201，以及覆盖所述掩膜层201两侧的侧壁防护层202。所述第一方向为x方向。

请参考图3，以所述位线掩膜层为掩膜，采用各向异性刻蚀工艺刻蚀所述衬底100，形成若干沿第一方向延伸的第一分割槽301。

可以采用等离子体刻蚀工艺，刻蚀所述衬底100形成所述的第一分割槽301。后续再在所述第一分割槽301下方形成位线，因此，所述第一分割槽301的底面位于所述漏极掺杂层103内，以便后续形成的位线与所述漏极掺杂层103之间形成电连接。

请参考图4，在所述第一分割槽301侧壁形成第一保护层401。

所述第一保护层401的形成方法包括：在所述第一分割槽301内壁表面以及掩膜层201、侧壁防护层202表面形成第一保护材料层；采用各向异性刻蚀工艺，沿垂直所述衬底100表面方向，刻蚀所述第一保护材料层，去除位于所述第一分割槽301底部的第一保护材料层，形成覆盖所述第一分割槽301侧壁的第一保护层401，暴露出所述第一分割槽301底部的衬底材料。所述第一保护层401还可以覆盖所述侧壁防护层202的侧壁(图中未示出)。

请参考图5，采用刻蚀工艺，沿所述第一分割槽301底部刻蚀所述衬底100，形成所述位线槽501。

所述刻蚀工艺可以为湿法刻蚀工艺或干法刻蚀工艺。该具体实施方式中，采用湿法刻蚀工艺刻蚀所述第一分割槽301底部的衬底，所述湿法刻蚀工艺采用的刻蚀溶液可以为HNA、TMAH、NaOH等对硅具有高刻蚀选择性的溶液。形成的所述位线槽501可以具有弧型、Σ形、竖直或倾斜的侧壁，图5中位线槽501的形貌仅作为示例，不代表实际工艺中位线槽501的真实形貌。

在其他具体实施方式中，可以采用对硅具有较高刻蚀选择性的刻蚀气体，对所述衬底100进行干法刻蚀，形成所述位线槽501。所述刻蚀气体分子与衬底100材料进行反应，从而实现各向异性刻蚀。所述刻蚀气体可以为XeF₂、CF₄、CH₂F₂等含氟气体。为了提高刻蚀效率，还可以对所述刻蚀气体进行等离子体化，提高刻蚀气体能量，从而提高与衬底100材料进行反应的反应速率。

所述各向同性刻蚀工艺能够同时在垂直方向和水平方向刻蚀所述第一分割槽301底部的衬底，使得形成的所述位线槽501的宽度大于所述第一分割槽301的宽度。所述位线槽501位于所述漏极掺杂层103和所述隔离掺杂层102内，并且所述位线槽501顶部与所述沟道掺杂层104之间具有一定距离，避免后续形成的位线与所述沟道掺杂层104之间连接而导致漏电问题。

请参考图6，在所述位线槽501(请参考图5)内形成位线601。

所述位线601的材料可以采用金属材料，例如钨、铜、银等。在填充所述位线材料之前，还可以在所述位线槽501的内壁表面形成防扩散阻挡层，例如TiN层或TaN等，以阻挡位线601的金属原子向外扩散。该具体实施方式中，可以采用化学气相沉积工艺，在所述位线槽501内沉积位线材料，形成所述位线601。在沉积过程中，所述第一分割槽301内也可能沉积有部分位线材料，可以通过刻蚀处理，去除所述位线槽501以外的位线材料。

请参考图7，去除所述第一保护层401(请参考图6)，沿所述第一分割槽301继续刻蚀，加深所述第一分割槽，形成贯穿所述位线601至所述漏极掺杂层103下方的第一隔离槽701。

采用各向异性刻蚀工艺，依次刻蚀所述位线601以及位于所述位线601底部的掺杂层至所述基底101内，形成所述第一隔离槽701。

通过所述第一隔离槽701将所述衬底100分隔为多个沿x方向延伸的有源区，并且，将所述位线601分隔为不同有源区内的两根子位线。

为了避免所述第一隔离槽701两侧的有源区之间发生漏电问题，所述第一隔离槽701的深度要足够隔离各有源区之间的掺杂层。由于所述漏极掺杂层103下方还形成有所述隔离掺杂层102，所述第一隔离槽701底部需要位于所述隔离掺杂层102下方。而在其他具体实施方式中，若未形成有所述隔离掺杂层102，则所述第一隔离槽701底部仅需要位于所述漏极掺杂层103下方。

请参考图8，在所述第一隔离槽701内形成第一隔离结构801。

所述第一隔离结构801的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅等绝缘介质材料。可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺等在所述第一隔离槽701内填充绝缘介质材料，从而形成所述第一隔离结构801。

较佳的，所述第一隔离结构801的材料与所述掩膜层201的材料不同，避免在去除所述掩膜层201的过程中，对第一隔离结构801造成过刻蚀。在其他具体实施方式中，所述第一隔离结构801的材料与所述掩膜层201的材料也可以相同，所述掩膜层201的高度较低，即便在去除所述掩膜层201的过程中，同时对第一隔离结构801进行了刻蚀，只要使得刻蚀后的第一隔离结构801不低于衬底100表面即可。

请参考图9，去除所述掩膜层201，以所述侧壁防护层202为掩膜，刻蚀所述衬底100，形成第三隔离槽901。所述第三隔离槽901沿第一方向延伸。

采用各向异性刻蚀工艺，刻蚀所述衬底100至基底101内，形成所述第三隔离槽901。所述第三隔离槽901将相邻第一隔离结构801之间单个有源区在此分割为沿第一方向延伸的两个子有源区。

请参考图10A和10B，在所述第三隔离槽901内形成第三隔离结构1001。

衬底100内形成沿第一方向延伸的位于所述位线两侧的第三隔离结构1001，所述第三隔离结构1001与所述位线601之间具有一定间距，或者所述第三隔离结构1001的侧壁与所述位线601相连。图10B为形成所述第一隔离结构801、第三隔离结构1001之后的俯视示意图。所述以隔离结构801和第三隔离结构1001将衬底100分割为多个沿第一方向延伸的子有源区，每一子有源区内均形成有子位线601a或子位线601b。

在形成字线以及将衬底100分割为多个沿第一方向延伸的子有源区之后，在所述衬底100内形成位于所述沟道掺杂层104内的字线结构，以及贯穿所述字线结构的第二隔离结构，所述字线结构和第二隔离结构沿第二方向延伸。

请参考图11A和11B，在所述衬底100上形成字线掩膜层1101，所述字线掩膜层1101具有开口，暴露出所述衬底100内待形成字线的区域。图11B为形成所述字线掩膜层1101之后的俯视示意图，图11A为沿图11B中割线BB’的剖面示意图。所述字线掩膜层1101的开口沿第二方向延伸。该具体实施方式中，所述第二方向为Y方向，与所述第一方向X方向垂直。在其他具体实施方式中，所述第二方向也可以与所述第一方向相交，但并不垂直。

所述字线掩膜层1101的材料可以为光刻胶层、氮化硅或者氧化硅等，与所述衬底100以及所述第一隔离结构801、第三隔离结构1001的材料均不同，以便后续在去除所述字线掩膜层1101的过程中，减少对所述衬底100以及所述第一隔离结构801、第三隔离结构1001的损伤。

请参考图12，以所述字线掩膜层1101为掩膜，采用各向异性刻蚀工艺刻蚀所述衬底100，形成若干沿第二方向延伸的第二分割槽1201。

所述第二分割槽1201底部位于所述沟道掺杂层104内，以便后续在所述沟槽掺杂层104内形成字线槽。较佳的，所述第二分割槽1201的底面位于所述沟道掺杂层104内，靠近所述源极掺杂层105。在一个具体实施方式中，所述第二分割槽1201的深度约为所述位线601深度的1/3。

请参考图13，沿所述第二分割槽1201底部刻蚀所述衬底100，形成所述字线槽1301。

可以采用刻蚀工艺，沿所述第二分割槽1201底部继续刻蚀所述衬底100，形成所述字线槽1301。

在进行刻蚀之前，可以先在所述第二分割槽1201侧壁上形成第二保护层，以保护所述第二分割槽1201的侧壁。所述第二保护层的形成方法包括：在所述第二分割槽内壁表面以及字线掩膜层表面形成第二保护材料层；采用各向异性刻蚀工艺，沿垂直所述衬底100表面方向，刻蚀所述第二保护材料层，去除位于所述第二分割槽1201底部的第二保护材料层，形成覆盖所述第二分割槽1201侧壁的第二保护层，暴露出所述第二分割槽1201底部的衬底材料。所述第二保护层还可以覆盖所述字线掩膜层1101的侧壁。

所述第二保护层的材料可以为氧化硅、氮化硅、氮氧化硅等材料，与所述衬底100的材料不同，所述衬底100的材料与所述第二保护层的材料具有较大的刻蚀选择比，以保护所述第二分割槽1201的侧壁。

所述刻蚀工艺可以为湿法刻蚀工艺或干法刻蚀工艺。该具体实施方式中，采用湿法刻蚀工艺刻蚀所述第二分割槽1201底部的衬底，所述湿法刻蚀工艺采用的刻蚀溶液可以为HNA、TMAH、NaOH等对硅具有高刻蚀选择性的溶液。形成的所述字线槽1301可以具有弧型、Σ形、竖直或倾斜的侧壁，图13中所述字线槽1301的形貌仅作为示例，不代表实际工艺中字线槽1301的真实形貌。

在其他具体实施方式中，可以采用对硅具有较高刻蚀选择性的刻蚀气体，对所述衬底100进行干法刻蚀，形成所述字线槽1301。所述刻蚀气体分子与衬底100材料进行反应，从而实现各向异性刻蚀。所述刻蚀气体可以为XeF₂、CF₄、CH₂F₂等含氟气体。为了提高刻蚀效率，还可以对所述刻蚀气体进行等离子体化，提高刻蚀气体能量，从而提高与衬底100材料进行反应的反应速率。

所述刻蚀工艺能够同时在垂直方向和水平方向刻蚀所述第二分割槽1201底部的衬底，使得形成的所述字线槽1301的宽度大于所述第二分割槽1201的宽度。所述字线槽1301位于所述沟道掺杂层104内，后续在所述沟道掺杂层104内形成字线结构，作为存取晶体管的栅极结构。

请参考图14A和14B，在所述字线槽1301底部与所述位线601之间形成掺杂区1401，所述掺杂区1401的掺杂浓度大于所述漏极掺杂层103的掺杂浓度，且与所述漏极掺杂层103具有相同的掺杂类型；再在所述第二分割槽1201及字线槽1301内填充介质层1402。图14B为形成所述介质层1402之后的俯视示意图，图14A为沿图14B中割线BB’的剖面示意图。

利用离子注入工艺，以所述字线掩膜层1101为掩膜，对所述字线槽1301底部的衬底进行离子注入，形成所述掺杂区1401。所述掺杂区1401与所述位线601连接，与所述位线601之间形成欧姆接触，降低所述漏极掺杂层103与所述位线601之间的接触电阻。

所述介质层1402用于在后续去除字线掩膜层1101等后续工艺中，保护所述字线槽1301和第二分割槽1201的侧壁。该具体实施方式中，所述介质层1402的材料为氧化硅。在其他具体实施方式中，所述介质层1402的材料还可以为氮化硅、氮氧化硅等其他介质材料。

在其他具体实施方式中，也可以不用形成所述掺杂区1401，通过提高所述漏极掺杂层103的掺杂浓度，降低所述漏极掺杂层103与位线601之间的接触电阻。

请参考图15，去除所述字线掩膜层1101；去除所述介质层1402，暴露出所述字线沟槽1301以及第二分割槽1201。

可以采用湿法刻蚀工艺去除所述字线掩膜层1101，暴露出所述源极掺杂层105，以及所述第一隔离结构801、第三隔离结构1001。

继续采用各向同性且对所述介质层1402具有较高选择性的刻蚀工艺去除所述介质层1402。该具体实施方式中，可以采用湿法刻蚀工艺去除所述介质层1402。由于所述介质层1402的材料与所述第一隔离结构801、第三隔离结构1001的材料相同，在去除所述介质层1402的过程中，也会去除部分厚度的第一隔离结构801以及第三隔离结构1001。

请参考图16，形成至少覆盖字线槽1301部分内壁的栅介质层1601，然后在所述字线槽1301内形成位于所述栅介质层1601表面的字线1602。

所述栅介质层1601的材料可以为氧化硅、氮氧化硅、氧化铪、氧化锆等介质材料。可以采用热氧化工艺、化学气相沉积工艺等形成所述栅介质层1601。

所述字线1602的材料可以为多晶硅或金属材料，例如钨、铜、银等。可以采用化学气相沉积工艺或物理气相沉积工艺在所述第二分割槽1201以及字线槽1301内沉积字线材料，然后去除位于所述第二分割槽1201内的字线材料，形成位于字线槽1301内的字线1602。相邻的字线1602之间的沟槽掺杂层104作为晶体管的沟道区。

该具体实施方式中，同时在所述第一隔离结构801以及第三隔离结构1001顶部依次形成栅介质层1601以及字线1602，使得所述源极掺杂层105四周均环绕有所述字线1602。

请参考图17，在所述衬底100表面形成图形化掩膜层1702，暴露出所述沿所述第二分割槽1201底部，刻蚀所述字线1602及衬底100，加深所述第二分割槽底部，形成贯穿所述字线1602至位线601表面的第二隔离槽1701。

采用各向异性刻蚀工艺形成所述第二隔离槽1701。

请参考图18A至18E，在所述第二隔离槽1701内形成第二隔离结构1801，然后去除所述图形化掩膜层1702。

所述第二隔离结构1801沿第二方向延伸，将各子有源区沿第二方向分割，形成多个阵列排列的存取晶体管1800。所述第二隔离结构1801的材料可以为氧化硅、氮化硅、氮氧化硅等绝缘介质材料。在向所述第二隔离槽1701内填充介质材料，形成第二隔离结构的同时，在前面图16步骤中，去除介质层1402过程中，对第一隔离结构801和第三隔离结构1001被刻蚀后形成的凹陷内的字线1602上方也进行绝缘介质材料的填充，并通过化学机械研磨等平坦化工艺，使得绝缘介质材料与所述源极掺杂层105表面齐平。

所述第一隔离结构801、第二隔离结构1801以及第三隔离结构1001将衬底100分割为多个阵列排列的存取晶体管1800。

所述存取晶体管1800沿BB’方向的剖面示意图如图18A所示，沿CC’的剖面示意图图如图18C所示，沿DD’的剖面示意图图如图18D所示。沿AA’方向的剖面示意图如图18E所示。

后续可以在各存取晶体管1800的源极掺杂层105上形成存取单元，例如电容等，并通过在衬底内形成连接位线601的接触通孔将位线601引出。

上述方法在衬底内形成环栅结构的晶体管，晶体管的源极、沟道区以及漏极在衬底内竖直设置，字线环绕所述沟道区设置，且位线位于所述漏极掺杂层下方，能够缩小存取晶体管的尺寸，从而提高存储器的存储密度。

本发明的具体实施方式还提供一种存储器。

请综合参考图10A、图18A、图18B、图18C以及图18D，其中图18A为该存储器的俯视示意图；图10A为沿图18A中割线AA’的剖面示意图；图18B为沿图18A中割线BB’的剖面示意图；图18C为沿图18A中割线CC’的剖面示意图；图18D为沿图18A中割线DD’的剖面示意图。

所述存储器包括衬底100，所述衬底100内形成有自衬底100内部向衬底100表面依次层叠的漏极掺杂层103、沟道掺杂层104以及源极掺杂层105。所述漏极掺杂层103下方的剩余部分衬底100作为基底101。一个具体实施方式中，所述基底101为P型掺杂、漏极掺杂层103为N型掺杂、沟道掺杂层104为P型掺杂、源极掺层105为N型掺杂。

该具体实施方式中，所述漏极掺杂层103与所述基底101之间还形成有隔离掺杂层102。所述隔离掺杂层102与所述漏极掺杂层103具有相同的掺杂类型，且所述隔离掺杂层102的掺杂浓度小于所述漏极掺杂层103的掺杂浓度。所述隔离掺杂层102用于阻挡后续位线601的金属原子向所述基底101内扩散。

所述存储器的位线601位于所述沟道掺杂层104下方且至少部分位于所述漏极掺杂层103内，所述位线601沿第一方向延伸。所述位线与所述漏极掺杂层103连接。部分所述位线601还位于所述隔离掺杂层102内。

所述存储器还包括贯穿所述位线601的第一隔离结构801，所述第一隔离结构801沿第一方向延伸。

所述存储器还包括位于所述衬底100内沿第一方向延伸的位于所述位线601两侧的第三隔离结构1001。所述第三隔离结构1001和第一隔离结构801将衬底100分割为若干沿第一方向延伸的子有源区。

所述存储器的字线结构位于所述衬底100内且位于所述沟道掺杂层104内，相邻字线结构之间具有部分沟道掺杂层104作为沟道区。第二隔离结构1402贯穿所述字线结构，所述字线结构和第二隔离结构1402沿第二方向延伸。该具体实施方式中，所述第二方向与所述第一方向垂直。所述字线结构包括栅介质层1601以及字线1602。

所述第三隔离结构1001、第二隔离结构1402以及第一隔离结构801包围区域内的半导体结构为存储器的存取晶体管1800。

该具体实施方式中，还包括位于所述字线结构底部与所述位线601之间的掺杂区1401，所述掺杂区1401的掺杂浓度大于所述漏极掺杂层103的掺杂浓度，且与所述漏极掺杂层103具有相同的掺杂类型。所述掺杂区1401与所述位线601连接，与所述位线601之间形成欧姆接触，降低所述漏极掺杂层103与所述位线601之间的接触电阻。

所述存储器还包括位于每个存取晶体管1800的源极掺杂层105表面的存储单元，例如电容器。

上述存储器的存取晶体管1800为环栅结构，与其他结构的晶体管相比，在同样沟道长度的情况下，能够有效减小存取晶体管的尺寸，从而提高存储器的存储密度。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种存储器的形成方法，其特征在于，包括：

提供衬底；

在所述衬底内形成自衬底内部向衬底表面依次层叠的漏极掺杂层、沟道掺杂层以及源极掺杂层；

形成位于所述沟道掺杂层下方且至少部分位于所述漏极掺杂层内的位线，以及贯穿所述位线的第一隔离结构，所述位线和第一隔离结构沿第一方向延伸；

在所述衬底内形成沿第一方向延伸的位于所述位线两侧的第三隔离结构；

在所述衬底内形成位于所述沟道掺杂层内的字线结构，以及贯穿所述字线结构的第二隔离结构，所述字线结构和第二隔离结构沿第二方向延伸。

2.根据权利要求1所述的存储器的形成方法，其特征在于，所述位线和所述第一隔离结构的形成方法包括：在所述衬底内形成若干沿第一方向延伸的第一沟槽，所述第一沟槽包括位于所述沟道掺杂层下方且至少部分位于所述漏极掺杂层内的位线槽、位于所述位线槽上方且与所述位线槽连通的第一分割槽，所述位线槽宽度大于所述第一分割槽宽度；在所述位线槽内形成位线；加深所述第一分割槽，形成贯穿所述位线至所述漏极掺杂层下方的第一隔离槽，并且在所述第一隔离槽内形成第一隔离结构。

3.根据权利要求2所述的存储器的形成方法，其特征在于，所述第一沟槽的形成方法包括：采用各向异性刻蚀工艺刻蚀所述衬底，形成若干沿第一方向延伸的第一分割槽；在所述第一分割槽侧壁形成第一保护层；采用各向同性刻蚀工艺，沿所述第一分割槽底部刻蚀所述衬底，形成所述位线槽。

4.根据权利要求1所述的存储器的形成方法，其特征在于，所述字线结构和所述第二隔离结构的形成方法包括：在所述衬底内形成若干沿第二方向延伸的第二沟槽，所述第二沟槽包括位于所述沟道掺杂层内的字线槽、位于所述字线沟槽上方与所述字线沟槽连通的第二分割槽，所述字线槽宽度大于所述第二分割槽宽度；在所述字线沟槽内形成至少覆盖字线沟槽部分内壁的栅介质层以及位于所述栅介质层表面的字线；加深所述第二分割槽底部，形成贯穿所述字线的第二隔离槽，并且在所述第二隔离槽内形成第二隔离结构。

5.根据权利要求4所述的存储器的形成方法，其特征在于，所述第二沟槽的形成方法包括：采用各向异性刻蚀工艺刻蚀所述衬底，形成若干沿第二方向延伸的第二分割槽；在所述第二分割槽侧壁形成第二保护层；采用各向同性刻蚀工艺，沿所述第二分割槽底部刻蚀所述衬底，形成所述字线槽。

6.根据权利要求1所述的存储器的形成方法，其特征在于，还包括：在所述衬底内形成位于所述漏极掺杂层下方的隔离掺杂层；部分所述位线位于所述隔离掺杂层内。

7.根据权利要求1所述的存储器的形成方法，其特征在于，还包括：在所述字线结构底部与所述位线之间形成掺杂区，所述掺杂区的掺杂浓度大于所述漏极掺杂层的掺杂浓度，且与所述漏极掺杂层具有相同的掺杂类型。

8.一种存储器，其特征在于，包括：

衬底，所述衬底内形成有自衬底内部向衬底表面依次层叠的漏极掺杂层、沟道掺杂层以及源极掺杂层；

位于所述沟道掺杂层下方且至少部分位于所述漏极掺杂层内的位线，以及贯穿所述位线的第一隔离结构，所述位线和第一隔离结构沿第一方向延伸；

位于所述衬底内沿第一方向延伸的位于所述位线两侧的第三隔离结构；

位于所述衬底内且位于所述沟道掺杂层内的字线结构，以及贯穿所述字线结构的第二隔离结构，所述字线结构和第二隔离结构沿第二方向延伸。

9.根据权利要求8所述的存储器，其特征在于，还包括：位于所述漏极掺杂层下方的隔离掺杂层；部分所述位线位于所述隔离掺杂层内。

10.根据权利要求8所述的存储器，其特征在于，还包括：位于所述字线结构底部与所述位线之间的掺杂区，所述掺杂区的掺杂浓度大于所述漏极掺杂层的掺杂浓度，且与所述漏极掺杂层具有相同的掺杂类型。

Images