[go: up one dir, main page]

CN111816565B - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN111816565B
CN111816565B CN202010194754.0A CN202010194754A CN111816565B CN 111816565 B CN111816565 B CN 111816565B CN 202010194754 A CN202010194754 A CN 202010194754A CN 111816565 B CN111816565 B CN 111816565B
Authority
CN
China
Prior art keywords
region
spacer
substrate
forming
sacrificial gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010194754.0A
Other languages
English (en)
Other versions
CN111816565A (zh
Inventor
刘贤琯
李承勳
许洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111816565A publication Critical patent/CN111816565A/zh
Application granted granted Critical
Publication of CN111816565B publication Critical patent/CN111816565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H10P14/69215—
    • H10P14/6922—
    • H10P14/69391—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

提供了一种制造半导体装置的方法，所述方法包括：在基底的第一区域中形成有源鳍和与有源鳍交叉的牺牲栅极结构；在基底上形成第一间隔件和第二间隔件以覆盖牺牲栅极结构；在基底的第二区域中形成掩模以暴露基底的第一区域；通过使用掩模从基底的第一区域中的第一间隔件去除第二间隔件；通过去除有源鳍的部分在牺牲栅极结构的相对侧处形成凹进；在凹进中形成源极和漏极；以及形成蚀刻停止层以覆盖牺牲栅极结构的两个侧壁以及源极和漏极的顶表面。

Description

制造半导体装置的方法
本申请要求于2019年4月12日在韩国知识产权局提交的第10-2019-0042933号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本发明构思涉及半导体装置和制造该半导体装置的方法。
背景技术
随着半导体装置的进一步发展，它们已经迅速按比例缩小。另外，由于期望半导体装置具有高操作速度和高操作精度，因此正在开发各种技术以优化包括在半导体装置中的晶体管的结构。例如，已经提出了多栅极晶体管作为增加集成电路装置的密度的方式。通常，多栅极晶体管具有其中有源鳍形成在基底上且栅极形成在有源鳍上的三维沟道。
发明内容
根据本发明构思的示例性实施例，一种制造半导体装置的方法，所述方法包括：在基底的第一区域中形成有源鳍和与有源鳍交叉的牺牲栅极结构；在基底上形成第一间隔件和第二间隔件以覆盖牺牲栅极结构；在基底的第二区域中形成掩模以暴露基底的第一区域；通过使用掩模从基底的第一区域中的第一间隔件去除第二间隔件；通过去除有源鳍的部分在牺牲栅极结构的相对侧处形成凹进；在凹进中形成源极和漏极；以及形成蚀刻停止层以覆盖牺牲栅极结构的两个侧壁以及源极和漏极的顶表面。
根据本发明构思的示例性实施例，一种制造半导体装置的方法，所述方法包括：在基底的第一区域中形成第一有源鳍和与第一有源鳍交叉的第一牺牲栅极结构，并且在基底的第二区域中形成第二有源鳍和与第二有源鳍交叉的第二牺牲栅极结构；在基底的第一区域和第二区域中形成第一间隔件和第二间隔件，以覆盖第一牺牲栅极结构和第二牺牲栅极结构的侧壁；在基底的第二区域中形成第一掩模以暴露基底的第一区域；从基底的第一区域中的第一间隔件去除第二间隔件；通过去除第一有源鳍的部分在第一牺牲栅极结构的相对侧处形成第一凹进；从基底的第二区域去除第一掩模；以及在第一凹进中形成第一源极和第一漏极。
根据本发明构思的示例性实施例，半导体装置包括：基底，具有第一区域和第二区域；第一有源鳍和第二有源鳍，分别设置在基底的第一区域和第二区域中，并在第一方向上延伸；第一栅极结构，设置在基底的第一区域中，并在第二方向上延伸以与第一有源鳍交叉；第二栅极结构，设置在基底的第二区域中，并在第二方向上延伸以与第二有源鳍交叉；第一间隔件，设置在第一栅极结构的侧壁上，并包括形成在第一间隔件的下部的边缘中的第一底切；第二间隔件，设置在第二栅极结构的两个侧壁上，并包括形成在第二间隔件的下部中的第二底切；第一源极和第一漏极，设置在第一有源鳍的位于第一栅极结构的相对侧上的区域中；以及第二源极和第二漏极，设置在第二有源鳍的位于第二栅极结构的相对侧上的区域中。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他特征将变得更加明显，在附图中：
图1是根据本发明构思的示例性实施例的半导体装置的平面图；
图2是根据本发明构思的示例性实施例的沿着图1的线A-A'和线B-B'截取的剖视图；
图3A、图3B、图3C、图3D和图3E是示出根据本发明构思的示例性实施例的在制造半导体装置的方法中在第一区域中形成源极/漏极的工艺的剖视图；
图4A、图4B、图4C、图4D、图4E和图4F是示出根据本发明构思的示例性实施例的在制造半导体装置的方法中在第二区域中形成源极/漏极的工艺的剖视图；
图5A、图5B、图5C和图5D是示出根据本发明构思的示例性实施例的在制造半导体装置的方法中在第一区域中形成源极/漏极的工艺的剖视图；
图6A、图6B、图6C、图6D、图6E和图6F是示出根据本发明构思的示例性实施例的在制造半导体装置的方法中在第二区域中形成源极/漏极的工艺的剖视图；
图7A、图7B和图7C是示出根据本发明构思的示例性实施例的在制造半导体装置的方法中在第一区域中形成源极/漏极的工艺的剖视图；以及
图8A、图8B、图8C、图8D、图8E和图8F是示出根据本发明构思的示例性实施例的在制造半导体装置的方法中在第二区域中形成源极/漏极的工艺的剖视图。
具体实施方式
在下文中，将参照附图描述本发明构思的示例性实施例。
图1是根据本发明构思的示例性实施例的半导体装置的平面图，图2是根据本发明构思的示例性实施例的沿着图1的线A-A'和线B-B'截取的剖视图。
参照图1和图2，半导体装置100可以包括设置在基底101的第一区域I中的第一晶体管100A和设置在基底101的第二区域II中的第二晶体管100B。
基底101可以具有在第一方向(例如，X方向)和第二方向(例如，Y方向)上延伸的顶表面。基底101可以包括半导体材料，诸如IV族半导体、III-V族化合物半导体或II-VI族化合物半导体。例如，基底101可以是硅、锗、硅锗等的半导体基底、绝缘体上硅(SOI)基底或绝缘体上锗(GeOI)基底。例如，设置在第一区域I中的第一晶体管100A可以是N型鳍式场效应晶体管(FinFET)，设置在第二区域II中的第二晶体管100B可以是P型鳍式场效应晶体管(FinFET)。
第一晶体管100A包括第一有源鳍105、与第一有源鳍105交叉的第一栅极结构140以及顺序地设置在第一栅极结构140的相对的侧壁上的间隔件150。另外，第一晶体管100A包括设置在第一栅极结构140的相对侧上并与第一栅极结构140相邻的第一源极/漏极110。第一晶体管100A还包括设置在第一栅极结构140的相对侧上并连接到第一源极/漏极110的第一接触件160。例如，第一接触件160可以与第一栅极结构140相邻。
类似地，第二晶体管100B包括第二有源鳍205、与第二有源鳍205交叉的第二栅极结构240以及位于第二栅极结构240的相对的侧壁上的间隔件150。另外，第二晶体管100B包括设置在第二栅极结构240的相对侧上并与第二栅极结构240相邻的第二源极/漏极210。第二晶体管100B还包括设置在第二栅极结构240的相对侧处并连接到第二源极/漏极210的第二接触件260。例如，第二接触件260可以与第二栅极结构240相邻。
第一接触件160和第二接触件260可以分别包括第一接触塞165和第二接触塞265以及第一导电阻挡件161和第二导电阻挡件261，第一接触塞165和第二接触塞265在基本垂直于基底101的顶表面的方向(例如，Z方向)上形成，第一导电阻挡件161和第二导电阻挡件261设置在第一接触塞165和第二接触塞265的表面上。半导体装置100还可以包括分别设置在第一接触件160和第二接触件260与间隔件150之间的蚀刻停止层158。例如，蚀刻停止层158可以设置在第一接触件160之间，蚀刻停止层158可以设置在第二接触件260之间。
在本实施例中，与第二晶体管100B不同，第一晶体管100A还可以包括在间隔件150与蚀刻停止层158之间沿着间隔件150的表面设置的保护绝缘层154。由于保护绝缘层154用作间隔元件，因此第一晶体管100A的厚度可以比第二晶体管100B的厚度大保护绝缘层154的附加厚度。在不去除源极/漏极形成工艺(见图4A至图4F)中引入的第二一次性(也被称为临时或可去除)间隔件的情况下，可以保留保护绝缘层154。
间隔件150可以设置在第一栅极结构140和第二栅极结构240的相对的侧壁上。例如，间隔件150可以与第一栅极结构140和第二栅极结构240的侧壁以及第一有源鳍105和第二有源鳍205的顶表面接触。另外，保护绝缘层154可以具有类似“L”的形状。
如图2的放大图中所示出的，间隔件150可以设置有形成在间隔件150的下端上的第一底切C1或第二底切C2(例如，在栅极结构140和240的下端处弯曲的拐角部分)。例如，第一底切C1和第二底切C2可以是凹入的凹进部分。第一底切C1和第二底切C2可以分别在第一栅极结构140和第二栅极结构240的延伸方向上形成。例如，第一底切C1和第二底切C2可以在第一方向(X方向)上延伸。例如，第一栅极结构140和第二栅极结构240可以是牺牲栅极结构140和240。
在本实施例中，底切C1和C2可以形成在第一晶体管100A和第二晶体管100B两者的间隔件150的下端上。将理解，在去除用于形成源极/漏极110和210的一次性间隔件(例如，图3B的152)期间，间隔件150的下端拐角被过度蚀刻而形成底切C1和C2(见图3B和图3C)。在示例中，由于通过湿蚀刻形成第一底切C1和第二底切C2，所以底切C1和C2中的每个可以根据其延伸方向具有略微不规则的轮廓。
在本实施例中，形成在第一晶体管100A的间隔件150上的第一底切C1和形成在第二晶体管100B的间隔件150上的第二底切C2可以具有彼此不同的形状(例如，尺寸和/或深度)。将理解的是，这样的差异可能由于去除一次性间隔件的工艺的条件和数量导致。这将通过稍后将描述的制造方法的各种示例来详细描述。
在下文中，将进一步详细描述根据本发明构思的示例性实施例的半导体装置的组件。
第一有源鳍105和第二有源鳍205可以设置在基底101上以在第二方向(例如，Y方向)上延伸。第一有源鳍105和第二有源鳍205可以具有从基底101突出的鳍结构。可以通过蚀刻基底101来形成第一有源鳍105和第二有源鳍205。在本发明构思的示例性实施例中，第一有源鳍105和第二有源鳍205可以包括从基底101生长的外延层。例如，第一有源鳍105可以由包括P型杂质的硅形成，第二有源鳍205可以由包括N型杂质的硅形成。第一有源鳍105和第二有源鳍205延伸所沿的方向被示出为相同，但不限于此。例如，第一有源鳍105和第二有源鳍205可以在彼此不同的方向上延伸。第一有源鳍105和第二有源鳍205各自的数量被示出为三个，但是本发明构思不限于此。
在本发明构思的示例性实施例中，器件隔离层可以设置在第一有源鳍105之间以及第二有源鳍205之间。器件隔离层可以形成为具有一定高度，使得第一有源鳍105和第二有源鳍205的上部被暴露。可以通过例如浅沟槽隔离(STI)工艺来形成器件隔离层。每个器件隔离层可以由绝缘材料形成。每个器件隔离层可以包括例如氧化硅、氮化硅、低k电介质或其组合。低k电介质可以包括硼磷硅玻璃(BPSG)、Tonen硅氮烷(TOSZ)、未掺杂的硅酸盐玻璃(USG)、旋涂玻璃(SOG)、可流动氧化物(FOX)、原硅酸四乙酯(TEOS)、高密度等离子体CVD(HDP-CVD)的氧化物等。
第一栅极结构140和第二栅极结构240可以在基底101上沿第一方向(例如，X方向)延伸，并且可以设置为横跨第一有源鳍105和第二有源鳍205。像本实施例一样，第一栅极结构140和第二栅极结构240可以分别与第一有源鳍105和第二有源鳍205交叉。例如，第一栅极结构140和第二栅极结构240可以分别基本上垂直于第一有源鳍105和第二有源鳍205。可以在与第一栅极结构140和第二栅极结构240交叉的第一有源鳍105和第二有源鳍205中形成沟道区。第一栅极结构140和第二栅极结构240延伸所沿的方向被示出为彼此相同，但是本发明构思不限于此。例如，第一栅极结构140和第二栅极结构240可以在彼此不同的方向上延伸。
每个第一栅极结构140可以包括第一栅极绝缘层142、第一底栅电极145和第一顶栅电极147。第一栅极绝缘层142可以设置在第一有源鳍105与第一底栅电极145之间。第一栅极绝缘层142可以在间隔件150与第一底栅电极145之间延伸。第一底栅电极145和第一顶栅电极147可以顺序地设置在第一栅极绝缘层142上。
类似地，每个第二栅极结构240可以包括第二栅极绝缘层242、第二底栅电极245和第二顶栅电极247。第二栅极绝缘层242可以设置在第二有源鳍205与第二底栅电极245之间。第二栅极绝缘层242可以在间隔件150与第二底栅电极245之间延伸。第二底栅电极245和第二顶栅电极247可以顺序地设置在第二栅极绝缘层242上。
例如，第一栅极绝缘层142和第二栅极绝缘层242中的每个可以包括氧化硅、氮氧化硅、氮化硅或高k电介质。高k电介质可以指具有比氧化硅(SiO2)的介电常数高的介电常数的材料。高k电介质可以包括例如氧化铝(Al2O3)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化钇(Y2O3)、氧化锆(ZrO2)、氧化锆硅(ZrSixOy)、氧化铪(HfO2)、氧化铪硅(HfSixOy)、氧化镧(La2O3)、氧化镧铝(LaAlxOy)、氧化镧铪(LaHfxOy)、氧化铪铝(HfAlxOy)或氧化镨(Pr2O3)。
例如，第一底栅电极145和第二底栅电极245中的每个可以包括例如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、钛铝(TiAl)、碳化钽(TaC)、碳化钛(TiC)等中的至少一种。第一顶栅电极147和第二顶栅电极247中的每个可以包括诸如铝(Al)、钨(W)或钼(Mo)的金属材料或者诸如掺杂的多晶硅的半导体材料。
间隔件150、保护绝缘层154和蚀刻停止层158可以包括例如氧化硅、氮化硅、氮氧化硅或其组合。然而，间隔件150可以包括相对于至少保护绝缘层154具有蚀刻选择性的材料。在本发明构思的示例性实施例中，间隔件150可以包括具有比至少保护绝缘层154的介电常数低的介电常数的材料。例如，间隔件150可以包括SiO2和/或氮氧化硅(SiON)。例如，用作一次性间隔件的保护绝缘层154可以包括氮化硅(SiN)和/或Al2O3。在本发明构思的示例性实施例中，间隔件和保护绝缘层可以分别包括具有彼此不同的氮含量的氮氧化硅。例如，保护绝缘层154的氮氧化硅可以被构造为具有比间隔件的氮氧化硅的氮含量高的氮含量。
蚀刻停止层158是设置为形成用于第一接触件160和第二接触件260的孔的组件。例如，蚀刻停止层158可以包括氮化硅、氮氧化硅或其组合。蚀刻停止层158可以设置为在第一区域I和第二区域II中具有相同的厚度。尽管不限于此，但是在本发明构思的示例性实施例中，蚀刻停止层158可以包括与保护绝缘层154的材料相同或相似的材料。
第一源极/漏极110可以设置在第一有源鳍105上以及第一栅极结构140的相对侧上。例如，第一源极/漏极110可以具有其中其顶表面设置为高于第一有源鳍105的顶表面同时第一源极/漏极110设置在第一有源鳍105的凹进区域中的凸起的形状。例如，第一源极/漏极110可以在第一有源鳍105上彼此连接或融合。第一源极/漏极110可以是通过选择性外延工艺生长的外延层。第一源极/漏极110可以包括例如硅碳(SiC)或重掺杂有N型杂质的硅。还可以在第一源极/漏极110的最上部上设置有意未掺杂的硅层。
类似地，第二源极/漏极210可以设置在第二有源鳍205的凹进区域中，并且可以设置在第二栅极结构240的相对侧上。第二源极/漏极210可以设置在第二晶体管100B的源区或漏区中。第二源极/漏极210的顶表面可以设置在与第二栅极结构240的底表面基本相同的水平处。在本发明构思的示例性实施例中，第二源极/漏极210可以具有其中其顶表面设置为高于第二栅极结构240的底表面的凸起的源极/漏极形状。嵌入的第二源极/漏极210可以在第二有源鳍205上彼此连接或融合。第二源极/漏极210可以是通过选择性外延工艺生长的外延层。第二源极/漏极210可以包括例如重掺杂有P型杂质的硅锗(Si-Ge)。包括硅锗的第二源极/漏极210可以通过向包括硅(Si)的第二有源鳍205的沟道区施加压应力来增加空穴的迁移率。包括硅锗(Si-Ge)的第二源极/漏极210可以包括具有彼此不同的锗(Ge)含量的多个区域。
在本发明构思的示例性实施例中，可以在蚀刻停止层158上在第一接触件160和第二接触件260周围设置层间电介质。例如，层间电介质可以包括硼磷硅玻璃(BPSG)、Tonen硅氮烷(TOSZ)、未掺杂的硅酸盐玻璃(USG)、旋涂玻璃(SOG)、可流动氧化物(FOX)、原硅酸四乙酯(TEOS)、高密度等离子体CVD(HDP-CVD)的氧化物等。
随着半导体装置已经小型化，可以减小第一栅极结构与第二栅极结构之间的距离。随着朝向小型化的趋势，用于源区/漏区的空间减小。本发明构思提供了使用一次性间隔件保护间隔件并选择性地去除一次性间隔件以确保用于形成源极/漏极的空间的各种方法。
在下文中，将参照附图描述根据本发明构思的示例性实施例的制造半导体装置的方法。
图3A至图3E以及图4A至图4F示出了根据本发明构思的示例性实施例的制造半导体装置的方法，并且将被理解为制造图1和图2中示出的半导体装置的方法的示例。
图3A至图3E是示出根据本发明构思的示例性实施例的在第一区域I中形成第一源极/漏极110的工艺的剖视图，图4A至图4F是示出根据本发明构思的示例性实施例的在第二区域II中形成第二源极/漏极210的工艺的剖视图。
参照图3A，在基底101的第一区域I中形成第一有源鳍105和与第一有源鳍105交叉的第一牺牲栅极结构DG1，在基底101的第二区域II中形成第二有源鳍205和与第二有源鳍205交叉的第二牺牲栅极结构DG2。
可以在基底101上形成掩模图案。可以使用掩模图案作为蚀刻掩模来蚀刻基底101，以在第一区域I中形成第一有源鳍105并且在第二区域II中形成第二有源鳍205。可以通过蚀刻工艺分别在第一有源鳍105之间和第二有源鳍205之间形成沟槽。可以用绝缘材料填充沟槽的下部以形成隔离层。结果，第一有源鳍105和第二有源鳍205的上部可以从隔离层的顶表面突出。
形成第一牺牲栅极结构DG1和第二牺牲栅极结构DG2以覆盖第一有源鳍105和第二有源鳍205。第一牺牲栅极结构DG1和第二牺牲栅极结构DG2中的每个可以是其中堆叠有牺牲栅极绝缘层132、牺牲栅极135和栅极掩模图案136的结构，并且可以在堆叠之后通过各向异性蚀刻来形成。例如，牺牲栅极绝缘层132可以包括氧化硅，并且牺牲栅极135可以包括多晶硅。栅极掩模图案136可以是氮化硅。
参照图3B，可以在基底101的第一区域I和第二区域II中顺序地形成间隔件150和第一一次性间隔件152以覆盖第一牺牲栅极结构DG1和第二牺牲栅极结构DG2的相对的侧壁。
考虑到电特性，间隔件150可以由低k电介质形成，并且第一一次性间隔件152可以包括相对于间隔件150具有蚀刻选择性的材料。在本发明构思的示例性实施例中，间隔件150和第一一次性间隔件152可以包括彼此不同的材料。例如，间隔件150可以包括SiO2和/或SiON，并且第一一次性间隔件152可以包括SiN和/或Al2O3。可以通过例如原子层沉积(ALD)工艺来形成间隔件150和第一一次性间隔件152。
参照图3C，在第二区域II中形成第一掩模M1以暴露基底101的第一区域I。在基底101的第一区域I中，使用第一掩模M1将第一一次性间隔件152从间隔件150去除。
可以形成第一掩模M1(例如，旋涂硬掩模(SOH))以覆盖第二区域II。在基底101的第一区域I中，可以使用湿蚀刻工艺从间隔件150去除第一一次性间隔件152。如上所述，可以在形成用于确保第一源极/漏极形成空间的第一凹进之前执行第一一次性间隔件152的去除。
在通过湿蚀刻去除第一一次性间隔件152的工艺中，即使间隔件150的蚀刻速率较低，间隔件150的下端的边缘也可以由于其上湿蚀刻的集中而被蚀刻。由于对间隔件150的下端的边缘进行蚀刻，因此可以在间隔件150的下端中沿第一牺牲栅极结构DG1的延伸方向形成第一底切C1。例如，第一底切C1可以形成在间隔件150的竖直部分与间隔件150的水平部分交汇的区域中。例如，第一底切C1可以朝向第一牺牲栅极结构DG1延伸。可以通过使用蚀刻选择性去除第一一次性间隔件152而获得这样的第一底切C1。
参照图3D，可以去除第一有源鳍105的一部分以在与第一牺牲栅极结构DG1相邻的相对侧上形成第一凹进R1。
可以通过使用第一掩模M1将各向异性干蚀刻选择性地施用到设置在第一区域I中的间隔件。在各向异性干蚀刻的工艺中，间隔件150的设置在第一区域I中的第一牺牲栅极结构DG1之间的部分可以与间隔件150的设置在第一牺牲栅极结构DG1的顶表面上的部分一起被选择性地去除。
通过使用这样的间隔件，可以在第一有源鳍105的位于第一牺牲栅极结构DG1的相对侧上且与第一牺牲栅极结构DG1相邻的部分中形成第一凹进R1。在第一凹进R1的形成期间可以另外执行各向同性的干蚀刻或湿蚀刻工艺。结果，如附图中所示，第一凹进R1的一部分可以延伸到间隔件150的下侧。
参照图3E，可以去除第一掩模M1，并且可以在第一牺牲栅极结构DG1的相对侧上与第一牺牲栅极结构DG1相邻地形成第一源极/漏极110。
在去除第一掩模M1之后，可以对第一凹进R1执行用于选择性外延生长(SEG)工艺的预清洗工艺。可以通过湿法清洗工艺、干法清洗工艺或其组合来执行预清洗工艺。绝缘层部分(例如136、150和152)可以设置为阻挡层，阻挡层允许在随后的外延生长工艺期间在第一凹进R1中选择性地生长外延层。
使用选择性外延生长工艺来生长外延层以填充第一凹进R1，使得可以形成第一源极/漏极110。第一源极/漏极110的顶表面可以形成到高于第一有源鳍105的顶表面的位置。然而，第一源极/漏极110的顶表面的位置不限于附图中所示的位置。第一源极/漏极110可以是例如硅(Si)层。在生长工艺期间，第一源极/漏极110可以原位重掺杂有诸如磷(P)的N型杂质。在生长工艺的最后步骤中，可以通过停止提供N型杂质来在第一源极/漏极110的最上部上形成未掺杂的硅层。第一源极/漏极110在第一有源鳍105上生长的同时可以彼此融合。可以使用分子束外延(MBE)工艺、化学气相沉积(CVD)工艺、减压化学气相沉积(RPCVD)工艺或超高真空化学气相沉积(UHV CVD)工艺来形成第一源极/漏极110。
然后，可以在基底101的第二区域II中执行第二源极/漏极形成工艺。将参照图4A至图4F描述工艺。
参照图4A，可以从基底101的第二区域II中的间隔件150去除第一一次性间隔件152。
可以通过使用湿蚀刻工艺从基底101的第二区域II中的间隔件150去除第一一次性间隔件152。除了栅极掩模图案136之外，其他部分在第一区域I中未被蚀刻，因此，可以在第二区域II中选择性地去除第一一次性间隔件152。通过去除第一一次性间隔件152，可以确保用于形成第二源极/漏极的足够的空间。
类似于图3C的工艺，在该工艺中，湿蚀刻可以集中在间隔件150的下端的边缘上。因此，可以蚀刻间隔件150的下端的边缘以在间隔件150的下端中沿第二牺牲栅极结构DG2的延伸方向形成第二底切C2'。例如，第二底切C2'可以形成在间隔件150的竖直部分与间隔件150的水平部分交汇的区域中。例如，第二底切C2'可以朝向第二牺牲栅极结构DG2延伸。
参照图4B，可以在基底101的第一区域I和第二区域II中的间隔件150上形成第二一次性间隔件154。
第二一次性间隔件154可以包括相对于间隔件150具有蚀刻选择性的材料。例如，第二一次性间隔件154可以包括SiN和/或Al2O3。在本发明构思的示例性实施例中，第二一次性间隔件154可以包括与第一一次性间隔件152的材料相同的材料。可以通过例如原子层沉积(ALD)工艺来形成第二一次性间隔件154。
参照图4C，可以在第一区域I中形成第二掩模M2以暴露基底101的第二区域II。可以通过使用掩模(例如，第二掩模M2)从第二区域II中的间隔件150去除第二一次性间隔件154。
类似于图3C中示出的工艺，可以形成第二掩模M2以覆盖基底101的第一区域I，并且可以通过使用湿蚀刻工艺从基底101的第二区域II中的间隔件150去除第二一次性间隔件154。如上所述，可以在形成用于确保第二源极/漏极形成空间的第二凹进之前执行第二区域II中的第二一次性间隔件154的选择性去除工艺。
在去除第二一次性间隔件154的工艺中，间隔件150的下端的边缘可以由于其上湿蚀刻的集中而被蚀刻。第二底切C2可以被另外地蚀刻为进一步朝向第二牺牲栅极结构DG2延伸。在附图中，虚线表示先前的第二底切C2'的轮廓。在本实施例中，对第一区域I中的间隔件150的下端的边缘(例如，拐角)施用一次蚀刻，而对第二区域II中的间隔件150的下端的边缘施用两次蚀刻。因此，在类似的湿蚀刻条件下，第二底切C2可以具有比第一底切C1大的轮廓(例如，深度和/或尺寸)。如上所述，在本实施例的情况下，第一底切C1和第二底切C2可以形成为具有彼此明显不同的尺寸。
参照图4D，去除第二有源鳍205的一部分，以在第二牺牲栅极结构DG2的相对侧上与第二牺牲栅极结构DG2相邻地形成第二凹进R2。
类似于图3D的工艺，可以使用间隔件150各向异性地干蚀刻第二有源鳍205的一部分，以在第二牺牲栅极结构DG2的相对侧上与第二牺牲栅极结构DG2相邻地形成第二凹进R2。第二凹进R2可以具有延伸到间隔件150的下侧的形状。为此，可以另外执行各向同性的干蚀刻工艺或湿蚀刻工艺。
参照图4E，在去除第二掩模M2之后，可以在第二牺牲栅极结构DG2的相对侧上与第二牺牲栅极结构DG2相邻地形成第二源极/漏极210。
类似于图3E的工艺，在本实施例中，可以通过使用预清洗工艺以及选择性外延生长工艺一起来生长外延层以填充第二凹进R2。因此，可以形成第二源极/漏极210。
在生长工艺期间，第二源极/漏极210可以原位重掺杂有P型杂质，诸如硼(B)。在生长工艺期间，可以控制锗(Ge)的浓度，使得第二源极/漏极210可以在上部区域中具有比下部区域中的锗(Ge)浓度高的锗(Ge)浓度。第二源极/漏极210可以形成为在第二有源鳍205上生长的同时被融合。例如，可以使用分子束外延(MBE)工艺、化学气相沉积(CVD)工艺、减压化学气相沉积(RPCVD)工艺或超高真空化学气相沉积(UHV CVD)工艺来形成第二源极/漏极210。
参照图4F，可以形成蚀刻停止层158以覆盖第一牺牲栅极结构DG1和第二牺牲栅极结构DG2的侧壁以及第一源极/漏极110和第二源极/漏极210的顶表面。
在本实施例中，可以在第一区域I中的第二一次性间隔件(也称为“保护绝缘层”)154上并且沿着第二区域II中的第二牺牲栅极结构DG2、间隔件150以及第二源极/漏极210的表面以基本均匀的厚度形成蚀刻停止层158。例如，可以通过原子层沉积(ALD)工艺来形成蚀刻停止层158。蚀刻停止层158可以包括氮化硅、氮氧化硅或它们的组合。尽管不限于此，但是在本发明构思的示例性实施例中，蚀刻停止层158可以包括与第一一次性间隔件152和第二一次性间隔件154的材料相同或相似的材料。
在随后的工艺中，通过执行形成分别连接到第一源极/漏极110和第二源极/漏极210的第一接触件160和第二接触件260的工艺以及用第一栅极结构140和第二栅极结构240替换第一牺牲栅极结构DG1和第二牺牲栅极结构DG2的替换工艺一起来制造图2中所示的半导体装置。
在替换工艺中，在基底101上形成层间电介质以覆盖第一牺牲栅极结构DG1和第二牺牲栅极结构DG2。对层间电介质进行平坦化以暴露第一牺牲栅极结构DG1和第二牺牲栅极结构DG2的顶表面。去除栅极掩模图案136、牺牲栅极135和牺牲栅极绝缘层132以形成开口。在开口中顺序地形成栅极绝缘层142和242、底栅电极145和245以及顶栅电极147和247，然后进行平坦化。因此，如图2中所示，可以形成第一栅极结构140和第二栅极结构240。
通过使用蚀刻停止层158使接触孔形成为分别连接到第一源极/漏极110和第二源极/漏极210。形成导电阻挡件161和261，并且用接触塞165和265填充接触孔。因此，第一接触件160和第二接触件260形成为分别连接到第一源极/漏极110和第二源极/漏极210。例如，导电阻挡件161和261可以由诸如TiN、TaN或WN的金属氮化物形成。例如，接触塞165和265可以由钨(W)、钴(Co)、钛(Ti)、它们的合金或它们的组合形成。
在上述制造半导体装置的方法中，第一一次性间隔件和第二一次性间隔件两者是相对于间隔件均具有蚀刻选择性的材料，并且包括彼此相同或相似的材料。然而，一些一次性间隔件可以由与间隔件的材料相似的材料形成。另外，第二一次性间隔件未被去除(见图4F)，并且甚至被保留在最终结构中。然而，第二一次性间隔件也可以在不保留在最终结构中的情况下被去除。
将参照图5A至图5D以及图6A至图6F来描述这样的修改实施例。
参照图5A，在基底101的第一区域I和第二区域II中顺序地形成间隔件150和第一一次性间隔件153，以覆盖第一牺牲栅极结构DG1和第二牺牲栅极结构DG2的两个侧壁。
将参照图3A和图3B的工艺来理解该工艺。与根据先前实施例的方法不同，本实施例中采用的第一一次性间隔件153可以由类似于间隔件150的材料的氧化物(诸如SiO2)形成。例如，间隔件150可以是SiON。
参照图5B，可以在第二区域II中形成第一掩模M1以暴露基底101的第一区域I。
在本实施例中，可以通过使用诸如SOH的材料在基底101的第一区域I和第二区域II中形成掩模并选择性地去除设置在第一区域I中的掩模部分来形成第一掩模M1。当去除设置在第一区域I中的掩模部分时，可以将其与第一一次性间隔件153一起在基底101的第一区域I中去除，并且可以暴露间隔件150。如上所述，在本实施例中，可以执行去除第一区域I中的第一一次性间隔件153的工艺，而无需另外的蚀刻工艺。
参照图5C，可以去除第一有源鳍105的一部分，以在第一牺牲栅极结构DG1的相对侧上与第一牺牲栅极结构DG1相邻地形成第一凹进R1。
类似于参照图3D描述的工艺，可以使用第一区域I的间隔件150通过各向异性干蚀刻来执行该工艺。在本发明构思的示例性实施例中，可以在形成第一凹进R1期间另外执行各向同性的干蚀刻工艺或湿蚀刻工艺。
参照图5D，可以去除第一掩模M1，并且可以在第一牺牲栅极结构DG1的相对侧上与第一牺牲栅极结构DG1相邻地形成第一源极/漏极110。
类似于参照图3E描述的工艺，可以通过选择性外延生长工艺来执行形成第一源极/漏极110的工艺。在本实施例中，也可以在去除第一掩模M1期间去除第一一次性间隔件153的设置在第二区域II中的部分。
图6A至图6F是示出根据本发明构思的示例性实施例的在制造半导体装置的方法中在第二区域中形成源极/漏极的工艺的剖视图。
参照图6A，可以在基底101的第一区域I和第二区域II中的间隔件150上形成第二一次性间隔件154。
可以类似于参照图4B描述的工艺来执行该工艺。第二一次性间隔件154可以包括相对于间隔件150具有蚀刻选择性的材料。例如，第二一次性间隔件154可以包括SiN和/或Al2O3。
参照图6B，可以在第一区域I中形成第二掩模M2以暴露基底101的第二区域II，并且可以通过使用第二掩模M2从第二区域II中的间隔件150去除第二一次性间隔件154。
类似于参照图4C描述的工艺，可以使用覆盖第一区域I的第二掩模M2通过湿蚀刻工艺来执行该工艺。在去除第二一次性间隔件154期间，间隔件150的下端的边缘可以由于其上湿蚀刻的集中而被蚀刻，以形成第二底切C2。
参照图6C，可以去除第二有源鳍205的一部分，以在第二牺牲栅极结构DG2的相对侧上与第二牺牲栅极结构DG2相邻地形成第二凹进R2。
类似于参照图4D描述的工艺，可以通过使用间隔件150由在第二区域II中各向异性地干蚀刻第二有源鳍205的在第二牺牲栅极结构DG2的相对侧上且与第二牺牲栅极结构DG2相邻的部分来执行该工艺。在本发明构思的示例性实施例中，可以另外执行各向异性的干蚀刻工艺或湿蚀刻工艺。
参照图6D，可以在第二区域II中在第二牺牲栅极结构DG2的相对侧上与第二牺牲栅极结构DG2相邻地形成第二源极/漏极210。
类似于参照图4E描述的工艺，可以通过在第二区域II中在第二牺牲栅极结构DG2的相对侧上与第二牺牲栅极结构DG2相邻地执行选择性外延生长工艺来执行该工艺。
参照图6E，可以从基底101的第一区域I中的间隔件150去除第二一次性间隔件154。
在本实施例中，可以通过使用湿蚀刻工艺从基底101的第一区域I中的间隔件150去除第二一次性间隔件154。在去除第二一次性间隔件154期间，间隔件150的下端的边缘可以由于其上湿蚀刻的集中而被刻蚀，从而在第一牺牲栅极结构DG1的延伸方向上形成第一底切C1。
参照图6F，可以形成蚀刻停止层158以覆盖第一牺牲栅极结构DG1和第二牺牲栅极结构DG2的侧壁以及第一源极/漏极110和第二源极/漏极210的顶表面。
蚀刻停止层158可以在基底101的表面上形成为具有基本均匀的厚度。例如，蚀刻停止层158可以覆盖基底101的整个表面。例如，可以通过原子层沉积(ALD)工艺来形成蚀刻停止层158。例如，蚀刻停止层158可以包括氮化硅、氮氧化硅或它们的组合，但是蚀刻停止层158的材料不限于此。在本发明构思的示例性实施例中，蚀刻停止层158可以包括与第二一次性间隔件154的材料相同或相似的材料。
根据本实施例，在结构中，与图2中所示的构造不同，第一晶体管和第二晶体管两者可以类似地具有包括间隔件150和蚀刻停止层158的间隔件结构，而没有保护绝缘层154(见图2)。
图7A至图7C是示出根据本发明构思的示例性实施例的在制造半导体装置的方法中在第一区域中形成第一源极/漏极的工艺的剖视图，图8A至图8F是示出根据本发明构思的示例性实施例的在制造半导体装置的方法中在第二区域中形成第二源极/漏极的工艺的剖视图。
在本实施例中，与根据上述实施例的制造半导体装置的方法不同，栅极掩模图案可以具有包括由彼此不同的材料形成的多个层的结构。在这种情况下，可以在形成源极/漏极期间减少对第一牺牲栅极结构和第二牺牲栅极结构的损坏。
参照图7A，可以在基底101的第一区域I和第二区域II中顺序地形成间隔件150和第一一次性间隔件152，以覆盖第一牺牲栅极结构DG1和第二牺牲栅极结构DG2的侧壁。
栅极掩模图案136可以包括两层或更多层。例如，栅极掩模图案136可以包括第一层136a和第二层136b。第一层136a包括相对于间隔件150具有蚀刻选择性的材料，第二层136b设置在第一层136a上，并且包括相对于第一一次性间隔件152具有蚀刻选择性的材料。在本实施例中，栅极掩模图案136可以具有三层结构，并且还可以包括设置在第二层136b上且包括相对于间隔件150具有蚀刻选择性的材料的第三层136c。
例如，在其中间隔件150可以包括SiO2和/或SiON并且第一一次性间隔件152可以包括SiN和/或Al2O3的情况下，第一层136a和第三层136c可以包括SiN和/或Al2O3，并且第二层136b可以包括SiO2和/或SiON。
参照图7B，可以通过使用第一掩模M1从基底101的第一区域I中的间隔件150去除第一一次性间隔件152，并且可以去除第一有源鳍105的一部分，以在第一牺牲栅极结构DG1的相对侧上与第一牺牲栅极结构DG1相邻地形成第一凹进R1。
可以类似于参照图3C和图3D描述的工艺来执行该工艺。在去除第一一次性间隔件152期间，可以在间隔件150的下端的边缘上沿第一牺牲栅极结构DG1的延伸方向形成第一底切C1'。第一牺牲栅极结构DG1的顶表面可以在形成第一凹进R1的各向异性蚀刻工艺中被暴露。
参照图7C，在去除第二区域II中的第一掩模M1之后，可以在第一区域I中在第一牺牲栅极结构DG1的相对侧上与第一牺牲栅极结构DG1相邻地形成第一源极/漏极110。类似于参照图3E描述的工艺，可以通过选择性外延生长工艺来执行形成第一源极/漏极110的工艺。
参照图8A，可以从基底101的第二区域II中的间隔件150去除第一一次性间隔件152。
类似于参照图4A描述的工艺，该工艺可以通过使用湿蚀刻工艺去除第二区域II中的第一一次性间隔件152。在去除第一一次性间隔件152期间，间隔件150的下端的边缘也可以由于其上湿蚀刻的集中而被蚀刻，从而在间隔件150的下端中沿第二牺牲栅极结构DG2的延伸方向形成第二底切C2'。在该工艺中，即使从第一牺牲栅极结构DG1去除了第三层136c，第二层136b也可以用作蚀刻停止层。具有多层结构的栅极绝缘图案136可以减少第一牺牲栅极结构DG1的蚀刻。
参照图8B，可以在基底101的第一区域I和第二区域II中的间隔件150上形成第二一次性间隔件154。
类似于参照图4B描述的工艺，可以执行该工艺。第二一次性间隔件154可以包括相对于间隔件150具有蚀刻选择性的材料。例如，第二一次性间隔件154可以包括SiN和/或Al2O3。
参照图8C，可以通过使用第二掩模M2从第二区域II中的间隔件150去除第二一次性间隔件154，并且可以在第二区域II中形成第二凹进R2。
类似于参照图4C和图4D描述的工艺，可以执行该工艺。可以使用覆盖第一区域I的第二掩模M2通过湿蚀刻工艺去除第二区域II中的第二一次性间隔件154。在去除第二一次性间隔件154期间，湿蚀刻可以集中在间隔件150的下端的边缘，以在第二区域II中形成延伸的第二底切C2。可以使用间隔件150在第二区域II中在第二牺牲栅极结构DG2的相对侧上与第二牺牲栅极结构DG2相邻地对第二有源鳍205的一部分进行各向异性干蚀刻。在本发明构思的示例性实施例中，可以另外执行各向同性的干蚀刻工艺或湿蚀刻工艺。
参照图8D，可以在第二区域II中在第二牺牲栅极结构DG2的相对侧上与第二牺牲栅极结构DG2相邻地形成第二源极/漏极210。
类似于参照图4E描述的工艺，可以通过在第二区域II中在第二牺牲栅极结构DG2的相对侧上与第二牺牲栅极结构DG2相邻地进行选择性外延生长工艺来执行该工艺。
参照图8E，可以从基底101的第一区域I中的间隔件150去除第二一次性间隔件154。在去除第二一次性间隔件154期间，湿蚀刻可以集中在间隔件150的下端的边缘以形成延伸的第一底切C1。在该工艺中，即使从第二牺牲栅极结构DG2去除了第三层136c，第二层136b也可以用作蚀刻停止层。具有多层结构的栅极绝缘图案136可以减少第二牺牲栅极结构DG2的蚀刻。
参照图8F，可以在基底101上形成蚀刻停止层158。
蚀刻停止层158可以在基底101的表面上形成为具有基本均匀的厚度。例如，可以通过原子层沉积(ALD)工艺来形成蚀刻停止层158。例如，蚀刻停止层158可以包括氮化硅、氮氧化硅或它们的组合。尽管不限于此，但是在本发明构思的示例性实施例中，蚀刻停止层158可以包括与第二一次性间隔件154的材料相同或相似的材料。
根据本发明构思的示例实施例，可以使用在后续工艺期间可以被选择性地去除的外部间隔件层(也称为“一次性间隔件”)通过简化的工艺在栅极结构之间的窄空间中稳定地形成源极/漏极。另外，可以通过使用一次性间隔件来实现具有改善的电特性(例如，低k)的间隔件。
尽管已经参照本发明构思的示例性实施例具体示出并描述了本发明构思，但是对于本领域普通技术人员将明显的是，在不脱离如由权利要求限定的本发明构思的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

Claims (20)

1.一种制造半导体装置的方法，所述方法包括：
在基底的第一区域中形成有源鳍和与所述有源鳍交叉的牺牲栅极结构；
在所述基底上形成第一间隔件和第二间隔件以覆盖所述牺牲栅极结构；
在所述基底的第二区域中形成掩模以暴露所述基底的所述第一区域；
通过使用所述掩模从所述基底的所述第一区域中的所述第一间隔件完全去除所述第二间隔件；
通过去除所述有源鳍的部分在所述牺牲栅极结构的相对侧处形成凹进；
在所述凹进中形成源极和漏极；
在所述牺牲栅极结构、所述第一间隔件以及所述源极和所述漏极上形成第三间隔件；以及
形成蚀刻停止层以覆盖所述牺牲栅极结构的两个侧壁、所述源极的顶表面和所述漏极的顶表面，
其中，所述蚀刻停止层是在从所述牺牲栅极结构、所述第一间隔件、所述源极和所述漏极去除所述第三间隔件之后直接形成在所述源极和所述漏极上的。
2.根据权利要求1所述的方法，其中，所述第二间隔件包括相对于所述第一间隔件具有蚀刻选择性的材料。
3.根据权利要求2所述的方法，其中，通过湿蚀刻执行去除所述第二间隔件的步骤。
4.根据权利要求3所述的方法，其中，在去除所述第二间隔件的步骤中，在所述第一间隔件的下端中沿所述牺牲栅极结构的延伸方向形成底切，所述底切为在所述第一间隔件的所述下端处弯曲的拐角部分。
5.根据权利要求1所述的方法，其中，所述第一间隔件包括SiO2或SiON。
6.根据权利要求5所述的方法，其中，所述第二间隔件包括SiN或Al2O3。
7.根据权利要求1所述的方法，所述方法还包括：
在形成所述凹进的步骤与形成所述源极和所述漏极的步骤之间从所述基底的所述第二区域去除所述掩模。
8.根据权利要求7所述的方法，所述方法还包括：
在形成所述源极和所述漏极的步骤与形成所述蚀刻停止层的步骤之间从所述基底的所述第二区域去除所述第二间隔件。
9.根据权利要求1所述的方法，其中，所述牺牲栅极结构包括牺牲栅极层和设置在所述牺牲栅极层上的栅极掩模图案。
10.根据权利要求9所述的方法，其中，所述栅极掩模图案包括第一层和第二层，所述第一层包括相对于所述第一间隔件具有蚀刻选择性的材料，所述第二层设置在所述第一层上并包括相对于所述第二间隔件具有蚀刻选择性的材料。
11.一种制造半导体装置的方法，所述方法包括：
在基底的第一区域中形成第一有源鳍和与所述第一有源鳍交叉的第一牺牲栅极结构，并且在所述基底的第二区域中形成第二有源鳍和与所述第二有源鳍交叉的第二牺牲栅极结构；
在所述基底的所述第一区域和所述第二区域中形成第一间隔件和第二间隔件，以覆盖所述第一牺牲栅极结构的侧壁和所述第二牺牲栅极结构的侧壁，其中，所述第二间隔件是在去除所述第一间隔件的任何部分之前形成在所述第一间隔件上的；
在所述基底的所述第二区域中形成第一掩模以暴露所述基底的所述第一区域；
从所述基底的所述第一区域中的所述第一间隔件完全去除所述第二间隔件；
通过去除所述第一有源鳍的部分在所述第一牺牲栅极结构的相对侧处形成第一凹进；
从所述基底的所述第二区域去除所述第一掩模；
在所述第一凹进中形成第一源极和第一漏极；以及
在所述第一区域中的所述第一凹进中形成所述第一源极和所述第一漏极之后，从所述基底的所述第二区域中的所述第一间隔件去除所述第二间隔件。
12.根据权利要求11所述的方法，在形成所述第一源极和所述第一漏极的步骤之后，所述方法还包括：
在所述基底的所述第一区域和所述第二区域中的所述第一间隔件上形成第三间隔件；
在所述基底的所述第一区域中形成第二掩模以暴露所述基底的所述第二区域；
通过使用所述第二掩模从所述基底的所述第二区域中的所述第一间隔件去除所述第三间隔件；
通过去除所述第二有源鳍的一部分在所述第二牺牲栅极结构的相对侧处形成第二凹进；
在所述第二凹进中形成第二源极和第二漏极；以及
在所述第一区域和所述第二区域中形成蚀刻停止层，以覆盖所述第一牺牲栅极结构的所述侧壁和所述第二牺牲栅极结构的所述侧壁。
13.根据权利要求12所述的方法，所述方法还包括：
在形成所述第二凹进的步骤与形成所述蚀刻停止层的步骤之间从所述基底的所述第一区域中的所述第一间隔件去除所述第三间隔件。
14.根据权利要求13所述的方法，其中，所述第一牺牲栅极结构和所述第二牺牲栅极结构中的每个包括牺牲栅极层和设置在所述牺牲栅极层上的栅极掩模图案，并且
所述栅极掩模图案包括顺序地堆叠的第一层、第二层和第三层，并且所述第二层包括相对于所述第一层和所述第三层具有蚀刻选择性的材料。
15.根据权利要求14所述的方法，其中，在从所述基底的所述第二区域去除所述第二间隔件的步骤中，所述第三层从所述第一牺牲栅极结构去除，并且所述第二层用作所述第一牺牲栅极结构中的蚀刻停止层，并且
在从所述基底的所述第一区域去除所述第三间隔件的步骤中，所述第三层从所述第二牺牲栅极结构去除，并且所述第二层用作所述第二牺牲栅极结构中的蚀刻停止层。
16.根据权利要求12所述的方法，其中，所述第一间隔件包括SiO2和SiON中的至少一种，并且
所述第二间隔件和所述第三间隔件包括SiN或Al2O3。
17.一种制造半导体装置的方法，所述方法包括：
在基底的第一区域中形成第一有源鳍和与所述第一有源鳍交叉的第一牺牲栅极结构，并且在所述基底的第二区域中形成第二有源鳍和与所述第二有源鳍交叉的第二牺牲栅极结构；
在所述基底的所述第一区域和所述第二区域中形成第一间隔件和第二间隔件，以覆盖所述第一牺牲栅极结构的侧壁和所述第二牺牲栅极结构的侧壁；
在所述基底的所述第二区域中形成第一掩模以暴露所述基底的所述第一区域；
从所述基底的所述第一区域中的所述第一间隔件完全去除所述第二间隔件；
通过去除所述第一有源鳍的部分在所述第一牺牲栅极结构的相对侧处形成第一凹进；
从所述基底的所述第二区域去除所述第一掩模；以及
在所述第一凹进中形成第一源极和第一漏极，
其中，形成所述第一掩模的步骤包括：在所述基底的所述第一区域和所述第二区域中形成所述第一掩模，并且去除所述第一掩模的设置在所述第一区域中的掩模部分，
去除设置在所述第一区域中的所述掩模部分的步骤包括：去除所述基底的所述第一区域中的所述第二间隔件，并且
去除所述第一掩模的步骤包括：从所述第二区域中的所述第一间隔件去除所述第二间隔件。
18.根据权利要求17所述的方法，在形成所述第一源极和所述第一漏极的步骤之后，所述方法还包括：
在所述基底的所述第一区域和所述第二区域中的所述第一间隔件上形成第三间隔件；
在所述基底的所述第一区域中形成第二掩模，以暴露所述基底的所述第二区域；
通过使用所述第二掩模从所述基底的所述第二区域中的所述第一间隔件去除所述第三间隔件；
通过去除所述第二有源鳍的部分在所述第二牺牲栅极结构的相对侧处形成第二凹进；
在所述第二凹进中形成第二源极和第二漏极；以及
在所述第一区域和所述第二区域中形成蚀刻停止层，以覆盖所述第一牺牲栅极结构的所述侧壁和所述第二牺牲栅极结构的所述侧壁。
19.根据权利要求18所述的方法，所述方法还包括：
在形成所述第二凹进的步骤与形成所述蚀刻停止层的步骤之间从所述基底的所述第一区域中的所述第一间隔件去除所述第三间隔件。
20.根据权利要求18所述的方法，其中，所述第一间隔件包括SiO2或SiON，并且
其中，所述第二间隔件包括氧化物，并且所述第三间隔件包括SiN或Al2O3。
CN202010194754.0A 2019-04-12 2020-03-19 制造半导体装置的方法 Active CN111816565B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190042933A KR102728518B1 (ko) 2019-04-12 2019-04-12 반도체 소자 및 그 제조방법
KR10-2019-0042933 2019-04-12

Publications (2)

Publication Number Publication Date
CN111816565A CN111816565A (zh) 2020-10-23
CN111816565B true CN111816565B (zh) 2024-06-25

Family

ID=72748155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010194754.0A Active CN111816565B (zh) 2019-04-12 2020-03-19 制造半导体装置的方法

Country Status (3)

Country Link
US (2) US11239344B2 (zh)
KR (1) KR102728518B1 (zh)
CN (1) CN111816565B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10252113B1 (en) 2017-09-21 2019-04-09 Acushnet Company Methods for applying polyurethane coatings to golf balls having a thermoplastic polyurethane cover
KR102728518B1 (ko) 2019-04-12 2024-11-13 삼성전자주식회사 반도체 소자 및 그 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294773A (ja) * 1999-04-06 2000-10-20 Fujitsu Ltd 半導体装置及びその製造方法
US8609497B2 (en) 2010-02-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of dual EPI process for semiconductor device
US8652932B2 (en) 2012-04-17 2014-02-18 International Business Machines Corporation Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures
US9013003B2 (en) * 2012-12-27 2015-04-21 United Microelectronics Corp. Semiconductor structure and process thereof
KR102050779B1 (ko) * 2013-06-13 2019-12-02 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US9166024B2 (en) 2013-09-30 2015-10-20 United Microelectronics Corp. FinFET structure with cavities and semiconductor compound portions extending laterally over sidewall spacers
US9318582B2 (en) * 2014-03-17 2016-04-19 International Business Machines Corporation Method of preventing epitaxy creeping under the spacer
US9159812B1 (en) * 2014-03-26 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Fin sidewall removal to enlarge epitaxial source/drain volume
US9831341B2 (en) * 2014-06-16 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for integrated circuit
KR102259080B1 (ko) * 2014-09-23 2021-06-03 삼성전자주식회사 반도체 소자 및 그 제조방법
US9577070B2 (en) * 2014-11-26 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming
US10164050B2 (en) * 2014-12-24 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with gate stack
KR102394938B1 (ko) 2015-05-21 2022-05-09 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
CN106920839B (zh) * 2015-12-25 2021-06-22 联华电子股份有限公司 半导体元件及其制作方法
KR102526580B1 (ko) * 2016-01-11 2023-04-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9748389B1 (en) 2016-03-25 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain epitaxy
US10256239B2 (en) * 2016-10-18 2019-04-09 International Business Machines Corporation Spacer formation preventing gate bending
KR102587891B1 (ko) 2016-12-22 2023-10-12 삼성전자주식회사 반도체 소자
US10319832B2 (en) * 2017-04-28 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
CN108807179B (zh) * 2017-05-05 2021-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10037915B1 (en) * 2017-09-10 2018-07-31 United Microelectronics Corp. Fabricating method of a semiconductor structure with an epitaxial layer
US10134859B1 (en) * 2017-11-09 2018-11-20 International Business Machines Corporation Transistor with asymmetric spacers
KR102728518B1 (ko) * 2019-04-12 2024-11-13 삼성전자주식회사 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR102728518B1 (ko) 2024-11-13
CN111816565A (zh) 2020-10-23
US20200328290A1 (en) 2020-10-15
US20220130982A1 (en) 2022-04-28
US11935943B2 (en) 2024-03-19
US11239344B2 (en) 2022-02-01
KR20200120816A (ko) 2020-10-22

Similar Documents

Publication Publication Date Title
CN110600471B (zh) 具有栅极隔离层的半导体器件及其制造方法
KR102801217B1 (ko) 반도체 장치
CN114121807B (zh) 用于形成晶体管结构的方法
CN112530861B (zh) 制造半导体器件的方法
US11699728B2 (en) Semiconductor device including fin-FET and misaligned source and drain contacts
KR102748883B1 (ko) 반도체 장치
KR102728519B1 (ko) 반도체 장치
CN110620150A (zh) 半导体器件
US12513982B2 (en) Semiconductor device having an isolation structure between adjacent source/drain regions
US12094941B2 (en) Semiconductor devices
US11935943B2 (en) Semiconductor devices and methods of manufacturing the same
CN115966570A (zh) 半导体器件
KR102820469B1 (ko) 반도체 장치
TW202410396A (zh) 半導體元件
KR20230043455A (ko) 반도체 장치
US20250338579A1 (en) Semiconductor device
US20250142929A1 (en) Semiconductor devices
KR20240176236A (ko) 반도체 소자
KR20250123542A (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant