CN111800139A

CN111800139A - 逐次逼近寄存器模拟-数字转换器及其偏移检测方法

Info

Publication number: CN111800139A
Application number: CN201911390423.8A
Authority: CN
Inventors: 黄俊博; 郭亮廷; 郑乙申; 李嘉铨; 张顺志
Original assignee: Novatek Microelectronics Corp
Current assignee: Novatek Microelectronics Corp
Priority date: 2019-04-09
Filing date: 2019-12-30
Publication date: 2020-10-20
Anticipated expiration: 2039-12-30
Also published as: CN111800139B; US20200328753A1; US10826521B1

Abstract

本发明是一种逐次逼近寄存器模拟‑数字转换器及其偏移检测方法。所述逐次逼近寄存器模拟‑数字转换器包括开关电路、比较器及校准电路。所述开关电路被配置成对第一中间模拟信号与第二中间模拟信号实行对换操作，以产生第一经对换模拟信号及第二经对换模拟信号。所述比较器耦合到开关电路且被配置成在对换操作之前对第一中间模拟信号与第二中间模拟信号进行比较以产生最低有效位值。所述比较器还被配置成在对换操作之后对第一经对换模拟信号与第二经对换模拟信号进行比较以产生校准位值。所述校准电路被配置成根据最低有效位值及校准位值判断比较器是否具有偏移。

Description

逐次逼近寄存器模拟-数字转换器及其偏移检测方法

技术领域

本公开大体来说涉及模拟-数字转换器(ADC)，且更具体来说涉及在逐次逼近寄存器(SAR)模拟-数字转换器中检测比较器偏移的“顶板对换”技术，所述技术能够增强逐次逼近寄存器模拟-数字转换器的性能及鲁棒性。

背景技术

具有中等分辨率(moderate resolution)及千兆赫采样速率(gigahertzsampling rate)的模拟-数字转换器(analog-to-digital converter，ADC)在不同领域(例如无线通信及消费电子装置)中的大量应用中都有很高的需求。为实现这样高的速度，时间交织(time interleaving，TI)结构被广泛采用。然而，此种结构会遇到偏移失配(offsetmismatch)、增益失配(gain mismatch)及时序偏斜(timing skew)等问题，这将使TI ADC的性能劣化。最近随着对更好ADC性能的需求的增长，越来越需要更具创造性的技术来高效地检测偏移失配。

上述揭示内容仅用以理解本发明的背景技术，并不代表承认其是本发明的现有技术。

发明内容

本发明是一种逐次逼近寄存器模拟-数字转换器(SAR ADC)及一种检测偏移的方法，所述SAR ADC及所述方法能够增强所述SAR ADC的性能及鲁棒性。

在一些实施例中，所述SAR ADC包括开关电路、比较器及校准电路。所述开关电路被配置成对第一中间模拟信号与第二中间模拟信号实行对换操作，以产生第一经对换模拟信号及第二经对换模拟信号。所述比较器耦合到所述开关电路且被配置成在所述对换操作之前对所述第一中间模拟信号与所述第二中间模拟信号进行比较以产生最低有效位值。所述比较器还被配置成在所述对换操作之后对所述第一经对换模拟信号与所述第二经对换模拟信号进行比较以产生校准位值。所述校准电路被配置成根据所述最低有效位值及所述校准位值判断所述比较器是否具有偏移。

在一些实施例中，所述检测比较器的偏移的方法包括以下步骤：对第一中间模拟信号与第二中间模拟信号进行比较，以确定最低有效位值；对第一中间模拟信号与第二中间模拟信号实行对换操作以产生第一经对换模拟信号及第二经对换模拟信号；在所述对换操作之后，对所述第一经对换模拟信号与所述第二经对换模拟信号进行比较，以产生校准位值；以及根据所述最低有效位值及所述校准位值来判断所述比较器是否具有所述偏移。

为使本公开更容易理解，以下详细阐述带有图式的若干实施例。

附图说明

包括附图以提供对本公开的进一步理解，且所述附图包含在本说明书中且构成本说明书的一部分。图式示出本公开的实施例且与本说明书一起用于阐释本公开的原理。

图1是示出根据一些实施例的逐次逼近寄存器(SAR)模拟-数字转换器(ADC)的示意图。

图2到图3是示出根据一些实施例的SAR ADC的开关电路的示意图。

图4是示出根据一些实施例的SAR ADC的校准电路的详细结构的示意图。

图5是示出根据一些实施例的SAR ADC的比较器的示意图。

图6A及图6B是示出根据一些实施例的不具有比较器偏移的信号的波形的时序图以及具有比较器偏移的信号的波形的时序图。

图7是示出根据一些实施例的检测比较器的偏移的方法的流程图。

具体实施方式

应理解，在不背离本公开的范围的条件下可利用其他实施例且可作出结构改变。另外，应理解，本文中所使用的措词及术语是出于说明的目的而不应被视为进行限制。在本文中使用“包括(including)”、“包含(comprising)”或“具有(having)”及其变型意在囊括在其后所列出的项及其等效形式以及附加项。除非另有限制，否则在本文中广泛使用用语“连接”、“耦合”及“安装”及其变型，且囊括直接连接、直接耦合及直接安装。

参照图1，图1示出逐次逼近寄存器(SAR)模拟-数字转换器(ADC)100的示意图。SARADC 100可包括输入端子IN1及IN2、开关SWa及SWb、电容器阵列110a及110b、开关电路120、比较器130、SAR逻辑140以及校准电路150。输入端子IN1及IN2被配置成分别接收模拟输入信号Vip及Vin。SAR ADC 100可将模拟输入信号Vip及Vin转换成与模拟输入信号Vip及Vin对应的数字输出OUT。

开关SWa耦合在输入端子IN1与电容器阵列110a之间；且开关SWb耦合在输入端子IN2与电容器阵列110b之间。开关SWa及SWb根据至少一个控制信号而接通或关闭。在一些实施例中，用于控制开关SWa及SWb的所述至少一个控制信号是由时钟产生器(未示出)产生的时钟信号。然而，本公开并非仅限于此，能够使开关SWa及SWb接通或关闭的任何控制信号均处于本公开的范围内。

电容器阵列110a可包括排列成阵列的多个电容器(未示出)。在一些实施例中，电容器阵列110a被配置成接收模拟输入信号Vip以及参考信号Vrefp及Vrefn，且被配置成根据模拟输入信号Vip以及参考信号Vrefp及Vrefn产生中间模拟信号DACp。相似地，电容器阵列110b可包括排列成阵列的多个电容器(未示出)。在一些实施例中，电容器阵列110b被配置成接收模拟输入信号Vin以及参考信号Vrefp及Vrefn，且被配置成根据模拟输入信号Vin以及参考信号Vrefp及Vrefn产生中间模拟信号DACn。

在一些实施例中，SAR ADC 100还可包括采样及保持电路(未示出)，采样及保持电路被配置成对模拟输入信号Vip及Vin进行采样及保持，以产生与模拟输入信号Vip及Vin对应的采样信号。另外，电容器阵列110a及110b可充当电容性数字-模拟转换器(capacitivedigital-to-analog converter，CDAC)，电容性数字-模拟转换器可根据参考信号Vrefp、Vrefn及与模拟输入信号Vip及Vin对应的采样信号产生中间模拟信号DACp及DACn。

开关电路120耦合在电容器阵列110a、110b与比较器130之间。开关电路120被配置成从电容器阵列110a及110b接收中间模拟信号DACp及DACn且根据控制信号CLK_LSB将信号P及N(例如，也可被称为顶部对换电压)输出到比较器130。在一些实施例中，开关电路120可实行对换操作(或顶板对换操作(top-plate swapping operation))以对中间模拟信号DACp与DACn进行交换来产生信号P及N。举例来说，在对换操作之前，中间模拟信号DACp被作为信号P输出，且中间模拟信号DACn被作为信号N输出。在对换操作之后，中间模拟信号DACp被作为信号N输出，且中间模拟信号DACn被作为信号P输出。在一些实施例中，在已决定了数字输出OUT的最低有效位(least-significant-bit，LSB)之后，开关电路120实行对换操作以对中间模拟信号DACp与DACn进行交换。

比较器130耦合到开关电路120，以从开关电路120接收信号P及N。比较器130被配置成对信号P与N进行比较以产生比较结果CMP。在一些实施例中，在对换操作之前，中间模拟信号DACp与DACn尚未被交换，且分别被作为信号P及N输出。比较器130可对信号P与N进行比较以产生第一比较结果。在对换操作之后，中间模拟信号DACp与DACn被交换且分别被作为信号N及P输出。比较器130可对信号P与N进行比较以产生第二比较结果。第一比较结果可用于确定LSB B_LSB及校准位Bcal。

SAR逻辑140耦合到比较器130且被配置成根据比较结果CMP产生数字输出OUT。在一些实施例中，SAR逻辑140可存储具有多个位的数字值，且所述数字值的每一位在由比较器130实行的一系列比较操作期间被更新。数字输出OUT是在所述一系列比较操作结束时产生。举例来说，当用于确定LSB B_LSB的比较操作完成时，所述一系列比较操作结束，且LSBB_LSB的值被更新。在确定出LSB B_LSB之后，SAR逻辑140可控制开关电路120实行对换操作(例如，“顶部对换操作”)，以对中间模拟信号DACp与DACn进行交换来产生经对换模拟信号。实行附加的比较操作以对经对换模拟信号进行比较来确定校准位Bcal的值。SAR逻辑140可将LSB B_LSB及校准位Bcal提供到校准电路150。

校准电路150耦合在比较器130与SAR逻辑140之间且被配置成根据LSB B_LSB及校准位Bcal检测比较器130的偏移。校准电路150还被配置成修正所检测的比较器130的偏移。

参照图2，图2示出根据一些实施例的开关电路220。开关电路220包括输入端子2201及2202、控制端子2203以及输出端子2204及2205。输入端子2201及2202被配置成分别接收中间模拟信号DACp及DACn；控制端子2203被配置成接收控制信号(例如，CLK_LSB)；且输出端子2204及2205被配置成输出信号P及N。开关电路220可根据控制信号(例如，CLK_LSB)及中间模拟信号DACp及DACn来产生信号P及N。在一些实施例中，开关电路220包括多个开关SW1到SW4，其中开关SW1到SW4中的每一个耦合在开关电路220的输入端子2201及2202中的一个与开关电路220的输出端子2204及2205中的一个之间。举例来说，开关SW1耦合在输入端子2201与输出端子2204之间；开关SW2耦合在输入端子2201与输出端子2205之间；开关SW3耦合在输入端子2202与输出端子2204之间；且开关SW4耦合在输入端子2202与输出端子2205之间。在一些实施例中，在对换操作之前，开关电路220被配置成接通开关SW1及SW4，以将输入端子2201及2202分别电连接到输出端子2204及2205。在对换操作之后，开关电路220被配置成接通开关SW2及SW3，以将输入端子2201及2202分别电连接到输出端子2205及2204。在一些实施例中，开关电路220是采用单调开关(monotonic switching)的双自举开关(double bootstrapped switch)，从而改善开关电路220的线性度(linearity)。

参照图3，图3示出根据一些实施例的开关SWx的结构，开关SWx可为开关电路220的开关SW1到SW4中的任何一个开关。开关SWx可包括升压电容器(boost capacitor)Cs及晶体管Ms。晶体管Ms的漏极端子D耦合到开关电路220的输入端子2201或2202，且晶体管Ms的源极端子S耦合到开关电路220的输出端子2204或2205。

在开始时，升压电容器Cs被预先充电到偏置电压Vbias的电平。在一些实施例中，偏置电压Vbias的电平小于参考电压Vdd的电平，以改善开关电路220的可靠性。当控制信号CLK_LSB到达时，升压电容器Cs可产生升压电压，升压电压被提供到晶体管Ms的栅极。举例来说，升压电压的电平是Vdd+Vbias。晶体管Ms由升压电压控制，以实行开关SWx的开关操作，从而将输入端子2201及2202电连接到输出端子2204及2205或与输出端子2204及2205电绝缘。

图4示出根据一些实施例的包括第一检测电路451a及第二检测电路451b的检测电路451。第一检测电路451a被配置成根据比较结果B_LSB及Bcal产生多个控制信号φp1到φpk，其中k是自然数。第二检测电路451b被配置成根据B_LSB_bar及Bcal_bar的值产生多个控制信号φn1到φnk，其中B_LSB_bar及Bcal_bar的值是B_LSB及Bcal的反相值。

在一些实施例中，第一检测电路451a包括逻辑电路4511a、逻辑电路4512a及多个触发器FFP1到FFPk。逻辑电路4511a被配置成判断LSB B_LSB的值是否与校准位Bcal的值相同。在一些实施例中，逻辑电路4511a是与门(AND gate)，所述与门被配置成实行与逻辑运算，以判断LSB B_LSB的值是否与校准位Bcal的值相同。

逻辑电路4512a被配置成基于LSB B_LSB及校准位Bcal来对偏移变化进行跟踪。通过基于LSB B_LSB及校准位Bcal对比较器的偏移变化进行跟踪，逻辑电路4512a可判断偏移的极性是否改变。当逻辑电路4512a确定偏移的极性改变时，逻辑电路4512a可通过触发器FFP1到FFPk对控制信号φp1到φpk进行复位。在一些实施例中，逻辑电路4512a是或非门(NORgate)，所述或非门被配置成对LSB B_LSB及校准位Bcal实行或非逻辑运算，但本公开并非仅限于此。触发器FFP1到FFPk被配置成根据逻辑电路4511a及4512a的输出产生控制信号φp1到φpk。

在一些实施例中，第二检测电路451b包括逻辑电路4511b、逻辑电路4512b及多个触发器FFN1到FFNk。逻辑电路4511b被配置成判断位B_LSB_bar的值是否与位Bcal_bar的值相同。逻辑电路4512b被配置成基于位B_LSB_bar及位Bcal_bar来对偏移变化进行跟踪。通过对比较器的偏移变化进行跟踪，逻辑电路4512b可判断偏移的极性是否改变。当逻辑电路4512b确定偏移的极性改变时，逻辑电路4512b可通过触发器FFN1到FFNk对控制信号φn1到φnk进行复位。触发器FFN1到FFNk被配置成根据逻辑电路4511b及4512b的输出产生控制信号φn1到φnk。在一些实施例中，逻辑电路4511b是与门且逻辑电路4512b是或非门，但本公开并非仅限于此。

在一些实施例中，由第一检测电路451a及第二检测电路451b产生的控制信号φp1到φpk以及φn1到φnk用于修正比较器的偏移。在一些实施例中，检测电路451在后台操作而不会中断ADC操作。这样一来，SAR ADC的性能便得到改善。

图5示出根据本公开的一些实施例的比较器530。比较器530包括第一对晶体管M1及M2、第二对晶体管M3及M4以及晶体管M0。晶体管M0可用作电流源；第一对晶体管M1及M2被配置成接收输入信号Vip及Vin；且第二对晶体管M3及M4接收时钟信号clkc。比较器530被配置成对输入信号Vip与Vin进行比较，且在晶体管M1与M3之间的连接节点以及晶体管M2与M4之间的连接节点处输出比较结果(V+、V-)。

在一些实施例中，比较器530还可包括多个电容器C及多个开关SP2到SPk以及SN2到SNk，其中开关SP2到SPk以及SN2到SNk中的每一个耦合在参考节点与电容器C中的一个之间。参考节点可接收参考电压(例如，具有接地电压电平的电压)。比较器530的电容器C中的每一个耦合到输出比较器530的比较结果(V+、V-)的连接节点中的一个。开关SP2到SPk以及SN2到SNk中的每一个根据控制信号φp2到φpk以及φn2到φnk中的控制信号被控制成接通或关闭。举例来说，开关SP2到SPk由控制信号φp2到φpk控制；且开关SN2到SNk由控制信号φn2到φnk控制。控制信号φp2到φpk以及φn2到φnk由检测电路(例如，如图4中所示的检测电路451)产生。比较器530被配置成根据控制信号φp2到φpk以及φn2到φnk来接通或关闭开关SP2到SPk以及SN2到SNk中的每一个，以修正比较器530的偏移。

图6A示出根据一些实施例的包括无偏移比较器的SAR ADC的信号波形。信号P及N被输入到SAR ADC的比较器(例如，图1中所示的SAR ADC100的比较器130)。在时间周期T0、T1、T2及T3中，实行比较操作以分别确定位B0、B1、B2及B_LSB的值。在确定出B_LSB的值之后，实行对换操作以对信号P与N进行交换。作为对换操作的结果，对换操作之前的信号P是对换操作之后的信号N；且对换操作之前的信号N是对换操作之后的信号P。图6A中所示的箭头ARR1及ARR2示出对换操作。在对换操作之后的周期T4中，实行比较操作来对经对换信号P与N进行比较，以确定校准位Bcal。LSB B_LSB及校准位Bcal的值用于检测并修正比较器130的偏移。

在一些实施例中，当LSB B_LSB的值不同于校准位Bcal的值时，确定SAR ADC的比较器是无偏移比较器。如图6A中所示，LSB B_LSB的值是“0”，此与校准位Bcal的值(例如，“1”)不同。这样一来，便根据LSB B_LSB及校准位Bcal的值来判断出SAR ADC的比较器是否具有偏移。

图6B示出根据一些实施例的包括具有偏移的比较器的SAR ADC的信号波形。作为偏移的结果，受到偏移影响的信号P被表示为虚线OFS_P。在实行对换操作之后，对经对换信号进行比较以确定校准位的值。作为图6B中所示的实例，校准位Bcal的值是“1”，此与LSBB_LSB的值相同。因此，可确定比较器具有偏移。

在一些实施例中，偏移的极性(例如，正偏移或负偏移)可根据LSB B_LSB及校准位Bcal的值来确定。举例来说，当LSB B_LSB与处于高逻辑状态(例如，“1”)的校准位Bcal相同时，比较器的偏移是正偏移。当LSB B_LSB与处于低逻辑状态(例如，“0”)的校准位Bcal相同时，比较器的偏移是负偏移。

如果比较器具有偏移，则对换操作之后的经对换信号的电压差大于对换操作之前的信号的电压差。因此，对于比较器确定校准位Bcal的值而言是有益的。另外，与其他偏移校准技术相比，这可显著降低亚稳态的可能性。

参照图7，图7示出根据一些实施例的检测SAR ADC的比较器的偏移的方法。在步骤S710中，对第一中间模拟信号与第二中间模拟信号进行比较，以确定最低有效位值。在步骤S720中，对第一中间模拟信号与第二中间模拟信号实行对换操作，以产生第一经对换模拟信号及第二经对换模拟信号。在步骤S730中，在对换操作之后，对第一经对换模拟信号与第二经对换模拟信号进行比较，以产生校准位值。在步骤S740中，根据最低有效位值及校准位值判断比较器是否具有偏移。

根据上述实施例，基于对第一中间模拟信号与第二中间模拟信号进行的对换操作来实行偏移检测技术，以产生第一经对换模拟信号及第二经对换模拟信号。在实行对换操作之前，对第一中间模拟信号与第二中间模拟信号进行比较，以确定最低有效位值。在实行交换操作之后，对第一经对换模拟信号与第二经对换模拟信号进行比较，以产生校准位值。最低有效位值及校准位值用于检测比较器是否具有偏移、偏移的极性，且用于产生多个控制信号来修正所检测的偏移。在本申请中，偏移检测及校准技术可在很好地嵌入到SAR ADC操作中的后台中实行。偏移检测及校准技术不需要虚拟通道/比较器，而是仅需要几个简单的辅助数字电路。因此，以低的制造成本改善了ADC的性能。

对于所属领域中的技术人员来说可以理解的是，在不背离本公开的范围或精神的条件下，可对所公开的实施例的结构进行各种修改及变化。鉴于是前述内容，本公开旨在涵盖本公开的修改及变化，只要它们处于以上权利要求书及其等效形式的范围内即可。

[相关申请的交叉参考]

本申请主张在2019年4月9日提出申请的序列号为62/831，199的美国临时申请的优先权益。上述专利申请的全文并入本申请供参考并构成本说明书的一部分。

Claims

1.一种逐次逼近寄存器模拟-数字转换器，包括：

开关电路，被配置成对第一中间模拟信号与第二中间模拟信号实行对换操作，以产生第一经对换模拟信号及第二经对换模拟信号；

比较器，耦合到所述开关电路，被配置成在所述对换操作之前对所述第一中间模拟信号与所述第二中间模拟信号进行比较以产生最低有效位值，并在所述对换操作之后对所述第一经对换模拟信号与所述第二经对换模拟信号进行比较以产生校准位值；以及

校准电路，被配置成根据所述最低有效位值及所述校准位值判断所述比较器是否具有偏移。

2.根据权利要求1所述的逐次逼近寄存器模拟-数字转换器，还包括：

第一电容器阵列，耦合到所述开关电路，被配置成根据第一模拟输入信号产生所述第一中间模拟信号；

第二电容器阵列，耦合到所述开关电路，被配置成根据第二模拟输入信号产生所述第二中间模拟信号；以及

逐次逼近寄存器逻辑，耦合到所述比较器及所述校准电路，被配置成根据所述比较器的比较结果来输出数字输出。

3.根据权利要求1所述的逐次逼近寄存器模拟-数字转换器，其中

所述校准电路响应于确定出所述最低有效位值不同于所述校准位值而确定所述比较器不具有偏移；且

所述校准电路响应于确定出所述最低有效位值与所述校准位值相同而确定所述比较器具有所述偏移。

4.根据权利要求3所述的逐次逼近寄存器模拟-数字转换器，其中

响应于确定出所述最低有效位值与所述校准位值相同且所述最低有效位值及所述校准位值处于第一逻辑状态，所述校准电路确定所述比较器的所述偏移是正偏移；且

响应于确定出所述最低有效位值与所述校准位值相同且所述最低有效位值及所述校准位值处于第二逻辑状态，所述校准电路确定所述比较器的所述偏移是负偏移。

5.根据权利要求1所述的逐次逼近寄存器模拟-数字转换器，其中所述开关电路包括：

第一开关输入端子，被配置成接收所述第一中间模拟信号；

第二开关输入端子，被配置成接收所述第二中间模拟信号；

第一开关输出端子，耦合到所述比较器的第一比较器输入；以及

第二开关输出端子，耦合到所述比较器的第二比较器输入。

6.根据权利要求5所述的逐次逼近寄存器模拟-数字转换器，其中所述开关电路还包括多个开关，其中

所述多个开关中的每一个耦合在所述第一开关输入端子及所述第二开关输入端子中的一个与所述第一开关输出端子及所述第二开关输出端子中的一个之间，

所述多个开关被配置成在所述对换操作之前将所述第一中间模拟信号及所述第二中间模拟信号分别提供到所述第一开关输出端子及所述第二开关输出端子，

所述多个开关还被配置成在所述对换操作之后将所述第一经对换模拟信号及所述第二经对换模拟信号分别提供到所述第一开关输出端子及所述第二开关输出端子，

所述对换操作之前的所述第一中间模拟信号是所述对换操作之后的所述第二经对换模拟信号；且

所述对换操作之前的所述第二中间模拟信号是所述对换操作之后的所述第一经对换模拟信号。

7.根据权利要求1所述的逐次逼近寄存器模拟-数字转换器，其中所述校准电路包括：

检测电路，被配置成根据所述最低有效位值及所述校准位值来判断所述比较器是否具有所述偏移且跟踪偏移变化。

8.根据权利要求7所述的逐次逼近寄存器模拟-数字转换器，其中所述检测电路包括：

第一逻辑电路，被配置成根据所述最低有效位值及所述校准位值来检测所述比较器是否具有所述偏移；以及

第二逻辑电路，被配置成根据所述最低有效位值及所述校准位值来跟踪所述比较器的所述偏移变化，以确定所述偏移的极性的改变，

其中所述检测电路根据由所述第一逻辑电路检测的所述偏移以及所述偏移变化来输出多个控制信号。

9.根据权利要求8所述的逐次逼近寄存器模拟-数字转换器，其中所述比较器包括：

多个修正开关，其中所述多个修正开关的控制端子从所述检测电路接收所述多个控制信号；以及

多个电容器，耦合在所述多个修正开关与所述多个开关之间，

其中所述多个修正开关被控制成根据所述多个控制信号来修正由所述检测电路检测的所述偏移。

10.一种检测比较器的偏移的方法，包括：

对第一中间模拟信号与第二中间模拟信号进行比较，以确定最低有效位值；

对所述第一中间模拟信号与所述第二中间模拟信号实行对换操作以产生第一经对换模拟信号及第二经对换模拟信号；

在所述对换操作之后，对所述第一经对换模拟信号与所述第二经对换模拟信号进行比较，以产生校准位值；以及

根据所述最低有效位值及所述校准位值来判断所述比较器是否具有所述偏移。

11.根据权利要求10所述的方法，还包括：

根据第一输入信号产生所述第一中间模拟信号；

根据第二输入信号产生所述第二中间模拟信号；以及

根据所述比较器的比较结果来输出数字输出。

12.根据权利要求10所述的方法，其中根据所述最低有效位值及所述校准位值来判断所述比较器是否具有所述偏移包括：

响应于确定出所述最低有效位值不同于所述校准位值，确定所述比较器不具有偏移；且

响应于确定出所述最低有效位值与所述校准位值相同，确定所述比较器具有所述偏移。

13.根据权利要求12所述的方法，还包括：

响应于确定出所述最低有效位值与所述校准位值相同且所述最低有效位值及所述校准位值处于第一逻辑状态，确定所述比较器的所述偏移是正偏移；且

响应于确定出所述最低有效位值与所述校准位值相同且所述最低有效位值及所述校准位值处于第二逻辑状态，确定所述比较器的所述偏移是负偏移。

14.根据权利要求10所述的方法，其中对所述第一中间模拟信号与所述第二中间模拟信号实行所述对换操作以产生所述第一经对换模拟信号及所述第二经对换模拟信号包括：

在所述对换操作之前，控制多个开关将所述第一中间模拟信号及所述第二中间模拟信号提供到所述比较器；以及

在所述对换操作之后，控制所述多个开关将所述第一经对换模拟信号及所述第二经对换模拟信号提供到所述比较器，

其中所述对换操作之前的所述第一中间模拟信号是所述对换操作之后的所述第二经对换模拟信号，且所述对换操作之前的所述第二中间模拟信号是所述对换操作之后的所述第一经对换模拟信号。

15.根据权利要求10所述的方法，还包括：

根据所述最低有效位值及所述校准位值跟踪所述比较器的偏移变化，以确定所述偏移的极性的改变；

根据所述偏移及所述偏移变化来输出多个控制信号；以及

根据所述多个控制信号来修正所述偏移。

16.根据权利要求15所述的方法，其中根据所述多个控制信号来修正所述偏移包括：

控制通过多个电容器耦合到所述比较器的多个修正开关，以补偿所述比较器的所述偏移。