[go: up one dir, main page]

CN111628054A - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN111628054A
CN111628054A CN202010131962.6A CN202010131962A CN111628054A CN 111628054 A CN111628054 A CN 111628054A CN 202010131962 A CN202010131962 A CN 202010131962A CN 111628054 A CN111628054 A CN 111628054A
Authority
CN
China
Prior art keywords
wafer
semiconductor layer
region
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010131962.6A
Other languages
English (en)
Other versions
CN111628054B (zh
Inventor
西影治彦
宫本佳典
细川泰伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020016939A external-priority patent/JP6963195B2/ja
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of CN111628054A publication Critical patent/CN111628054A/zh
Application granted granted Critical
Publication of CN111628054B publication Critical patent/CN111628054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P14/2925—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H10P95/11—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H10P14/2921—
    • H10P14/2926—
    • H10P14/3416—
    • H10P54/00—
    • H10P90/1914—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10P14/2905—

Landscapes

  • Engineering & Computer Science (AREA)
  • Led Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

提供一种能够提高生产率的半导体元件的制造方法。半导体元件的制造方法具备：在第一晶圆(10)上形成由氮化物半导体构成的半导体层(20)的工序；将第二晶圆(30)隔着半导体层(20)贴合于第一晶圆(10)的工序。第一晶圆(10)的上表面(15)包括第一区域(11)和第二区域(12)，该第二区域设置在第一区域的周围，并且处于比第一区域低的位置。俯视时，通过第一晶圆(10)的中心且与半导体层(20)的m轴平行的第一方向(V1)上的第一晶圆(10)的端缘(17)与第一区域(11)的第一距离(D1)比通过第一晶圆(10)的中心且与半导体层(20)的a轴平行的第二方向(V2)上的第一晶圆(10)的端缘(17)与第一区域(11)的第二距离(D2)短。

Description

半导体元件的制造方法
技术领域
本发明涉及半导体元件的制造方法。
背景技术
作为制造发光二极管(Light Emitting Diode：LED)等半导体元件的方法之一，例如专利文献1中公开了一种使半导体层在蓝宝石基板等成长基板即晶圆上成长，然后与支承基板贴合的方法。在这样的半导体元件的制造方法中，存在在半导体层中产生裂纹而使生产率下降的情况。
专利文献1：国际公开第2011/161975号
发明内容
发明所要解决的技术问题
本发明的一个实施方式是鉴于上述技术问题而做出的，其目的在于提供一种能够使生产率提高的半导体元件的制造方法。
用于解决技术问题的技术方案
本发明的一个实施方式的半导体元件的制造方法具备：在第一晶圆上形成由氮化物半导体构成的半导体层的工序；将第二晶圆隔着所述半导体层贴合于所述第一晶圆的工序。所述第一晶圆的上表面包括第一区域和第二区域，该第二区域设置在所述第一区域的周围，并且处于比所述第一区域低的位置。在俯视所述第一晶圆时，通过所述第一晶圆的中心且与所述半导体层的m轴平行的第一方向上的所述第一晶圆的端缘与所述第一区域的第一距离比通过所述第一晶圆的中心且与所述半导体层的a轴平行第二方向上的所述第一晶圆的端缘与所述第一区域之间的第二距离短。所述第二晶圆的下表面包括平坦部和倾斜部，该倾斜部设置在所述平坦部的周围，并且从所述平坦部朝向上表面倾斜。在对所述第二晶圆进行贴合的工序中，使位于所述第一方向上的所述第一晶圆的端部与所述第二晶圆的所述倾斜部相对并贴合。
发明的效果
根据本发明的一个实施方式，可实现能够使生产率提高的半导体元件的制造方法。
附图说明
图1是表示本发明的一个实施方式的半导体元件的制造方法的流程图。
图2A是表示本发明的一个实施方式中的第一晶圆的俯视图。
图2B是沿着图2A所示的第一方向的局部剖面图。
图2C是沿着图2A所示的第二方向的局部剖面图。
图3A是表示实施方式中的第一晶圆和半导体层的俯视图。
图3B是沿着图3A所示的第一方向的局部剖面图。
图3C是沿着图3A所示的第二方向的局部剖面图。
图4A是表示半导体层的晶体取向的俯视图。
图4B是表示半导体层的晶体取向的立体图。
图5是表示本发明的一个实施方式中的第二晶圆的仰视图。
图6A是表示本发明的一个实施方式中的第一晶圆、半导体层以及第二晶圆的俯视图。
图6B是沿着图6A所示的第一方向的局部剖面图。
图6C是沿着图6A所示的第二方向的局部剖面图。
图7A是表示比较例的半导体元件的制造方法的俯视图。
图7B是表示比较例的半导体元件的制造方法的局部剖面图。
图8A是表示参考例的半导体元件的制造方法的俯视图。
图8B是表示参考例的半导体元件的制造方法的局部剖面图。
图9A是表示试验例中的第一晶圆和半导体层的俯视图。
图9B是以横轴为半径方向的位置、纵轴为半导体层的上表面的高度来表示沿着图9A所示的线段A-A'的半导体层的形状的曲线图。
图9C是以横轴为角度θ、纵轴为凸出量H来表示沿着图9A所示的圆B的半导体层的形状的曲线图。
附图标记说明
10：第一晶圆；11：第一区域；12：第二区域；13：圆形部分；14：延伸部；15：上表面；16：台阶部；17：端缘；18：斜角部；19：定向平面；20：半导体层；20a：厚膜部分；30：第二晶圆；31：下表面；32：平坦部；33：倾斜部；35：上表面；36：平坦部；37：倾斜部；110：第一晶圆；115：上表面；120：半导体层；120a：厚膜部分；121：裂纹；210：第一晶圆；211：第一区域；212：第二区域；215：上表面；216：台阶部；220：半导体层；220a：厚膜部分；C：第一晶圆的中心；D1：第一距离；D2：第二距离；G：台阶部16的高度；H：凸出量；V1：第一方向；V2：第二方向；t1、t2：膜厚；θ：角度。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。需要说明的是，各图是示意性的或概念性的，为使附图容易观察而适当地进行了强调和省略。各图所示的各部分的形状和尺寸比等不限于一定与现实的相同。在附图之间，也存在各部分的尺寸比和形状等不严格一致的情况。在以下的说明中，对于出现过的构成要素标注相同的附图标记，并且省略详细的说明。
首先，概略性地说明本发明实施方式的半导体元件的制造方法。
本实施方式的半导体元件的制造方法具备在第一晶圆10上形成由氮化物半导体构成的半导体层20的工序(步骤S2)和将第二晶圆30隔着半导体层20贴合于第一晶圆10的工序(步骤S3)。
第一晶圆10的上表面15包括第一区域11和第二区域12，该第二区域12设置在第一区域11的周围，并且处于比第一区域11低的位置。在俯视第一晶圆10时，通过第一晶圆10的中心且与半导体层20的m轴平行的第一方向V1上的第一晶圆10的端缘17与第一区域11的第一距离D1比通过第一晶圆10的中心且与半导体层20的a轴平行的第二方向V2上的第一晶圆10的端缘17与第一区域11的第二距离D2短。第二晶圆30的下表面31包括平坦部32和倾斜部33，该倾斜部33设置在平坦部32的周围，并且从平坦部朝向第二晶圆30的上表面35倾斜。在对第二晶圆30进行贴合的工序中，使位于第一方向V1上的第一晶圆10的端部与第二晶圆30的倾斜部33相对并贴合。
以下，对本实施方式的半导体元件的制造方法详细地进行说明。
图1是表示本实施方式的半导体元件的制造方法的流程图。
(准备第一晶圆10的工序)
首先，如图1的步骤S1所示，准备第一晶圆10。
图2A是表示本实施方式的第一晶圆10的俯视图。
图2B是沿着图2A所示的第一方向V1的局部剖面图。
图2C是沿着图2A所示的第二方向V2的局部剖面图。
第一晶圆10例如为蓝宝石基板，例如由单晶的蓝宝石构成。如图2A所示，第一晶圆10的形状为大致圆盘状，直径为例如约100mm。在第一晶圆10中可以设置俯视时为弦状的定向平面19。在第一晶圆10的外周部设有斜角部18。如图2B和图2C所示，在斜角部18中，越靠近第一晶圆10的端缘17，厚度越薄。
第一晶圆10的上表面15是除了斜角部18之外的部分。上表面15例如沿着构成第一晶圆10的蓝宝石的c面。例如，上表面15与蓝宝石的c面所成的角度为5°以下。需要说明的是，上表面15也可以相对于蓝宝石的c面倾斜。
在第一晶圆10的上表面15中，设定第一方向V1和第二方向V2。第一方向V1和第二方向V2均为与上表面15平行的方向，在本实施方式中，分别各设定六个方向。如后所述，在第一晶圆10的上表面15上形成半导体层20时，第一方向V1是通过第一晶圆10的中心C且与半导体层20的m轴平行的方向。并且，在第一晶圆10的上表面15上形成半导体层20时，第二方向V2是通过中心C且与半导体层20的a轴平行的方向。第一晶圆10的中心C在俯视时为第一晶圆10的外接圆的中心。例如，第一方向V1彼此所成的角度为60°。例如，第二方向V2彼此所成的角度为60°。例如，相邻的第一方向V1和第二方向V2所成的角度为30°。
第一晶圆10的上表面15包括第一区域11和第二区域12。第二区域12设置在第一区域11的周围，并且处于比第一区域11低的位置。因此，在第一区域11与第二区域12之间形成有台阶部16。例如，第二区域12处于比第一区域11低2μm以上的位置。换言之，台阶部16的高度G为例如2μm以上，例如为6μm。台阶部16的高度G的上限没有特别的限制。台阶部16的高度G的上限为例如30μm以下。
俯视时，第一区域11的形状是六处延伸部14从一个圆形部分13的外缘起沿着第一方向V1朝向第一晶圆10的端缘17延伸的形状。例如，圆形部分13的中心与第一晶圆10的中心C一致。各延伸部14的延伸长度为例如0.1mm以上且10mm以下，优选为0.5mm以上且5mm以下。
因此，第一方向V1上的第一晶圆10的端缘17与第一区域11的第一距离D1比第二方向V2上的第一晶圆10的端缘17与第一区域11的第二距离D2短出延伸部14的延伸长度。即，第一距离D1与第二距离D2之间的关系为第一距离D1<第二距离D2。第一距离D1为例如0.1mm以上且5mm以下，优选为0.2mm以上且3mm以下。第二距离D2为例如1mm以上且10mm以下。
在圆形部分13与斜角部18之间夹有第二区域12。与此相对，在延伸部14与斜角部18之间既可以存在第二区域12，也可以不存在第二区域12。在图2A和图2B所示的例子中，延伸部14不到达斜角部18，在延伸部14与斜角部18之间存在第二区域12。
(形成半导体层20的工序)
接着，如图1的步骤S2所示，在第一晶圆10上形成由氮化物半导体构成的半导体层20。
图3A是表示本实施方式中的第一晶圆10和半导体层20的俯视图。
图3B是沿着图3A所示的第一方向V1的局部剖面图。
图3C是沿着图3A所示的第二方向V2的局部剖面图。
图4A是表示半导体层20的晶体取向的俯视图。
图4B是表示形成六方晶系构造的半导体层20的晶体取向的立体图。
如图3A至图3C所示，例如将第一晶圆10作为晶体成长用的基板并通过MOCVD法(Metal Organic Chemical Vapor Deposition：有机金属气相沉淀法)等气相沉淀法使半导体层20在第一晶圆10的上表面15上外延成长。半导体层20包含例如III-V族氮化物半导体(InXAlYGa1-X-YN(0≤X、0≤Y、X+Y≤1))。半导体层20具有例如n型半导体层、p型半导体层、位于n型半导体层与p型半导体层之间的发光层。来自发光层的光的发光峰值波长为例如330nm以上且400nm以下。在从发光层放出的光的峰值波长为330nm以上且400nm以下的情况下，在半导体层20包括不包含铝(Al)的例如由氮化镓(GaN)构成的半导体层时，来自发光层的光容易被半导体层吸收。通过使半导体层20包括含有Al的、例如AlGaN层，能够得到相对于从发光层放出的光的高的透过率。半导体层20中包含例如Alx1Ga1-x1N(0.03≤x1≤0.08)。
此时，半导体层20的外周部的膜厚变得比半导体层20的其他部分的膜厚厚。在这里，半导体层20的外周部是指例如半导体层20中位于第一区域11的端部的部分。在半导体层20包括含有Al的层的情况下，与半导体层20不包含Al的情况相比，半导体层20的外周部的膜厚比半导体层20的其他区域厚的倾向更为显著。认为其原因在于，在半导体层20中包括含有Al的半导体层的情况下，在半导体层20的外周部容易在半导体层20中发生意外的成长。并且，半导体层20的外周部的膜厚依赖于自中心C的方向，从中心C观察位于第一方向V1上的端部的膜厚t1比从中心C观察位于第二方向V2的端部的膜厚t2厚。即，膜厚t1与膜厚t2之间的关系为膜厚t1>膜厚t2。以在第一区域11上形成的半导体层20中从中心C观察位于第一方向V1上的端部的部分、即膜厚为t1或接近t1的值的部分为厚膜部分20a。厚膜部分20a在半导体层20中从中心C观察在第一方向V1上的端部存在六处。
膜厚以这种方式变得不均一的原因不一定明确，但是例如推定如下。如上述那样，第一方向V1沿着半导体层20的m轴，第二方向V2沿着半导体层20的a轴。并且，如图4A和图4B所示，半导体层20的(0001)c面与第一晶圆10的上表面15平行。在该情况下，相对于半导体层20的(0001)c面的、沿着半导体层20的m轴(第一方向V1)的晶体成长的速度比沿着半导体层20的a轴(第二方向V2)的晶体成长的速度慢。因此，推定半导体层20中相对于半导体层20的(0001)c面的晶体成长的速度慢的第一方向V1的端部的膜厚由于晶体成长比第一方向V1快的第二方向V2的晶体成长对第一方向V1的晶体成长也产生影响而促进晶体成长，变得比周围厚。
在第一晶圆10的第一区域11，从中心C观察在第一方向V1上设有延伸部14，第一距离D1比第二距离D2短。因此，半导体层20的厚膜部分20a与半导体层20的第二方向V2上的端部相比位于第一晶圆10的外周侧。半导体层20的厚膜部分20a形成于第一区域11中设有延伸部14的区域。
(对第二晶圆30进行贴合的工序)
接着，如图1的步骤S3所示，将第二晶圆30隔着半导体层20贴合于第一晶圆10。第二晶圆30为例如硅晶圆。
图5是表示本实施方式中的第二晶圆30的底视图。
图6A是表示本实施方式中的第一晶圆10、半导体层20以及第二晶圆30的俯视图。
图6B是沿着图6A所示的第一方向V1的局部剖面图。
图6C是沿着图6A所示的第二方向V2的局部剖面图。
如图5、图6A至图6C所示，第二晶圆30的下表面31包括平坦部32和倾斜部33。俯视时，平坦部32的形状为大致圆形，例如平坦部32的中心与第一晶圆10的中心C一致。倾斜部33设置在平坦部32的周围。倾斜部33从平坦部32朝向第二晶圆30的上表面35倾斜。
同样，第二晶圆30的上表面35包括平坦部36和倾斜部37。例如，俯视时，第二晶圆30的平坦部36与第一晶圆10的平坦部32大致整体重叠，倾斜部37与倾斜部33大致整体重叠。倾斜部37从平坦部36朝向第二晶圆30的下表面31倾斜。因此，第二晶圆30的外周部越趋向端缘越薄。倾斜部33和倾斜部37的宽度为例如700μm左右。倾斜部33和倾斜部37为例如第二晶圆30的斜角部。
而且，在将第二晶圆30贴合于第一晶圆10的工序中，使从中心C观察位于第一方向V1上的第一晶圆10的端部与第二晶圆30的倾斜部33相对并贴合。由此，半导体层20的厚膜部分20a与第二晶圆30的倾斜部33相对。与平坦部32相比倾斜部33位于上方，因此在对第一晶圆10的半导体层20和第二晶圆30进行贴合时，能够避免厚膜部分20a与第二晶圆30接触，并且使第二晶圆30的平坦部32与半导体层20中的除了厚膜部分20a之外的平坦的部分接触。其结果是，能够将第二晶圆30隔着半导体层20可靠地贴合于第一晶圆10。
之后，以第二晶圆30为支承基板，对包括第一晶圆10、半导体层20、第二晶圆30的构造体进行加工。例如，作为晶体成长用基板的第一晶圆10可以从半导体层20剥离。在将第一晶圆10剥离后，使包括半导体层20和第二晶圆30的构造体单片化。这样，从包括第二晶圆30和半导体层20的构造体来制造多个半导体元件。半导体元件为例如发光二极管(LightEmitting Diode：LED)等发光元件。
接着，对本实施方式的效果进行说明。
在本实施方式的半导体元件的制造方法中，在第一晶圆10的上表面15设置第一区域11和第二区域12。由此，在上表面15上形成半导体层20时，半导体层20的端部形成于第二区域12。在第一区域11与第二区域12之间形成有台阶部16，因此半导体层20的端部中产生的裂纹的前进被台阶部16，难以进入半导体层20中的形成于第一区域11的部分。由此，能够降低半导体层20中的裂纹密度，以良好的成品率形成半导体元件。
并且，根据本实施方式，在第一区域11中的从中心C观察位于第一方向上的区域设有延伸部14。由此，使从中心C观察第一方向V1上的端缘17与第一区域11的第一距离D1比从中心C观察第二方向V2上的端缘17与第一区域11的第二距离D2短。其结果是，半导体层20的厚膜部分20a位于比圆形部分13的外缘靠外侧延伸部14的量的部位，在对第一晶圆10和第二晶圆30进行贴合时，与第二晶圆30的倾斜部33相对。由此，能够避免厚膜部分20a与第二晶圆30接触。其结果是，第二晶圆30与半导体层20紧贴并稳定地固定。由此，将第二晶圆30作为支承基板的后续工序变得稳定。
因此，根据本实施方式，能够使半导体元件的成品率提高并且使工序稳定地进行，因而半导体元件的生产率得以提高。
<比较例>
接着，对比较例进行说明。
图7A是表示本比较例的半导体元件的制造方法的俯视图。
图7B是表示本比较例的半导体元件的制造方法的局部剖面图。
如图7A和图7B所示，在本比较例中，在第一晶圆110的上表面115未设置第二区域。因此，上表面115整体平坦。并且，在第一晶圆110的上表面115上形成半导体层120。如同在前述实施方式中说明的那样，半导体层120的外周部的膜厚相对变厚。尤其是，在半导体层120中从中心C观察位于第一方向V1上的端部形成有膜厚比其他方向的端部厚的厚膜部分120a。
接着，将第二晶圆30隔着半导体层120贴合于第一晶圆110。此时，半导体层120的厚膜部分120a与第二晶圆30的倾斜部33相对，因此能够避免厚膜部分120a与第二晶圆30接触。
然而，在如本比较例那样使用上表面115的整体平坦的第一晶圆110来形成半导体层120的情况下，在半导体层120的端部发生意外的半导体层的成长，存在从该部分产生裂纹121的情况。而且，在本比较例中，第一晶圆110的上表面115平坦，在该上表面115的任何地方都没有形成台阶部，因此在半导体层120的端部产生的裂纹121容易传播至半导体层120的中央部。其结果是，半导体层120的成品率下降，半导体元件的生产率下降。需要说明的是，半导体层120的端部的裂纹容易在半导体层120中包括含有铝(Al)的半导体层的情况下产生。这推定为如上述那样在半导体层120包括含有Al的半导体层的情况下，在半导体层120的端部容易发生意外的半导体层的成长，在该部分容易产生裂纹。
<参考例>
接着，对参考例进行说明。
图8A是表示本参考例的半导体元件的制造方法的俯视图。
图8B是表示本参考例的半导体元件的制造方法的局部剖面图。
如图8A和图8B所示，在本参考例中，在第一晶圆210的上表面215设有第一区域211和第二区域212。但是，在第一区域211未设置延伸部，俯视时，第一区域211的外缘为圆形。因此，半导体层220的厚膜部分220a形成在半导体层220中设置在第一区域211的部分的外周部的从中心C观察形成于第一方向V1的位置。第一晶圆210的外形与第二晶圆30的外形大致相同。在该情况下，在第一区域211未设置延伸部，因此厚膜部分220a与第二晶圆30的下表面31的平坦部32抵接。
在本参考例中，在第一晶圆210的上表面215设有第二区域212，因此即使在半导体层220的端部中产生裂纹，裂纹的前进也会被第一区域211与第二区域212之间的台阶部216阻止。因此，在半导体层220的端部产生的裂纹难以向半导体层220的中央部传播。
然而，在本参考例中，在使第二晶圆30隔着半导体层220与第一晶圆210接合时，存在发生不良的可能。具体而言，由于半导体层220的厚膜部分220a与第二晶圆30的平坦部32接触，所以半导体层220中的除了厚膜部分220a之外的部分与第二晶圆30未良好地抵接，发生接合不良。其结果是，由第一晶圆210、半导体层220以及第二晶圆30构成的构造体在之后的工序中变得不稳定，半导体元件的生产率下降。
<试验例>
接着，对试验例进行说明。
图9A是表示本试验例中的第一晶圆110和半导体层120的俯视图。
图9B是以横轴为半径方向的位置、纵轴为半导体层120的上表面的高度来表示沿着图9A所示的线段A-A'的半导体层120的形状的曲线图。
图9C以横轴为角度θ、纵轴为凸出量H来表示沿着图9A所示的圆B的半导体层120的形状的曲线图。
需要说明的是，角度θ是从第一晶圆110的中心C观察的角度，θ＝0°的方向与第二方向V2的一个一致。并且，凸出量H是半导体层120的端缘的高度与从半导体层120的端缘朝向中心C离开70μm的位置的高度之间的差。图9B和图9C为例如表面粗糙度仪的测定结果。
在本试验例中，通过MOCVD法使包括氮化镓系的半导体的半导体层120在由蓝宝石构成的第一晶圆110上外延成长。半导体层120包括n型半导体层、p型半导体层和位于n型半导体层与p型半导体层之间的发光层。需要说明的是，在本试验例、前述比较例以及参考例中，以同样的条件来形成半导体层。半导体层120的平均厚度设为10μm。
如图9B所示，半导体层120的端部比其他部分厚。
如图9C所示，半导体层120的端部的膜厚具有角度依赖性，从中心C观察，在位于第二方向V2上的部分中凸出量H为1.5～3μm左右，在位于第一方向V1上的部分中凸出量H为4～5μm左右。即，第一方向V1侧的端部比第二方向V2侧的端部厚。
因此，如前述参考例那样，在使第一区域211的外形为圆形时，半导体层220的厚膜部分220a与第二晶圆30的平坦部32接触，发生接合不良。需要说明的是，还考虑使第二晶圆30的倾斜部33的宽度变宽来避免厚膜部分220a与平坦部32接触。并且，还考虑使第一晶圆210比第二晶圆30大来避免厚膜部分220a与平坦部32接触。然而，晶圆的尺寸和形状是标准化的，如果对它们进行变更，则需要对在半导体元件的制造中使用的大部分的处理装置的规格进行变更，导致半导体元件的生产率显著降低。并且，存在一次制造工序中能够制造的半导体元件的产量减少的问题。
与此相对，根据前述实施方式，使用现有的规格的晶圆就能够抑制裂纹的传播并且避免厚膜部分20a与第二晶圆30接触，能够以良好的生产率制造半导体元件。
工业实用性
本发明能够用于例如发光二极管(LED)和激光二极管(LD)等半导体元件的制造。

Claims (5)

1.一种半导体元件的制造方法，其特征在于，具备：
在第一晶圆上形成由氮化物半导体构成的半导体层的工序；
将第二晶圆隔着所述半导体层贴合于所述第一晶圆的工序；
所述第一晶圆的上表面包括第一区域和第二区域，该第二区域设置在所述第一区域的周围，并且处于比所述第一区域低的位置，
在俯视所述第一晶圆时，通过所述第一晶圆的中心且与所述半导体层的m轴平行的第一方向上的所述第一晶圆的端缘与所述第一区域的第一距离比通过所述第一晶圆的中心且与所述半导体层的a轴平行第二方向上的所述第一晶圆的端缘与所述第一区域之间的第二距离短，
所述第二晶圆的下表面包括平坦部和倾斜部，该倾斜部设置在所述平坦部的周围，并且从所述平坦部朝向上表面倾斜，
在对所述第二晶圆进行贴合的工序中，使位于所述第一方向上的所述第一晶圆的端部与所述第二晶圆的所述倾斜部相对并贴合。
2.根据权利要求1所述的半导体元件的制造方法，其中，
所述半导体层中的位于所述第一方向的端部的膜厚比所述半导体层中的位于所述第二方向的端部的膜厚厚。
3.根据权利要求1或2所述的半导体元件的制造方法，其中，
所述第一晶圆包含蓝宝石。
4.根据权利要求1或2所述的半导体元件的制造方法，其中，
所述第二区域处于比所述第一区域低2μm以上的位置。
5.根据权利要求1或2所述的半导体元件的制造方法，其中，
所述第二距离为1mm以上且10mm以下。
CN202010131962.6A 2019-02-28 2020-02-28 半导体元件的制造方法 Active CN111628054B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-036768 2019-02-28
JP2019036768 2019-02-28
JP2020016939A JP6963195B2 (ja) 2019-02-28 2020-02-04 半導体素子の製造方法
JP2020-016939 2020-02-04

Publications (2)

Publication Number Publication Date
CN111628054A true CN111628054A (zh) 2020-09-04
CN111628054B CN111628054B (zh) 2024-12-03

Family

ID=72237271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010131962.6A Active CN111628054B (zh) 2019-02-28 2020-02-28 半导体元件的制造方法

Country Status (2)

Country Link
US (1) US11094536B2 (zh)
CN (1) CN111628054B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
EP3965141A1 (en) * 2020-09-04 2022-03-09 Siltronic AG Method for depositing a silicon germanium layer on a substrate
CN218351409U (zh) * 2022-06-30 2023-01-20 苏州晶湛半导体有限公司 一种半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312732A (ja) * 1998-04-28 1999-11-09 Hitachi Ltd 誘電体分離基板の製造方法
CN101009350A (zh) * 2006-01-27 2007-08-01 日立电线株式会社 Ⅲ－ⅴ族氮化物系半导体衬底、其制造方法及ⅲ－ⅴ族氮化物系发光元件
WO2008153086A1 (ja) * 2007-06-12 2008-12-18 Nikon Corporation 基板検出装置、基板位置決め装置、これらを有する基板貼り合わせ装置、ウェハ外形検出装置、ウェハ位置決め装置、及び、ウェハ外形検出装置及びウェハ外形検出装置を有するウェハ貼り合せ装置
CN101359646A (zh) * 2007-07-31 2009-02-04 株式会社瑞萨科技 半导体晶圆及半导体装置的制造方法
JP2011091251A (ja) * 2009-10-23 2011-05-06 Nichia Corp 窒化物半導体発光素子
US20140061942A1 (en) * 2012-08-30 2014-03-06 Ziptronix, Inc. Heterogeneous annealing method and device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
JP2000331940A (ja) 1999-05-20 2000-11-30 Sony Corp サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP4915282B2 (ja) 2007-05-28 2012-04-11 三菱化学株式会社 Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
JPWO2011161975A1 (ja) 2010-06-25 2013-08-19 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2012006830A (ja) 2011-08-12 2012-01-12 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
US9698134B2 (en) * 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
CN109346433B (zh) * 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
US11063571B2 (en) * 2019-07-25 2021-07-13 Zhuhai Crystal Resonance Technologies Co., Ltd. Packaged electronic components

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312732A (ja) * 1998-04-28 1999-11-09 Hitachi Ltd 誘電体分離基板の製造方法
CN101009350A (zh) * 2006-01-27 2007-08-01 日立电线株式会社 Ⅲ－ⅴ族氮化物系半导体衬底、其制造方法及ⅲ－ⅴ族氮化物系发光元件
WO2008153086A1 (ja) * 2007-06-12 2008-12-18 Nikon Corporation 基板検出装置、基板位置決め装置、これらを有する基板貼り合わせ装置、ウェハ外形検出装置、ウェハ位置決め装置、及び、ウェハ外形検出装置及びウェハ外形検出装置を有するウェハ貼り合せ装置
CN101359646A (zh) * 2007-07-31 2009-02-04 株式会社瑞萨科技 半导体晶圆及半导体装置的制造方法
JP2011091251A (ja) * 2009-10-23 2011-05-06 Nichia Corp 窒化物半導体発光素子
US20140061942A1 (en) * 2012-08-30 2014-03-06 Ziptronix, Inc. Heterogeneous annealing method and device

Also Published As

Publication number Publication date
US20200279730A1 (en) 2020-09-03
US11094536B2 (en) 2021-08-17
CN111628054B (zh) 2024-12-03

Similar Documents

Publication Publication Date Title
US20220352410A1 (en) Method of removing a substrate
US11508620B2 (en) Method of removing a substrate with a cleaving technique
CN100418236C (zh) 半导体发光元件及其制造方法
JP2022523861A (ja) 支持板を使用して１つ以上の素子のバーを除去するための方法
US8643059B2 (en) Substrate structure and method of manufacturing the same
KR20090052291A (ko) Ｇａｎ 기판의 제조 방법, ｇａｎ 기판 및 반도체 디바이스
US12146237B2 (en) Method of obtaining a smooth surface with epitaxial lateral overgrowth
US20220123166A1 (en) Method for removal of devices using a trench
CN111628054B (zh) 半导体元件的制造方法
JP5060732B2 (ja) 発光素子及びこの発光素子の製造方法
JP6963195B2 (ja) 半導体素子の製造方法
CN112635298B (zh) 半导体元件的制造方法
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
JP2012238835A (ja) 半導体発光素子、ウェーハ及び半導体発光素子の製造方法
US20190296190A1 (en) Method for manufacturing semiconductor device and semiconductor device
JPH11186596A (ja) 発光ダイオード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant