[go: up one dir, main page]

CN111600565A - 一种滤波电路、信号处理设备及制造所述滤波电路的方法 - Google Patents

一种滤波电路、信号处理设备及制造所述滤波电路的方法 Download PDF

Info

Publication number
CN111600565A
CN111600565A CN202010006598.0A CN202010006598A CN111600565A CN 111600565 A CN111600565 A CN 111600565A CN 202010006598 A CN202010006598 A CN 202010006598A CN 111600565 A CN111600565 A CN 111600565A
Authority
CN
China
Prior art keywords
resonators
wafer
filter circuit
adjusting device
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010006598.0A
Other languages
English (en)
Inventor
庞慰
郑云卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROFS Microsystem Tianjin Co Ltd
Original Assignee
ROFS Microsystem Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ROFS Microsystem Tianjin Co Ltd filed Critical ROFS Microsystem Tianjin Co Ltd
Priority to CN202010006598.0A priority Critical patent/CN111600565A/zh
Publication of CN111600565A publication Critical patent/CN111600565A/zh
Priority to PCT/CN2020/140934 priority patent/WO2021136281A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本申请提供一种滤波电路、信号处理设备和制造方法。其中，滤波电路包括：多个谐振器，所述多个谐振器中的部分谐振器设置于第一晶圆上，所述多个谐振器中的剩余部分谐振器设置于第二晶圆上，所述第一晶圆与所述第二晶圆之间设置有连接部件。通过将多个谐振器中的部分谐振器设置于第一晶圆上，将剩余部分谐振器设置于第二晶圆上，以此可以在不牺牲带宽的情况下，实现左侧的高滚降特性，同时缩小了芯片的尺寸。

Description

一种滤波电路、信号处理设备及制造所述滤波电路的方法
技术领域
本申请涉及电路元件技术领域，具体而言，涉及一种滤波电路、信号处理设备及制造所述滤波电路的方法。
背景技术
近年来，随着市场的迅猛发展，无线通讯终端和设备不断朝着小型化、多模-多频段的方向发展，无线通讯终端和设备不断朝着小型化，多模-多频段的方向发展，无线通信终端中的用于FDD(频分复用双工)的双工器的数量也随之增加。五模十三频，甚至五模十七频逐渐成为主流手机的标准要求，特别是随着5G商用的临近，对高性能、小尺寸的滤波器和双工器的需求量也越来越大。
现有技术中为达到缩小尺寸的目的，是在一片晶圆上实现制造宽带滤波器，所有谐振器都只能用同一种压电层材料实现，这样串、并联位置谐振器的机电耦合系数基本相当，不会相差太多(如0.5％以上)。如果从保证滤波器带宽和插入损耗的方向考虑，需要尽量加大谐振器的机电耦合系数；而如果为了保证该滤波器与低频侧共存频段的相互抑制考虑，则需要减少并联谐振的机电耦合系数。并且现有技术中为了改善滚降，在并联谐振器上添加质量负载来实现并联谐振器的fp远低于串联谐振器的fs，但是当质量负载加的较大时，谐振器的Q值势必会有恶化趋势。
因此，如何在达到更好的滚降特性的同时，将滤波器尺寸做小，成为滤波器设计工程师亟待解决的问题。
发明内容
有鉴于此，本申请提供一种滤波电路、信号处理设备及制造所述滤波电路的方法。
具体地，本申请是通过如下技术方案实现的：
第一方面，本申请实施例中提供了一种滤波电路，包括：多个谐振器，所述多个谐振器中的部分谐振器设置于第一晶圆上，所述多个谐振器中的剩余部分谐振器设置于第二晶圆上，所述第一晶圆与所述第二晶圆之间设置有连接部件。
可选地，所述多个谐振器包括：第一数量的串联连接的第一谐振器、第二数量的第二谐振器和带宽调节器件，每一个所述第二谐振器都连接在一个所述第一谐振器的一端和接地点之间；所述多个第一谐振器和所述宽带调节器件设置于第一晶圆上，所述多个第二谐振器设置于第二晶圆上。
可选地，所述带宽调节器件包括：至少一个第三谐振器和与所述第三谐振器数量相等的电感，所述第三谐振器连接在任意两个所述第一谐振器之间的节点和所述电感的一端，所述电感的另一端连接接地点，所述多个第一谐振器和所述第三谐振器设置于第一晶圆上。
可选地，所述带宽调节器件包括：两个第三谐振器和一个电感，所述两个第三谐振器的输出端均与所述电感的输入端相连接，所述两个第三谐振器的输入端分别连接至两个第一谐振器连接点上，所述电感的输出端连接接地点，所述多个第一谐振器和所述第三谐振器设置于所述第一晶圆上。
可选地，所述带宽调节器件包括：一个电感，所述电感的输出端连接接地点，所述电感的输入端通过导线连接至任意两个第一谐振器连接点，所述多个第一谐振器和所述导线设置于所述第一晶圆上。
可选地，所述连接部件包括：设置于所述第一晶圆与所述第二晶圆之间的若干个键合区。
第二方面，本申请实施例中提供了一种信号处理设备，包括：信号输入电路、信号输出电路和如第一方面所述的滤波电路；所述信号输入电路与所述滤波电路相连接，所述滤波电路与所述信号输出电路相连接。
第三方面，本申请实施例中提供了一种滤波电路制造的方法，所述滤波电路，包括：多个谐振器，所述方法包括：
设置所述多个谐振器中的部分谐振器于第一晶圆上，设置所述多个谐振器中的剩余部分谐振器设于第二晶圆上，在所述第一晶圆与所述第二晶圆之间设置连接部件。
可选地，所述多个谐振器包括：第一数量的串联连接的第一谐振器、第二数量的第二谐振器和带宽调节器件，每一个所述第二谐振器都连接在一个所述第一谐振器的一端和接地点之间；
所述设置所述多个谐振器中的部分谐振器于第一晶圆上，设置所述多个谐振器中的剩余部分谐振器设于第二晶圆上，包括：
设置所述多个第一谐振器和所述宽带调节器件于第一晶圆上，设置所述多个第二谐振器于第二晶圆上。
可选地，所述带宽调节器件包括：至少一个第三谐振器和与所述第三谐振器数量相等的电感，所述第三谐振器连接在任意两个所述第一谐振器之间的节点和所述电感的一端，所述电感的另一端连接接地点；所述设置多个第一谐振器和所述宽带调节器件于第一晶圆上，包括：
设置所述多个第一谐振器和所述第三谐振器于第一晶圆上。
可选地，所述带宽调节器件包括：两个第三谐振器和一个电感，所述两个第三谐振器的输出端均与所述电感的输入端相连接，所述两个第三谐振器的输入端分别连接至两个第一谐振器连接点上，所述电感的输出端连接接地点；
所述设置多个第一谐振器和所述宽带调节器件于第一晶圆上，包括：
设置所述多个第一谐振器和所述第三谐振器于所述第一晶圆上。
可选地，所述带宽调节器件包括：一个电感，所述电感的输出端连接接地点，所述电感的输入端通过导线连接至任意两个第一谐振器连接点；
所述设置多个第一谐振器和所述宽带调节器件于第一晶圆上，包括：
设置所述多个第一谐振器和所述导线于所述第一晶圆上。
可选地，所述在所述第一晶圆与所述第二晶圆之间设置连接部件，包括：
在所述第一晶圆与所述第二晶圆之间设置若干个键合区。
本申请实施例所提供的一种滤波电路、信号处理设备及滤波电路制造的方法，通过将多个谐振器中的部分谐振器设置于第一晶圆上，将剩余部分谐振器设置于第二晶圆上，具有以下积极效果：缩小了芯片尺寸，实现小型化；能够允许把并联位置的谐振器kt做小，实现左侧更好的滚降特性，保证了谐振器的性能。
附图说明
图1是现有技术中的一种滤波电路的结构示意图。
图2是上述图1所示的滤波电路的侧视图；
图3是现有技术中的上述图1所示的滤波电路的阻抗示意图；
图4是本申请的一个实施例中提供的滤波电路的结构示意图；
图5是上图4所示的滤波电路的侧视图；
图6是上图4所示的滤波电路的两个晶圆的仰视图；
图7a是上图4所示的滤波电路的幅频特性曲线示意图；
图7b是图4所示的滤波电路的通带曲线示意图；
图8为本申请一实施例中提供的滤波电路的结构示意图；
图9为本申请又一实施例提供的一种滤波电路的结构示意图；
图10为本申请又一实施例提供的一种滤波电路的结构示意图。
图11(a)和图11(b)为BAW的电学符号及等效电学模型图；
图12为谐振器阻抗与fs、fp的关系示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
图11(a)是压电声波谐振器的电学符号示意图，图11(b)是其等效电学模型图，在不考虑损耗项的情况下，电学模型简化为Lm、Cm和C0组成的谐振电路。根据谐振条件可知，该谐振电路存在两个谐振频点：一个是谐振电路阻抗值达到最小值时的fs，将fs定义为该谐振器的串联谐振频点；另一个是当谐振电路阻抗值达到最大值时的fp，将fp定义为该谐振器的并联谐振频点。其中，
Figure BDA0002355490560000041
并且，fs比fp要小。同时，定义了谐振器的有效机电耦合系数Kt2 eff，它可以用fs和fp来表示：
Figure BDA0002355490560000042
图12示出了谐振器阻抗与fs和fp之间的关系。在某一特定的频率下，有效机电耦合系数越大，则fs和fp的频率差越大，即两个谐振频点离得越远。
普通梯形结构滤波器的带宽主要取决于其所包含的谐振器的串联谐振频率与并联谐振频率的差值，或者说，取决于其所包含谐振器的有效机电耦合系数，为了实现较宽带宽的滤波器，就要想办法提高谐振器的有效机电耦合系数。但是，机电耦合系数与多种因素相关，并不可以按用户的需要而无限制的提高。以氮化铝(AlN)为压电材料制作的FBAR谐振器举例，其有效机电耦合系数最高可达7.2％左右，可制作的带通滤波器相对带宽一般最高可达4.5％左右。如果对压电层进行特种元素的掺杂，如向氮化铝(AlN)中掺杂不同浓度的钪(Sc)等元素，则可将谐振器的有效机电耦合系数提高到15％左右，这样的谐振器可制作的带通滤波器相对带宽一般最高可达8％左右。
然而，某些通信频段为了满足高小区容量、大数据传输速率的要求，需要分配较宽的通信频段，例如根据3GPP协议所划分的第41频段(Band 41)，其通带范围是从2496MHz到2690MHz，具有194MHz的带宽，相对带宽高达7.5％，同时又要求对其低频一侧的WLAN(2402.5MHz到2481.5MHz)频段有较高的抑制度。这时，可以采取特殊的方法来实现这种高带宽，高抑制要求的带通滤波器，其电路图如图1所示。
现有技术中，针对图1中所示的滤波电路，虚线框中的部分100是全部设置在上晶圆上的。该滤波电路中设置有宽带调节器件，该宽带调节器件包括电感和第三谐振器SP1，第三谐振器SP1的一端与第一谐振器S2和第一谐振器S3的连接点相连，第三谐振器SP1的另一端与电感的输入端相连，电感的输出端连接接地点。
图2是上述图1所示的滤波电路的侧视图，参照图2所示，该滤波电路中，包括上晶圆101和下晶圆102，上晶圆101与下晶圆102之间设置有上下晶圆键合区，FBAR设置于上晶圆101，上晶圆101与下晶圆102之间设置有密封环，下晶圆上设置有晶圆过孔，该晶圆过孔与焊球连接，焊球设置于下晶圆102与基板之间，基板上设置有基板过孔，位于基板两侧的基板过孔分别与输入端子和输出端子连接。
图3是现有技术中的上述图1所示的滤波电路的阻抗示意图。其中，并联谐振器的fp远低于串联谐振器的fs，这主要通过在并联谐振器上添加质量负载(Mass Load)来实现。而当质量负载加的较大时，谐振器的Q值势必会有恶化趋势。
上述现有技术中，是在一片晶圆上实现的宽带滤波器，所有谐振器都只能用同一种压电层材料实现，这样串、并联位置谐振器的机电耦合系数基本相当，不会相差太多(如0.5％以上)。如果从保证滤波器带宽和插入损耗的方向考虑，需要尽量加大谐振器的机电耦合系数；而如果为了保证该滤波器与低频侧共存频段的相互抑制考虑，则需要减少并联谐振的机电耦合系数。
因此，如何达到更好的滚降特性，同时将尺寸做小，成为滤波器设计工程师亟待解决的问题。基于此，本申请实施例中提供了一种滤波电路、信号处理设备及制造所述滤波电路的方法。下面结合具体实施例，说明本发明技术。
图4是本申请的一个实施例中提供的滤波电路的结构示意图。该滤波电路，包括：多个谐振器，所述多个谐振器中的部分谐振器设置于第一晶圆上，所述多个谐振器中的剩余部分谐振器设置于第二晶圆上，所述第一晶圆与所述第二晶圆之间设置有连接部件。参照图4所示，具体的，将上晶圆称为第一晶圆，将下晶圆称为第二晶圆，在第一晶圆201和第二晶圆202上同时制作FBAR的谐振器。
具体的，该滤波电路包括：四个的串联连接的第一谐振器S1、S2、S3和S4，三个并联连接的第二谐振器P1、P2和P3，以及带宽调节器件，宽带调节器件的谐振器的谐振频率与第一谐振器的谐振频率相同或者非常的接近，进而便于设置于同一片晶圆上。该实施例中，该带宽调节器件包括：一个第三谐振器SP1和一个电感，每一个第二谐振器都连接在一个第一谐振器的一端和接地点之间；四个第一谐振器和第三谐振器设置于第一晶圆201上，三个第二谐振器设置于第二晶圆202上。
可选地，所有第一谐振器和第三谐振器的机电耦合系数为12％，所有第二谐振器的机电耦合系数为7％。第二谐振器的机电耦合系数的减少有助于提高滤波器左侧边缘的滚降，从而改善左侧Wi-Fi频段的抑制度，而第一谐振器的机电耦合系数的增加则弥补了后者减少所带来的带宽损失和阻抗失配，确保滤波器的通带插损性能不变差甚至更好。
本申请实施例中主要是将此滤波器，以串并折叠的方式实现，这样可以将第一谐振器和第三谐振器做在一个晶圆上，将第二谐振器做在另一个晶圆上，两片晶圆上的谐振器的机电耦合系数可以相差较大，主要是并联谐振器的机电耦合系数比串联谐振器的可以小很多，这样可以在不牺牲带宽的情况下，实现左侧的高滚降特性，同时缩小了芯片的尺寸。
图5是上图4所示的滤波电路的侧视图，参照图4所示，第一晶圆201上设置串联FBAR谐振器(第一谐振器)，第二晶圆202上设置有并联FBAR谐振器。
图6是图4所示的滤波电路的两个晶圆的仰视图，在串并联折断的位置添加了新的键合区J1，J2，J3，此新键合区只是用来将第一晶圆201与第二晶圆202连接在一起，而不需要通过过孔向芯片外部连接，因此其形状都与连接过孔的键合区不同，面积则仅为二分之一。虚线的圆圈则示意出了与就近的晶圆过孔相连的芯片焊球的位置。
图7a是图4所示的滤波电路的幅频特性曲线示意图，其中实线为对比设计，虚线为本实施例的曲线，由于采取本设计方案，使得滤波器左侧边缘滚降提升，因此对比设计只能做到2402MHz～2472MHz抑制度为45dB，而本实施例则可以达到2402MHz～2479MHz抑制度为45dB，2481MHz处的抑制也由原来的8dB提升到了20dB。
图7b是图4所示的滤波电路的通带曲线示意图，其中实线为对比设计，虚线为本实施例的曲线，由于采取本设计方案，使得滤波器左侧边缘滚降提升，因此通带左侧的插损损耗相比对比设计，由-2.47dB提高到了-2.24dB，提升了0.23dB。
可选地，上述带宽调节器件包括：至少一个第三谐振器和与所述第三谐振器数量相等的电感，所述第三谐振器连接在任意两个所述第一谐振器之间的节点和所述电感的一端，所述电感的另一端连接接地点，所述多个第一谐振器和所述第三谐振器设置于第一晶圆上。
图8为本申请一实施例中提供的滤波电路的结构示意图，参照图8所示的滤波电路，上述的带宽调节器件包括两个第三谐振器SP1、SP2和两个电感，其中一个第三谐振器SP1与一个电感串联后连接至两个第一谐振器S2与S3之间的连接点上，另一个第三谐振器SP3与一个电感串联后连接至第一谐振器S3与S4之间的连接点上。
本实施例中，第一谐振器和所述第三谐振器设置于第一晶圆301上，第二谐振器P1、P2、P3、P4设置于第二晶圆302上。
图9为本申请又一实施例提供的一种滤波电路的结构示意图；参照图9所示，带宽调节器件包括：两个第三谐振器SP1、SP2和一个电感，所述电感的电感值大于1nH，示例性的，该电感值的取值范围为1-10nH。所述两个第三谐振器SP1、SP2的输出端均与所述电感的输入端相连接，所述两个第三谐振器SP1、SP2的输入端分别连接至两个第一谐振器连接点上，具体的第三谐振器SP1的一端连接至第一谐振器S2、S3之间的连接点上，第三谐振器SP2连接至第一谐振器S3、S4之间的连接点上。所述电感的输出端连接接地点，所述多个第一谐振器和所述第三谐振器设置于所述第一晶圆上。
图10为本申请又一实施例提供的一种滤波电路的结构示意图，所述带宽调节器件包括：一个电感，所述电感的输出端连接接地点，所述电感的输入端通过导线连接至任意两个第一谐振器连接点.本实施例中，第一谐振器S1、S2、S3、S4和所述导线设置于所述第一晶圆上。
本申请一实施例中还提供了一种信号处理设备，包括：信号输入电路、信号输出电路和上述任一实施例中所述的滤波电路；所述信号输入电路与所述滤波电路相连接，所述滤波电路与所述信号输出电路相连接。
本申请一实施例中还提供了一种滤波电路制造的方法，包括：多个谐振器，所述方法包括：
设置所述多个谐振器中的部分谐振器于第一晶圆上，设置所述多个谐振器中的剩余部分谐振器设于第二晶圆上，在所述第一晶圆与所述第二晶圆之间设置连接部件。
可选地，所述多个谐振器包括：第一数量的串联连接的第一谐振器、第二数量并联连接的第二谐振器和带宽调节器件，每一个所述第二谐振器都连接在一个所述第一谐振器的一端和接地点之间；并且设置所述宽带调节器件的谐振频率与所述第一谐振器相同或者相近的；
所述设置所述多个谐振器中的部分谐振器于第一晶圆上，设置所述多个谐振器中的剩余部分谐振器设于第二晶圆上，包括：
设置所述多个第一谐振器和所述宽带调节器件于第一晶圆上，设置所述多个第二谐振器于第二晶圆上。
可选地，所述带宽调节器件包括：至少一个第三谐振器和与所述第三谐振器数量相等的电感，所述电感的电感值大于1nH，所述第三谐振器连接在任意两个所述第一谐振器之间的节点和所述电感的一端，所述电感的另一端连接接地点；所述设置多个第一谐振器和所述宽带调节器件于第一晶圆上，包括：
设置所述多个第一谐振器和所述第三谐振器于第一晶圆上。
可选地，所述带宽调节器件包括：两个第三谐振器和一个电感，所述两个第三谐振器的输出端均与所述电感的输入端相连接，所述两个第三谐振器的输入端分别连接至两个第一谐振器连接点上，所述电感的输出端连接接地点；
所述设置多个第一谐振器和所述宽带调节器件于第一晶圆上，包括：
设置所述多个第一谐振器和所述第三谐振器于所述第一晶圆上。
本实施例中，将滤波电路以串并折叠的方式实现，这样可以将第一谐振器和第三谐振器做在一个晶圆上，将第二谐振器做在另一个晶圆上，两片晶圆上的谐振器的机电耦合系数可以相差较大，主要是并联谐振器的机电耦合系数比串联谐振器的可以小很多，这样可以在不牺牲带宽的情况下，实现左侧的高滚降特性，同时缩小了芯片的尺寸。因此具有以下积极效果：缩小了芯片尺寸，实现小型化；能够允许把并联位置的谐振器kt做小，实现左侧更好的滚降特性，保证了谐振器的性能。
可选地，所述带宽调节器件包括：一个电感，所述电感的输出端连接接地点，所述电感的输入端通过导线连接至任意两个第一谐振器连接点；
所述设置多个第一谐振器和所述宽带调节器件于第一晶圆上，包括：
设置所述多个第一谐振器和所述导线于所述第一晶圆上。
可选地，所述在所述第一晶圆与所述第二晶圆之间设置连接部件，包括：
在所述第一晶圆与所述第二晶圆之间设置若干个键合区。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (13)

1.一种滤波电路，包括：多个谐振器，其特征在于，所述多个谐振器中的部分谐振器设置于第一晶圆上，所述多个谐振器中的剩余部分谐振器设置于第二晶圆上，所述第一晶圆与所述第二晶圆之间设置有连接部件。
2.根据权利要求1所述的滤波电路，其特征在于，所述多个谐振器包括：第一数量的串联连接的第一谐振器、第二数量的并联连接的第二谐振器和带宽调节器件，每一个所述第二谐振器都连接在一个所述第一谐振器的一端和接地点之间；所述宽带调节器件的谐振频率与所述第一谐振器相同或者相近的，所述多个第一谐振器和所述宽带调节器件设置于第一晶圆上，所述多个第二谐振器设置于第二晶圆上。
3.根据权利要求2所述的滤波电路，其特征在于，所述带宽调节器件包括：至少一个第三谐振器和与所述第三谐振器数量相等的电感，所述电感的电感值大于1nH，所述第三谐振器连接在任意两个所述第一谐振器之间的节点和所述电感的一端，所述电感的另一端连接接地点，所述多个第一谐振器和所述第三谐振器设置于第一晶圆上。
4.根据权利要求2所述的滤波电路，其特征在于，所述带宽调节器件包括：两个第三谐振器和一个电感，所述两个第三谐振器的输出端均与所述电感的输入端相连接，所述两个第三谐振器的输入端分别连接至两个第一谐振器连接点上，所述电感的输出端连接接地点，所述多个第一谐振器和所述第三谐振器设置于所述第一晶圆上。
5.根据权利要求2所述的滤波电路，其特征在于，所述带宽调节器件包括：一个电感，所述电感的输出端连接接地点，所述电感的输入端通过导线连接至任意两个第一谐振器连接点，所述多个第一谐振器和所述导线设置于所述第一晶圆上。
6.根据权利要求1所述的滤波电路，其特征在于，所述连接部件包括：设置于所述第一晶圆与所述第二晶圆之间的若干个键合区。
7.一种信号处理设备，其特征在于，包括：信号输入电路、信号输出电路和如权利要求1-6中任一项所述的滤波电路；所述信号输入电路与所述滤波电路相连接，所述滤波电路与所述信号输出电路相连接。
8.一种滤波电路制造的方法，包括：多个谐振器，其特征在于，所述方法包括：
设置所述多个谐振器中的部分谐振器于第一晶圆上，设置所述多个谐振器中的剩余部分谐振器设于第二晶圆上，在所述第一晶圆与所述第二晶圆之间设置连接部件。
9.根据权利要求8所述的方法，其特征在于，所述多个谐振器包括：第一数量的串联连接的第一谐振器、第二数量并联连接的第二谐振器和带宽调节器件，每一个所述第二谐振器都连接在一个所述第一谐振器的一端和接地点之间；并且设置所述宽带调节器件的谐振频率与所述第一谐振器相同或者相近的；
所述设置所述多个谐振器中的部分谐振器于第一晶圆上，设置所述多个谐振器中的剩余部分谐振器设于第二晶圆上，包括：
设置所述多个第一谐振器和所述宽带调节器件于第一晶圆上，设置所述多个第二谐振器于第二晶圆上。
10.根据权利要求9所述的方法，其特征在于，所述带宽调节器件包括：至少一个第三谐振器和与所述第三谐振器数量相等的电感，所述电感的电感值大于1nH，所述第三谐振器连接在任意两个所述第一谐振器之间的节点和所述电感的一端，所述电感的另一端连接接地点；所述设置多个第一谐振器和所述宽带调节器件于第一晶圆上，包括：
设置所述多个第一谐振器和所述第三谐振器于第一晶圆上。
11.根据权利要求9所述的方法，其特征在于，所述带宽调节器件包括：两个第三谐振器和一个电感，所述两个第三谐振器的输出端均与所述电感的输入端相连接，所述两个第三谐振器的输入端分别连接至两个第一谐振器连接点上，所述电感的输出端连接接地点；
所述设置多个第一谐振器和所述宽带调节器件于第一晶圆上，包括：
设置所述多个第一谐振器和所述第三谐振器于所述第一晶圆上。
12.根据权利要求9所述的方法，其特征在于，所述带宽调节器件包括：一个电感，所述电感的输出端连接接地点，所述电感的输入端通过导线连接至任意两个第一谐振器连接点；
所述设置多个第一谐振器和所述宽带调节器件于第一晶圆上，包括：
设置所述多个第一谐振器和所述导线于所述第一晶圆上。
13.根据权利要求8所述的方法，其特征在于，所述在所述第一晶圆与所述第二晶圆之间设置连接部件，包括：
在所述第一晶圆与所述第二晶圆之间设置若干个键合区。
CN202010006598.0A 2020-01-03 2020-01-03 一种滤波电路、信号处理设备及制造所述滤波电路的方法 Pending CN111600565A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010006598.0A CN111600565A (zh) 2020-01-03 2020-01-03 一种滤波电路、信号处理设备及制造所述滤波电路的方法
PCT/CN2020/140934 WO2021136281A1 (zh) 2020-01-03 2020-12-29 一种滤波电路、信号处理设备及制造所述滤波电路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010006598.0A CN111600565A (zh) 2020-01-03 2020-01-03 一种滤波电路、信号处理设备及制造所述滤波电路的方法

Publications (1)

Publication Number Publication Date
CN111600565A true CN111600565A (zh) 2020-08-28

Family

ID=72187047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010006598.0A Pending CN111600565A (zh) 2020-01-03 2020-01-03 一种滤波电路、信号处理设备及制造所述滤波电路的方法

Country Status (2)

Country Link
CN (1) CN111600565A (zh)
WO (1) WO2021136281A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021136282A1 (zh) * 2020-01-03 2021-07-08 诺思(天津)微系统有限责任公司 一种滤波器、信号处理设备及制造所述滤波器的方法
WO2021136281A1 (zh) * 2020-01-03 2021-07-08 诺思(天津)微系统有限责任公司 一种滤波电路、信号处理设备及制造所述滤波电路的方法
CN113411069A (zh) * 2021-06-03 2021-09-17 成都频岢微电子有限公司 一种体声波滤波器装置及提升带外抑制的方法
CN114866064A (zh) * 2022-07-06 2022-08-05 深圳新声半导体有限公司 一种多层级Sc浓度不同的薄膜滤波器及其制备方法
WO2023199860A1 (ja) * 2022-04-12 2023-10-19 株式会社村田製作所 高周波モジュール、通信装置及びフィルタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017219251A1 (zh) * 2016-06-21 2017-12-28 诺思（天津）微系统有限公司 一种梯形结构宽带压电滤波器
WO2018061949A1 (ja) * 2016-09-29 2018-04-05 株式会社村田製作所 弾性波フィルタ装置、マルチプレクサ、高周波フロントエンド回路及び通信装置
CN109196777A (zh) * 2016-05-27 2019-01-11 株式会社村田制作所 高频滤波电路、多工器、高频前端电路以及通信装置
CN110492864A (zh) * 2019-08-09 2019-11-22 天津大学 一种体声波滤波器的封装结构及该滤波器的制造方法
CN111010143A (zh) * 2019-11-20 2020-04-14 天津大学 体声波滤波器及其制造方法以及双工器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5042663B2 (ja) * 2007-02-21 2012-10-03 日本碍子株式会社 ラダー型圧電フィルタ
CN109831174A (zh) * 2018-11-28 2019-05-31 天津大学 一种双工器
CN111600565A (zh) * 2020-01-03 2020-08-28 诺思(天津)微系统有限责任公司 一种滤波电路、信号处理设备及制造所述滤波电路的方法
CN111327296B (zh) * 2020-02-27 2020-12-22 诺思(天津)微系统有限责任公司 体声波滤波器元件及其形成方法、多工器及通讯设备
CN112332801B (zh) * 2020-10-30 2021-09-21 诺思(天津)微系统有限责任公司 包含掺杂谐振器的滤波器和多工器、通信设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196777A (zh) * 2016-05-27 2019-01-11 株式会社村田制作所 高频滤波电路、多工器、高频前端电路以及通信装置
WO2017219251A1 (zh) * 2016-06-21 2017-12-28 诺思（天津）微系统有限公司 一种梯形结构宽带压电滤波器
WO2018061949A1 (ja) * 2016-09-29 2018-04-05 株式会社村田製作所 弾性波フィルタ装置、マルチプレクサ、高周波フロントエンド回路及び通信装置
CN110492864A (zh) * 2019-08-09 2019-11-22 天津大学 一种体声波滤波器的封装结构及该滤波器的制造方法
CN111010143A (zh) * 2019-11-20 2020-04-14 天津大学 体声波滤波器及其制造方法以及双工器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021136282A1 (zh) * 2020-01-03 2021-07-08 诺思(天津)微系统有限责任公司 一种滤波器、信号处理设备及制造所述滤波器的方法
WO2021136281A1 (zh) * 2020-01-03 2021-07-08 诺思(天津)微系统有限责任公司 一种滤波电路、信号处理设备及制造所述滤波电路的方法
CN113411069A (zh) * 2021-06-03 2021-09-17 成都频岢微电子有限公司 一种体声波滤波器装置及提升带外抑制的方法
WO2023199860A1 (ja) * 2022-04-12 2023-10-19 株式会社村田製作所 高周波モジュール、通信装置及びフィルタ
CN114866064A (zh) * 2022-07-06 2022-08-05 深圳新声半导体有限公司 一种多层级Sc浓度不同的薄膜滤波器及其制备方法

Also Published As

Publication number Publication date
WO2021136281A1 (zh) 2021-07-08

Similar Documents

Publication Publication Date Title
CN111600565A (zh) 一种滤波电路、信号处理设备及制造所述滤波电路的方法
CN109643984B (zh) 一种梯形结构宽带压电滤波器
US8902020B2 (en) Resonator filter with multiple cross-couplings
CN102498665B (zh) 用于级联不同材料的滤波器的设备和方法
US8063717B2 (en) Duplexer having resonator filters
KR100708062B1 (ko) 탄성 표면파 장치, 통신기
US8193877B2 (en) Duplexer with negative phase shifting circuit
US7646265B2 (en) BAW resonator filter bandwidth and out-of-band frequency rejection
WO2020108527A1 (zh) 具有带通和高通双重功能的基于体声波谐振器的滤波器
CN111010143B (zh) 体声波滤波器及其制造方法以及双工器
CN102055430A (zh) 滤波器、双工器和通信模块
CN1756076A (zh) 双工器
CN111211752A (zh) 滤波器及其制造方法、多工器和通信设备
CN112332801B (zh) 包含掺杂谐振器的滤波器和多工器、通信设备
US20050073375A1 (en) Single chip-type film bulk acoustic resonator duplexer
CN113162578A (zh) 滤波器、多工器以及电子设备
WO2019174096A1 (zh) 一种声表面波滤波器
CN116346069B (zh) 滤波器和电子设备
WO2021136282A1 (zh) 一种滤波器、信号处理设备及制造所述滤波器的方法
CN111431505B (zh) 滤波器和多工器以及通信设备
CN111130499B (zh) 一种宽带薄膜腔声谐振滤波器
WO2022022438A1 (zh) 滤波器设计方法和滤波器、多工器、通信设备
CN116527011A (zh) 一种混合型带宽滤波器
US11437979B2 (en) SAW filter and duplexer
US20220247383A1 (en) Wideband filter using transversely-excited film bulk acoustic resonators and inductive cancellation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200828