[go: up one dir, main page]

CN111540816B - Led外延结构、led芯片及外延结构的制备方法 - Google Patents

Led外延结构、led芯片及外延结构的制备方法

Info

Publication number
CN111540816B
CN111540816B CN202010190471.9A CN202010190471A CN111540816B CN 111540816 B CN111540816 B CN 111540816B CN 202010190471 A CN202010190471 A CN 202010190471A CN 111540816 B CN111540816 B CN 111540816B
Authority
CN
China
Prior art keywords
layer
substrate
sacrificial layer
epitaxial structure
alas sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010190471.9A
Other languages
English (en)
Other versions
CN111540816A (zh
Inventor
黄文洋
林雅雯
黄国栋
黄嘉宏
杨顺贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Optoelectronic Technology Co ltd
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Optoelectronic Technology Co ltd
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Optoelectronic Technology Co ltd, Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Optoelectronic Technology Co ltd
Priority to CN202010190471.9A priority Critical patent/CN111540816B/zh
Publication of CN111540816A publication Critical patent/CN111540816A/zh
Application granted granted Critical
Publication of CN111540816B publication Critical patent/CN111540816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/815Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Led Devices (AREA)

Abstract

本发明提供了一种衬底可剥离式LED外延结构、LED芯片及衬底可剥离式LED外延结构的制备方法,衬底可剥离式LED外延结构包括GaAs衬底、GaAs缓冲层、AlAs牺牲层和半导体层,GaAs缓冲层设置于GaAs衬底上,AlAs牺牲层设置于GaAs缓冲层上;AlAs牺牲层上设置有多个凹陷部,半导体层设置于AlAs牺牲层上。与现有技术相比,本技术方案的有益效果是:本发明通过在AlAs牺牲层上设置有凹陷部,多个凹陷部在外延结构的横截面上形成波浪线状的切面边缘,使得半导体层的下表面之间通过凹凸不平的接触面贴合在一起,借助凹凸不平的接触面来提高腐蚀效果和降低AlAs牺牲层和半导体层之间的应力,进而实现GaAs衬底的轻松剥离,从而降低生产成本。

Description

LED外延结构、LED芯片及外延结构的制备方法
技术领域
本发明涉及发光二极管制备技术领域,涉及一种衬底易于剥离的LED外延结构,还涉及一种设置有该外延结构的LED芯片,同时还涉及一种衬底易于剥离的LED外延结构所对应的制备方法。
背景技术
LED,即发光二极管,通过电子与空穴复合释放能量发光,能够高效地将电能转化为光能,具有体积小、颜色丰富、能耗低、使用寿命长等多重优点。基于以上优点,LED光源被认为是下一代进入通用照明领域的新型固态光源,在业界得到广泛关注。
在使用GaAs衬底的红光LED或红外LED中,其外延结构主要包括GaAs衬底上的N型GaAs缓冲层、N型DBR反射层、N型限制层、MQW发光层、P型限制层和P型GaP电流扩展层,可通过在GaAs衬底上依次生长出各层制得红光LED或红外LED。然而,此种结构衬底不可剥离,衬底只能使用一次以致成本较高。目前常规AlAs牺牲层技术存在GaAs衬底难以剥离的问题,在剥离GaAs衬底的过程中极易出现外延层撕破撕裂的现象,这就使得现有技术中的GaAs衬底仅能使用一次,成本过于高昂,制约了LED行业的发展。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述缺陷,提供一种衬底可剥离式LED外延结构、一种LED芯片,以及一种衬底可剥离式LED外延结构的制备方法,能够实现GaAs衬底的轻松剥离,从而降低生产成本。
本发明解决技术问题所采用的技术方案如下:
一种衬底可剥离式LED外延结构,包括:
GaAs衬底;
GaAs缓冲层,所述GaAs缓冲层设置于所述GaAs衬底上;
AlAs牺牲层,所述AlAs牺牲层设置于所述GaAs缓冲层上,所述AlAs牺牲层上设置有多个凹陷部;
半导体层,所述半导体层设置于所述AlAs牺牲层上。
与现有技术相比,本技术方案的有益效果是:本发明通过在AlAs牺牲层上设置有凹陷部,多个凹陷部在外延结构的横截面上形成波浪线状的切面边缘,使得半导体层的下表面之间通过凹凸不平的接触面贴合在一起,借助凹凸不平的接触面来提高腐蚀效果和降低AlAs牺牲层和半导体层之间的应力,进而实现GaAs衬底的轻松剥离,从而降低生产成本。
进一步地,所述凹陷部为锥形凹陷部。
采用上述方案的有益效果是:通过在AlAs牺牲层上设置有多个锥形凹陷部,多个锥形凹陷部在外延结构的横截面上形成类似锯齿状的切面边缘,半导体层与AlAs牺牲层之间通过锯齿状边缘相结合,需要剥离衬底时,锯齿状的切面边缘一方面能够提高对AlAs牺牲层的腐蚀效果,另一方面还能减小AlAs牺牲层所受到的应力,能够实现GaAs衬底的轻松剥离,从而降低外延结构的生产成本。
进一步地,所述半导体层从下至上依次包括低温P型GaP层、高温P型GaP层、P型AlInP限制层、MQW多量子阱发光层、N型AlInP限制层和N型GaAs接触层;
所述低温P型GaP层的下表面设置有多个锥形凸起部,多个所述锥形凸起部分别嵌入多个所述锥形凹陷部内。
采用上述方案的有益效果是:在低温P型GaP层的下表面设置有与锥形凹陷部对应的锥形凸起部,低温P型GaP层通过锥形凸起部和锥形凹陷部的互相咬合而设置于AlAs牺牲层上,能够增加低温P型GaP层和AlAs牺牲层之间的接触面积,进而达到提升腐蚀效果和降低应力的效果。
进一步地,所述GaAs缓冲层的厚度为100-1000nm,所述低温P型GaP层的厚度为100-1000nm。
采用上述方案的有益效果是:将GaAs缓冲层的厚度设置为100-1000nm,能够以较低的成本取得较好的缓冲效果;而将低温P型GaP层的厚度设置为100-1000nm,则使得低温P型GaP层能够更容易地从AlAs牺牲层上分离开来。
进一步地,所述锥形凹陷部的底面直径为5-40nm,所述锥形凹陷部的高为5-40nm。
采用上述方案的有益效果是:将锥形凹陷部的底面直径和高设置为5-40nm,一方面具有便于成型的优点,另一方面使得腐蚀溶液能够更加高效地进入到外延结构的内部,取得更好的腐蚀效果,进而使得低温P型GaP层能够更容易地从AlAs牺牲层上分离开来。
进一步地,所述AlAs牺牲层的厚度大于所述锥形凹陷部的高。
采用上述方案的有益效果是:保证低温P型GaP层和AlAs牺牲层之间能够形成相互咬合的锯齿状切面边缘。
进一步地,所述AlAs牺牲层的厚度为10-50nm。
采用上述方案的有益效果是:在保证低温P型GaP层和AlAs牺牲层之间能够形成相互咬合的锯齿状切面边缘的前提下,还能够降低制备成本。
进一步地,所述锥形凹陷部的底面位于所述AlAs牺牲层的上表面,所述锥形凹陷部为形成于所述AlAs牺牲层上的上大下小的圆锥形凹陷。
采用上述方案的有益效果是:具有易于成型的效果。
进一步地,相邻两个所述锥形凹陷部的底面相切。
采用上述方案的有益效果是:增大低温P型GaP层和AlAs牺牲层之间的接触面积,从而最大限度地提高AlAs牺牲层的腐蚀效果和减小AlAs牺牲层所受到的应力。
本发明解决技术问题所采用的技术方案如下:
一种LED芯片,所述LED芯片内设置有如上所述的衬底可剥离式LED外延结构。
与现有技术相比,本技术方案的有益效果是:相比于现有技术中的LED芯片,本LED芯片所采用的外延结构通过在AlAs牺牲层上设置有多个凹陷部,多个凹陷部在外延结构的横截面上形成类似波浪线状的切面边缘,半导体层与AlAs牺牲层之间通过波浪线边缘相结合,需要剥离衬底时,波浪线状切面边缘一方面能够提高对AlAs牺牲层的腐蚀效果,另一方面还能减小AlAs牺牲层所受到的应力,能够实现GaAs衬底的轻松剥离,从而降低LED芯片的生产成本。
一种衬底可剥离式LED外延结构的制备方法,所述衬底可剥离式LED外延结构为如上所述的衬底可剥离式LED外延结构,所述制备方法包括以下步骤:
在GaAs衬底上生长出GaAs缓冲层;
在GaAs缓冲层上生长出AlAs牺牲层;
在AlAs牺牲层上蚀刻出多个凹陷部;
在AlAs牺牲层生长出半导体层。
与现有技术相比,本技术方案的有益效果是:通过蚀刻的方式在AlAs牺牲层上形成多个锥形凹陷部,多个锥形凹陷部在外延结构的横截面上形成类似波浪线状的切面边缘,半导体层与AlAs牺牲层之间通过波浪线状边缘相结合,需要剥离衬底时,波浪线状的切面边缘一方面能够提高对AlAs牺牲层的腐蚀效果,另一方面还能减小AlAs牺牲层所受到的应力,能够实现GaAs衬底的轻松剥离,从而降低外延结构的生产成本。
附图说明
图1是本发明一种衬底可剥离式LED外延结构中蚀刻锥形凹陷部前的部分结构示意图。
图2是本发明一种衬底可剥离式LED外延结构中蚀刻锥形凹陷部后的部分结构示意图。
图3是本发明一种衬底可剥离式LED外延结构中蚀刻锥形凹陷部后的整体结构示意图。
图4是本发明一种衬底可剥离式LED外延结构中蚀刻锥形凹陷部后的更具体的整体结构示意图。
图5是本发明一种衬底可剥离式LED外延结构中衬底剥离后的整体结构示意图。
图中,各标号所代表的部件列表如下:
GaAs衬底1、GaAs缓冲层2、AlAs牺牲层3、低温P型GaP层4、高温P型GaP层5、P型AlInP限制层6、MQW多量子阱发光层7、N型AlInP限制层8、N型GaAs接触层9;
半导体层101;锥形凹陷部301;
锥形凸起部401。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本发明的描述中,需要理解的是,术语中“中心”、“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“连接”、“相连”应做广义理解,例如,可以是固定连接,也可以是拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以是通过中间媒介间接相连,可以是两个组件内部的连通。当组件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明的具体含义。
现有技术通过在GaAs衬底上依次生长出各层制得红光LED或红外LED。理论上,增加了AlAs牺牲层后,GaAs衬底可以进行重复利用,只需要通过腐蚀溶液将牺牲层腐蚀掉,即可将GaAs衬底分离,从而将其剥离,进而进行循环利用。然而,现有剥离技术中的外延结构存在GaAs衬底难以剥离的问题,腐蚀溶液只能浸入边缘部分的牺牲层,对于远离边缘的牺牲层,腐蚀溶液难以发挥作用,因而在剥离GaAs衬底的过程中极易出现外延层撕破撕裂的现象。可见,这样不仅会导致被剥离的GaAs衬底无法二次使用,更可能会导致在剥离的过程中破坏LED外延层,造成极大的浪费,因此,现有技术中的红光LED外延片仍以衬底片非剥离形式为主,GaAs衬底仅能使用一次,成本过于高昂,制约了LED行业的发展。
为了解决上述问题,本发明提供了一种衬底可剥离式LED外延结构、一种LED芯片及一种衬底可剥离式LED外延结构的制备方法,旨在通过改变LED外延结构,使得腐蚀溶液能够充分浸入牺牲层,从而达到易于分离GaAs衬底的目的。
如图1、图2和图3所示,一种衬底可剥离式LED外延结构,包括GaAs衬底1、GaAs缓冲层2、AlAs牺牲层3和半导体层101,所述GaAs缓冲层2设置于所述GaAs衬底1上,所述AlAs牺牲层3设置于所述GaAs缓冲层2上,所述半导体层101设置于所述AlAs牺牲层3上。通过在GaAs衬底1上依次外延生长即可得到GaAs缓冲层2、AlAs牺牲层3和半导体层101。
需要剥离衬底前,需要先通过腐蚀溶液将AlAs牺牲层腐蚀掉,一般地,现有技术中牺牲层都是平层结构的,即牺牲层为一个平整的层结构,这会导致腐蚀溶液难以深入到衬底内部中心,腐蚀效果不佳,进而难以将半导体层从AlAs牺牲层上剥离。
如图2和图3所示,为了提升腐蚀效果,本发明创造性地在所述AlAs牺牲层3上设置有多个凹陷部;对应地,所述半导体层101的下表面的形状与多个凹陷相对应,使得半导体层101的下表面与AlAs牺牲层3的上表面相互咬合形成完整结构。
本发明通过在AlAs牺牲层上设置有凹陷部,使得半导体层的下表面之间通过凹凸不平的接触面贴合在一起,借助凹凸不平的接触面来提高腐蚀效果和降低AlAs牺牲层和半导体层之间的应力,能够实现GaAs衬底的轻松剥离,从而降低生产成本。
具体地,所述凹陷部可为球面状凹陷部、方形凹陷部或者不规则的凹陷部。在实施本发明的技术方案的过程中,出于成本考虑,可以在AlAs牺牲层上随机腐蚀出各种形状的凹陷部,只要在AlAs牺牲层上设置有凹陷部,相比起现有技术,都能更加简单、高效地实现衬底剥离操作。
优选地,所述凹陷部设置为锥形凹陷部301。通过设置有锥形凹陷部,半导体层与AlAs牺牲层之间会形成锯齿状的接触边缘,此锯齿状接触边缘为规则图形,能够保证腐蚀液均匀分布,从而使得半导体层与AlAs牺牲层之间的接触面的腐蚀程度保持一致,避免在剥离的过程中需要施加时大时小的力。
通过蚀刻的方式在AlAs牺牲层上形成多个锥形凹陷部,多个锥形凹陷部在外延结构的横截面上形成类似锯齿状的切面边缘,半导体层与AlAs牺牲层之间通过锯齿状边缘相结合,需要剥离衬底时,锯齿状的切面边缘一方面能够提高对AlAs牺牲层的腐蚀效果,另一方面还能减小AlAs牺牲层所受到的应力,能够实现GaAs衬底的轻松剥离,从而降低外延结构的生产成本。
如图4所示,所述半导体层101从下至上依次包括低温P型GaP层4、高温P型GaP层5、P型AlInP限制层6、MQW多量子阱发光层7、N型AlInP限制层8和N型GaAs接触层9,以形成完整的LED外延结构。为了提升腐蚀效果,本发明创造性地在所述AlAs牺牲层3上设置有多个锥形凹陷部301;对应地,所述低温P型GaP层4的下表面设置有多个锥形凸起部401,多个所述锥形凸起部401分别嵌入多个所述锥形凹陷部301内。具体地,所述锥形凹陷部301的底面位于所述AlAs牺牲层3的上表面,所述锥形凹陷部301为形成于所述AlAs牺牲层3上的上大下小的圆锥形凹陷。
通过在AlAs牺牲层3的上表面设置有多个锥形凹陷部301,在低温P型GaP层4的下表面设置有与锥形凹陷部301对应的锥形凸起部401,低温P型GaP层4通过锥形凸起部401和锥形凹陷部301的互相咬合而设置于AlAs牺牲层3上,多个锥形凹陷部301在外延结构的横截面上形成类似锯齿状的切面边缘,需要剥离衬底时,锯齿状的切面边缘一方面能够提高对AlAs牺牲层3的腐蚀效果,另一方面还能减小AlAs牺牲层3所受到的应力,能够实现GaAs衬底1的轻松剥离,从而降低外延结构的生产成本。剥离后的LED外延结构如图5所示。
总的来说,本发明提供了一种LED外延结构,其外延结构为在GaAs衬底1上依次生长的GaAs缓冲层2、AlAs牺牲层3、低温P型GaP层4、高温P型GaP层5、P型AlInP限制层6、MQW多量子阱发光层7、N型AlInP限制层8和N型GaAs接触层9。上述结构的实现过程为:先将GaAs衬底1放置于MOCVD反应室内生长GaAs缓冲层2,再生长AlAs牺牲层3,再将GaAs衬底1、GaAs缓冲层2和AlAs牺牲层3整体取出,并在AlAs牺牲层3上蚀刻出多个锥形凹陷部301;蚀刻完成后,再次将衬底放入MOCVD反应室,依次生长低温P型GaP层4、高温P型GaP层5、P型AlInP限制层6、MQW多量子阱发光层7、N型AlInP限制层8和N型GaAs接触层9,得到完整的LED外延结构。这种方式生长的外延层,在蚀刻AlAs牺牲层3时,其AlAs牺牲层3与其上低温P型GaP层4结合处所形成的锯齿状边缘使腐蚀溶液能够更加容易地深入到衬底内部中心,取得更好的腐蚀效果,同时减小AlAs牺牲层3和低温P型GaP层4之间所受到的应力,剥离时较容易分离AlAs牺牲层3和低温P型GaP层4,其衬底可反复多次使用,达到了降低成本的目的。
优选地,所述GaAs缓冲层2的厚度为100-1000nm,所述低温P型GaP层4的厚度为100-1000nm。若将将GaAs缓冲层2设置得过厚,能够直到很好的缓冲效果,但却会增大成本,将GaAs缓冲层2的厚度设置为100-1000nm,能够以较低的成本取得较好的缓冲效果。而将低温P型GaP层4的厚度设置为100-1000nm,则使得低温P型GaP层4能够更容易地从AlAs牺牲层3上分离开来。
更优选地,所述GaAs缓冲层2的厚度为300nm。GaAs缓冲层2的功能在于从结构上起到缓冲作用,因此,不能设置得过薄;然而,这并不意味着GaAs缓冲层2设置得越厚越好,GaAs缓冲层2设置得过厚,一方面会影响外延层的整体结构,另一方面会增加成本。大量实验数据表明,当GaAs缓冲层2的厚度设置为300nm时,即可取得相当理想的缓冲效果;若在此基础上进一步增加厚度,缓冲效果的确会更加突出,但会造成成本的大幅度提升。因此,综合考虑缓冲效果和制造成本,在本发明中,将GaAs缓冲层2的厚度设置为300nm。
优选地,所述锥形凹陷部301的底面直径为5-40nm,所述锥形凹陷部301的高为5-40nm。所述AlAs牺牲层3的厚度大于所述锥形凹陷部301的高;具体地,所述AlAs牺牲层3的厚度为10-50nm。
将锥形凹陷部301的底面直径和高设置为5-40nm,一方面具有便于成型的优点,另一方面使得腐蚀溶液能够更加高效地进入到外延结构的内部,取得更好的腐蚀效果,进而使得低温P型GaP层4能够更容易地从AlAs牺牲层3上分离开来。AlAs牺牲层3的厚度大于锥形凹陷部301的高,能够保证低温P型GaP层4和AlAs牺牲层3之间能够形成相互咬合的锯齿状切面边缘。对应地,AlAs牺牲层3的厚度设置为10-50nm,在保证低温P型GaP层4和AlAs牺牲层3之间能够形成相互咬合的锯齿状切面边缘的前提下,还能够降低制备成本。更优选地,所述AlAs牺牲层的厚度为20nm;对应地,所述锥形凹陷部的高为10nm。
优选地,在AlAs牺牲层3上,相邻两个所述锥形凹陷部301的底面相切,如此一来,可增大低温P型GaP层4和AlAs牺牲层3之间的接触面积,从而最大限度地提高AlAs牺牲层3的腐蚀效果和减小AlAs牺牲层3所受到的应力。
本发明还提供了一种LED芯片,所述LED芯片内设置有如上所述的衬底可剥离式LED外延结构。相比于现有技术中的LED芯片,本LED芯片所采用的外延结构通过在AlAs牺牲层3上设置有多个凹陷部,多个凹陷部在外延结构的横截面上形成波浪线状的切面边缘,需要剥离衬底时,波浪线状的切面边缘一方面能够提高对AlAs牺牲层3的腐蚀效果,另一方面还能减小AlAs牺牲层3所受到的应力,能够实现GaAs衬底1的轻松剥离,从而降低LED芯片的生产成本。具体地,所述凹陷部为锥形凹陷部。
如图1、图2、图3所示,本发明还提供了一种衬底可剥离式LED外延结构的制备方法,所述制备方法具体包括以下步骤:
将GaAs衬底1放入MOCVD反应室中,在GaAs衬底1上生长出GaAs缓冲层2。具体地,所述GaAs衬底1的厚度为100-1000um;比如,可以将GaAs衬底1的厚度设置为150、200、250、……850、900、950um。
在GaAs缓冲层2上生长出AlAs牺牲层3。具体地,所述AlAs牺牲层3的厚度为10-50nm;比如,可以将AlAs牺牲层3的厚度设置为10nm、20nm、30nm、40nm和50nm。
取出GaAs衬底1、GaAs缓冲层2和AlAs牺牲层3的整体,并在AlAs牺牲层3上蚀刻出多个凹陷部。优选地,所述凹陷部为锥形凹陷部301。所述锥形凹陷部301的底面直径为5-40nm,所述锥形凹陷部301的高为5-40nm。在AlAs牺牲层3生长出半导体层101。
具体地,半导体层101从下至上依次包括低温P型GaP层、高温P型GaP层、P型AlInP限制层、MQW多量子阱发光层、N型AlInP限制层和N型GaAs接触层。
如图4所示,生长出半导体层101包括以下步骤:将蚀刻完成的GaAs衬底1、GaAs缓冲层2和AlAs牺牲层3的整体再次放入MOCVD反应室中,在AlAs牺牲层3上生长低温P型GaP层4。具体地,所述低温P型GaP层4的厚度为100-1000nm,比如,可以将低温P型GaP层4的厚度设置为150nm、200nm、250nm、……850、900nm、950nm。生长低温P型GaP层4时MOCVD反应室的温度设置为500-700摄氏度,比如,生长低温P型GaP层4时MOCVD反应室的温度设置为500、550、600、650、700摄氏度。
在低温P型GaP层4上生长高温P型GaP层5。具体地,生长高温P型GaP层5时MOCVD反应室的温度设置为700-850摄氏度,比如,生长高温P型GaP层5时MOCVD反应室的温度设置700、750、800、850摄氏度。
在高温P型GaP层5上生长P型AlInP限制层6。
在P型AlInP限制层6上生长MQW多量子阱发光层7。
在MQW多量子阱发光层7上生长N型AlInP限制层8。
在N型AlInP限制层8上生长N型GaAs接触层9。到此,得到如图4所示的衬底可剥离式LED外延结构。
在MOCVD反应室内,在GaAs衬底1上生长GaAs缓冲层2,再生长AlAs牺牲层3,然后将衬底取出,在衬底AlAs层上蚀刻出多个锥形凹陷部301,再将衬底放入MOCVD反应室中生长低温P型GaP层4、高温P型GaP层5、P型AlInP限制层6、MQW多量子阱发光层7、N型AlInP限制层8和N型GaAs接触层9等结构。如图5所示,通过上述方案所得到的LED外延结构,在AlAs牺牲层3和低温P型GaP层4结合处形成锯齿状边缘,可通过腐蚀溶液有效腐蚀AlAs牺牲层3,从而将GaAs衬底1和GaAs缓冲层2剥离下来,实现衬底的循环利用,进而达到降低成本的目的。
综上所述,本发明提供了一种衬底可剥离式LED外延结构、一种LED芯片及一种衬底可剥离式LED外延结构的制备方法,技术方案的核心是:在AlAs牺牲层3的上表面设置有多个锥形凹陷部301,在低温P型GaP层4的下表面设置有与锥形凹陷部301对应的锥形凸起部401,低温P型GaP层4通过锥形凸起部401和锥形凹陷部301的互相咬合而设置于AlAs牺牲层3上。多个锥形凹陷部301在外延结构的横截面上形成类似锯齿状的切面边缘,需要剥离衬底时,锯齿状的切面边缘一方面能够提高对AlAs牺牲层3的腐蚀效果,另一方面还能减小AlAs牺牲层3所受到的应力,能够实现GaAs衬底1的轻松剥离,从而降低外延结构的生产成本。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (8)

1.一种衬底可剥离式LED外延结构,其特征在于,包括:
GaAs衬底;
GaAs缓冲层,所述GaAs缓冲层设置于所述GaAs衬底上;
AlAs牺牲层,所述AlAs牺牲层设置于所述GaAs缓冲层上,所述AlAs牺牲层上设置有多个周期性排列的锥形凹陷部,相邻两个所述锥形凹陷部的底面相切,所述锥形凹陷部的锥形底面直径为5-40nm,所述锥形凹陷部的高为5-40nm;
半导体层,所述半导体层设置于所述AlAs牺牲层上。
2.根据权利要求1所述的一种衬底可剥离式LED外延结构,其特征在于:
所述半导体层从下至上依次包括低温P型GaP层、高温P型GaP层、P型AlInP限制层、MQW多量子阱发光层、N型Al InP限制层和N型GaAs接触层;
所述低温P型GaP层的下表面设置有多个锥形凸起部,多个所述锥形凸起部分别嵌入多个所述锥形凹陷部内。
3.根据权利要求2所述的一种衬底可剥离式LED外延结构,其特征在于:
所述GaAs缓冲层的厚度为100-1000nm,所述低温P型GaP层的厚度为100-1000nm。
4.根据权利要求1或2所述的一种衬底可剥离式LED外延结构,其特征在于:
所述AlAs牺牲层的厚度大于所述锥形凹陷部的高,所述AlAs牺牲层的厚度为10-50nm。
5.根据权利要求1所述的一种衬底可剥离式LED外延结构,其特征在于:
所述锥形凹陷部的底面位于所述AlAs牺牲层的上表面,所述锥形凹陷部为形成于所述AlAs牺牲层上的上大下小的圆锥形凹陷。
6.根据权利要求5所述的一种衬底可剥离式LED外延结构,其特征在于:
相邻两个所述锥形凹陷部的底面相切。
7.一种LED芯片,其特征在于,所述LED芯片内设置有权利要求1-6任一项所述的衬底可剥离式LED外延结构。
8.一种衬底可剥离式LED外延结构的制备方法,所述衬底可剥离式LED外延结构为权利要求1-6任一项所述的衬底可剥离式LED外延结构,其特征在于,所述制备方法包括以下步骤:
在GaAs衬底上生长出GaAs缓冲层;
在GaAs缓冲层上生长出AlAs牺牲层;
在AlAs牺牲层上设置有多个周期性排列的锥形凹陷部,相邻两个所述锥形凹陷部的底面相切,所述锥形凹陷部的锥形底面直径为5-40nm,所述锥形凹陷部的高为5-40nm;
在AlAs牺牲层生长出半导体层。
CN202010190471.9A 2020-03-18 2020-03-18 Led外延结构、led芯片及外延结构的制备方法 Active CN111540816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010190471.9A CN111540816B (zh) 2020-03-18 2020-03-18 Led外延结构、led芯片及外延结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010190471.9A CN111540816B (zh) 2020-03-18 2020-03-18 Led外延结构、led芯片及外延结构的制备方法

Publications (2)

Publication Number Publication Date
CN111540816A CN111540816A (zh) 2020-08-14
CN111540816B true CN111540816B (zh) 2025-07-18

Family

ID=71978668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010190471.9A Active CN111540816B (zh) 2020-03-18 2020-03-18 Led外延结构、led芯片及外延结构的制备方法

Country Status (1)

Country Link
CN (1) CN111540816B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120076512B (zh) * 2025-04-24 2025-08-26 天津工业大学 一种芯片结构和制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403839A (zh) * 2011-03-03 2013-11-20 欧司朗光电半导体有限公司 用于制造薄膜半导体本体的方法和薄膜半导体本体
KR20140008012A (ko) * 2012-07-10 2014-01-21 서울바이오시스 주식회사 질화물 반도체층과 성장 기판 분리 방법
CN104025319A (zh) * 2011-12-14 2014-09-03 首尔伟傲世有限公司 半导体装置和制造半导体装置的方法
CN104347359A (zh) * 2014-09-18 2015-02-11 厦门乾照光电股份有限公司 一种高效的衬底剥离方法
CN211350682U (zh) * 2020-03-18 2020-08-25 重庆康佳光电技术研究院有限公司 一种衬底可剥离式led外延结构及led芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384535B (zh) * 2008-12-30 2013-02-01 國立中興大學 Epitaxial substrate
CN104221170B (zh) * 2012-03-19 2017-02-22 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件
CN103199161B (zh) * 2013-03-22 2016-01-06 中国科学院物理研究所 一种在GaP表面制备锥状结构的方法
DE102018002426A1 (de) * 2018-03-26 2019-09-26 Azur Space Solar Power Gmbh Stapelförmiges III-V-Halbleiterzeug und Herstellungsverfahren
CN110379898B (zh) * 2019-05-22 2020-11-17 华灿光电(苏州)有限公司 发光二极管外延片及其生长方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403839A (zh) * 2011-03-03 2013-11-20 欧司朗光电半导体有限公司 用于制造薄膜半导体本体的方法和薄膜半导体本体
CN104025319A (zh) * 2011-12-14 2014-09-03 首尔伟傲世有限公司 半导体装置和制造半导体装置的方法
KR20140008012A (ko) * 2012-07-10 2014-01-21 서울바이오시스 주식회사 질화물 반도체층과 성장 기판 분리 방법
CN104347359A (zh) * 2014-09-18 2015-02-11 厦门乾照光电股份有限公司 一种高效的衬底剥离方法
CN211350682U (zh) * 2020-03-18 2020-08-25 重庆康佳光电技术研究院有限公司 一种衬底可剥离式led外延结构及led芯片

Also Published As

Publication number Publication date
CN111540816A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
CN101494267B (zh) 一种基于衬底剥离的氮化镓基发光器件的制作方法
US9000464B2 (en) Semiconductor structure for substrate separation and method for manufacturing the same
TWI419355B (zh) 高光取出率的發光二極體晶片及其製造方法
JP2014120695A (ja) 半導体発光素子
CN102479892A (zh) 制造垂直发光器件的方法及用于该发光器件的衬底组件
CN103515503B (zh) 一种垂直结构发光二极管及其制造方法
KR20120003119A (ko) 반도체 발광소자 및 이를 제조하는 방법
CN100386890C (zh) 一种GaN基发光二极管的制作方法
CN104160519A (zh) 具有改善的光提取效率的发光二极管及其制造方法
CN103258926B (zh) 一种led垂直芯片结构及制作方法
JP4588638B2 (ja) 半導体発光素子及びその製造方法
CN102779915A (zh) 倒装发光二极管及其制备方法
CN111063773A (zh) 衬底、led及其制造方法
CN102255010A (zh) 一种氮化镓发光二极管的制作方法
US8367443B2 (en) Method of manufacturing semiconductor light emitting device
TWI623115B (zh) 具粗化表面之薄膜式覆晶發光二極體及其製造方法
CN111540816B (zh) Led外延结构、led芯片及外延结构的制备方法
CN115207172A (zh) 垂直发光芯片及其制备方法
TWI459592B (zh) 奈米級側向成長磊晶之薄膜發光二極體及其製作方法
US8945958B2 (en) Methods for manufacturing light emitting diode and light emitting device
CN104835891B (zh) 倒装led芯片及其制作方法
CN211350682U (zh) 一种衬底可剥离式led外延结构及led芯片
CN108598237B (zh) 半导体器件及其制备方法
CN204558513U (zh) 倒装led芯片
CN102447020A (zh) 制造高亮度垂直式发光二极管的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Applicant after: Chongqing Kangjia Optoelectronic Technology Co.,Ltd.

Address before: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Applicant before: Chongqing Kangjia Photoelectric Technology Research Institute Co.,Ltd.

Country or region before: China

GR01 Patent grant
GR01 Patent grant