CN1115119A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1115119A CN1115119A CN95106466A CN95106466A CN1115119A CN 1115119 A CN1115119 A CN 1115119A CN 95106466 A CN95106466 A CN 95106466A CN 95106466 A CN95106466 A CN 95106466A CN 1115119 A CN1115119 A CN 1115119A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- hole
- gas
- forms
- annealing steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H10P95/00—
-
- H10W20/097—
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明揭示一种半导体器件，该器件的构成包括：在表面形成集成电路的半导体基片，形成在该基片上且具有通达集成电路的第1通孔的第1绝缘膜，形成在第1绝缘膜上的电容元件，形成在第1绝缘膜上覆盖电容元件且具有分别通达上电极和下电极的第2通孔的第2绝缘膜，以及形成分别通过第1和第2通孔与集成电路和电容元件连接的电极布线。所述电容元件电介质膜的氢面密度在1011个/cm2以下。
Description
本发明涉及具有介电常数大的电介质膜电容元件的半导体器件及其制造方法。
随着信息通信领域的进展，为了实现大容量数据的高速处理，半导体存储器等半导体集成电路的高集成化不断进步。又，以信息通信机器的小型化和降低费用为目的，基于高集成化的芯片面积的减小和零件个数的削减也在向前发展。
在这样的背景下，近几年，盛行研究在半导体集成电路上用高介电常数的金属氧化物电介质材料，例如：钛酸钡(BTO)、钛酸锶(STO)、钛锆酸铅(PZT)等，形成电容元件的技术。具有这种高介电常数的电介质材料，比以往集成电路内形成电容元件的氧化硅和氮化硅等电介质材料，具有高达数十倍至数百倍的介电常数。因而，形成用高价电常数的电介质材料的电容元件，能比以往显著地减小集成电路内电容元件的占有面积，实现高集成化。
又，采用PZT那样的强电介质膜的电容元件，因会自然极化，即使除去外加电场，自然极化仍有残留，所以能实现即使切断电源存储内容也不消失的非易失性存储器。
具有采用强电介质的电容元件的半导体器件，例如半导体存储器器件，通常如以下所述制作。
首先，在硅基片上形成元件隔离用的氧化膜，接着形成由扩散层、栅绝缘膜和栅极组成的MOS晶体管。然后形成覆盖MOS晶体管和元件隔离用氧化膜的层间绝缘膜，并形成在该层间绝缘膜上顺序积层下电极、强电介质膜和上电极的电容元件。在电容元件形成后，为了根据需要，加速强电介质膜的烧结，改善结晶状，在600—900℃的氧气中进行热处理。
接着，用保护膜覆盖在含有电容元件的层间绝缘膜上。然后，分别形成贯通层间绝缘膜和保护膜并到达扩散层的第1通孔和贯通保护膜并到达电容元件的下电极和上电极的第2通孔。
接着，形成通过第1通孔接触扩散层的电极布线和通过第2通孔各自接触下电极和上电极的电极布线。
然而，在具有用这样制作的金属氧化物电介质材料的电容元件的半导体存储器器件中，高温热处理时氧气会到达MOS晶体管，在其硅界面产生能级。因此，晶体管的特性会劣化。
又，用这种电介质材料的半导体存储器器件，其寿命未必长。其原因可认为是电介质膜吸留氢的缘故。采用由含氢气的金属氧化物电介质材料的电容，通常在外加电场时电介质材料中的氢会移动并生成空间电荷。因此，反复外加电场时，电介质特性劣化，电容的寿命缩短。作为防止采用金属氧化物电介质材料的电容的这种电介质特性劣化的方法，建议在惰性气体或真空中以500℃以上的温度进行退火，使电介质材料中的氢放出。
然而，在前述半导体存储器器件中采用所建议的退火方法时，电容元件的漏电流变大，而且寿命特性未必改善。
本发明的半导体器件，由在其表面形成集成电路的半导体基片、在该半导体基片上形成的第1绝缘膜、在该第1绝缘膜上形成的电容元件、在第1绝缘膜上形成覆盖该电容元件的第2绝缘膜和电极布线构成。电介质膜具有1011个/cm2以上的氢面密度。又，在第1绝缘膜上设有通达集成电路的第1通孔，在第2绝缘膜上设有分别通达上电极和下电极的第2通孔。然后，电极布线通过第1和第2通孔分别连接集成电路和电容元件。
本发明的半导体器件的制造方法，由在形成集成电路的半导体基片的表面上形成第1绝缘膜的步骤、在该第1绝缘膜上形成采用有高介电常数的电介质膜的电容元件的步骤、在第1绝缘膜上形成第2绝缘膜覆盖电容元件的步骤、在第1绝缘膜和第2绝缘膜上形成通达集成电路的第1通孔的步骤、在第2绝缘膜上形成分别通达电容元件的上电极和下电极的第2通孔的步骤、在氢气或氢与惰性气体的混合气体中以350℃—500℃的温度进行退火的步骤、在该退火步骤后从氧气及惰性气体和它们的混合气体中选择一种气体且在所选气体中以300℃—450℃的温度进行脱氧处理的步骤，以及形成通过第1和第2通孔连接集成电路和电容元件的电极布线的步骤组成。
又，这里所说的有高介电常数的电介质膜是由介电常数100以上的电介质材料做成的膜。这种电介质材料中，不只是STO那样的介电常数大的通常电介质，而且也包含PZT那样的强电介质。
本发明的主要特征是电容元件的电介质膜的氢面密度在1011个/cm2以下。本发明者们调查了电介质膜中的氢面密度与漏电流的关系和电介质膜中的氢面密度与电介质膜的破坏时间的关系，其结果示于图1。但，左纵轴表示电容元件的漏电流值，右纵轴表示电介质膜外加1MV/cm的电场时电介质膜达到破坏的时间。又，电介质膜用钛酸锶材料，上电极和下电极用白金。
如图1所示，漏电流在电介质膜中氢面密度减小的同时减小，在氢面密度的值约为1011个/cm2以下时最小。另一方面，破坏时间在氢面密度减小的同时变长，在约1011个/cm2以下时最长。这种现象，可认为是由于氢面密度减少的同时，电介质膜和上电极和下电极的界面的肖脱基势垒高度，以及电介质膜的晶界势垒高度同时增高的缘故。
因而，在半导体器件中用氢面密度1011个/cm2以下的电介质膜的场合，电容元件的漏电流成分极小且电容元件的寿命也显著变长。例如，在保持温度125℃外加电压5.5V的条件下，该半导体器件的推定寿命达10年以上。
图1是表示在具有电容元件的半导体器件中，电介质膜中氢面密度和电容元件的漏电流及电介质膜的破坏时间关系的曲线。
图2是本发明的半导体器件的模式截面图。
图3是关于本发明第1实施例的半导体器件的制造工序图。
图4是关于本发明第2实施例的半导体器件的制造工序图。
图5是关于本发明第3实施例的半导体器件的制造工序图。
下面对本发明的第1实施例参照图2和图3进行说明。
首先，在P型硅基片上形成N阱区2、元件隔离用的N+区3、元件隔离用P+区4、元件隔离用的厚氧化膜5，进而用通常的半导体形成技术形成由栅极6a和扩散区6b组成的晶体管为代表的集成电路。然后按CVD方法形成覆盖该集成电路范围及氧化膜5的层间绝缘膜7(第1绝缘膜)。
接着，在层间绝缘膜7上所定的区域，利用溅射法顺次积层白金的下电极8、由钛酸锶做成的高介电常数电介质膜9和白金的上电极10，形成薄膜型的电容元件16。
接着，为了保护电容元件16，用CVD方法形成至少覆盖电容元件16的保护膜11(第2绝缘膜)。然后，通过蚀刻，在保护层11上形成在下电极8和上电极10连接电极布线13用的第2通孔15。
接着，在氮气中以600℃的温度进行1小时热处理。实施该热处理的主要目的是使由溅射和触刻等加到电介质膜9的损伤复元。又，该热处理在非还原性气体中进行。作为非还原性气体，除氮气外也可用氩和氦等惰性气体。又，也可用氧气，氧气与惰性气体的混合气体等的氧化性气体。该非还原性气体中的热处理，在300℃—800℃的温度范围内以数分钟到数小时的适当时间进行。
接着，利用蚀刻，在层间绝缘膜17和保护膜11上形成栅极6a和扩散区6b连接电极布线用的第1通孔14。
接着，在用氢和氮的混合气体组成的还原性气体中以400℃温度进行退火处理。由这种退火处理，能减小栅电极6a下的栅绝缘膜界面能级密度，恢复晶体管特性。又，该还原性气体中的退火处理，用氢气和氢气与惰性气体的混合气体的还原性气体是令人满意的。退火处理温度，在350℃—500℃的范围是令人满意的。在这个温度范围中，氢对电介质膜9的不良影响比较小且能获得减小界面能级密度的效果。
接着，在氮气的惰性气体中，以350℃温度进行脱氢处理，除去电介质膜9中的氢。由这种脱氢处理，电介质膜9的氢面密度成为1011个/cm2以下。又，这种脱氢处理，除氮气外，用氩和氦等惰性气体是令人满意的。此外，也能用氧气、氧气与惰性气体的混合气体等的氧化性气体。这种处理，在300℃—450℃的温度范围以数分钟到数小时的时间进行是令人满意的。处理温度超过450℃时，又产生界面能级，小于300℃时，不能充分除去电介质膜中的氢。
接着，在第1通孔14和第2通孔15的内壁及底部形成由钛钨合金组成的扩散阻挡层12后，形成由铝组成的电极布线13。
在这种半导体器件的制造方法中，在第1通孔14形成前进行非还原性气体中的热处理。这种场合，集成电路还被层间绝缘膜7及保护膜11覆盖着，所以比较能抑制上述热处理产生的界面能级。因而，由还原性气体中的退火处理，容易降低界面能级。又，在还原性气体中退火处理，电介质膜9中吸收的氢，由这种退火处理之后的脱氢处理而被除去。这种脱氢处理，因在300℃—450℃的低温下进行，集成电路的界面能级密度保持较小的状态，电介质膜9的氢面密度能在1011个/cm2以下。
关于第2实施例参照图4进行说明。本实施例从保护膜形成工序到脱氢处理工序间的工序，与图3所示的第1实施例不同。但本实施例的各工序制造条件，与第1实施例的场合相同。
首先，与第1实施例一样，进行从半导体的形成工序到保护膜11的形成工序。接着，在保护膜11形成后，进行介质膜9的非还原性气体中热处理。然后，形成第1通孔14，接着进行还原性气体中退火处理。进而，形成第2通孔15后，进行脱氢处理。接着，形成扩散阻挡层12，进而形成电极布线13。
在第2实施例中，在形成第2通孔15前，也就是说在电容元件16覆盖着保护膜11的状态下，进行还原性气体中的退火处理，所以电介质膜9上不易吸收氢。因而，电介质膜9不难除氢，能容易地得到氢面密度1011个/cm2以下的电介质膜9。
关于第3实施例参照图5进行说明。本实施例从保护膜形成工序到脱氢处理工序间的工序，与图3所示的第1实施例不同，又与图4所示的第2实施例也不同。但本实施例的各工序制造条件，与第1实施例的场合相同。
首先，与第1实施例一样，进行从半导体的形成工序到保护膜11的形成工序。接着，在保护膜11形成后，形成第1通孔14和第2通孔15。然后，顺次进行电介质膜9的非还原性气体中热处理、还原性气体中退火处理、脱氢处理。接着，形成扩散阻挡层12，进而形成电极布线13。
在第3实施例中，也因在还原性气体中退火处理之后进行脱氢处理，所以在减小集成电路界面能级的同时，能得到氢面密度1011个/cm2以下的电介质膜9。又，本实施例中，在第1通孔14的形成后，接着进行第2通孔15的形成，能够同时在一次工序中进行第1通孔14的形成和第2通孔15的形成。又，因构成连续进行非还原性气体中热处理、还原性气体中退火处理、脱氢处理等各种热处理的制造工序，富有生产性。
第4实施例在图3所示的第1实施例的电极布线形成工序后，又进行第2次还原性气体中退火处理，其后进行第2次脱氢处理。这些第2次还原性气体中退火处理和脱氢处理的处理条件与第1实施例的第1次还原性气体中退火处理和脱氢处理的处理条件相同。这种第2次还原性气体中退火处理的进行，主要为了使电极布经形成时减小集成电路上产生的界面能级。又，第2次脱氢处理的进行，主要为了除去第2次还原性气体中退火处理时电介质膜9吸收的氢。
通过增加这些第2次处理，比第1实施例的场合，能得到晶体管特性更好且电介质膜9的氢面密度更小的半导体器件。又，这些第2次处理，在第2实施例的电极布线形成工序后进行的场合和在第3实施例的电极布线形成工序后进行的场合，都给出与第4实施例的场合相同的效果。
第5实施例是在图3所示的第1实施例的电极布线形成工序后，又增加氮气中400℃温度的退火处理工序。这种退火处理是为改善扩散阻挡层12和集成电路的接触而进行的。又，这种退火处理，为了不使电极布线13氧化，为了尽可能抑制界面能级的再次产生。除氮气外在氩和氦等惰性气体中以300℃—500℃的温度进行，是令人满意的。这种用来改善接触的惰性气体中的退火处理，在第2实施例的电极布线形成工序后进行的场合及在第3实施例的电极布线形成工序后进行的场合，都能带来与第4实施例的场合相同的效果。又，不会因这种惰性气体中的退火处理而电介质膜9的氢面密度增大，氢面密度的值保持在小于1011个/cm2。
在前述实施例中，就在集成电路形成后的半导体基片上形成电容元件的半导体器件进行了说明，这种保持电介质膜的氢面密度小于1011个/cm2的值的技术，能应用到如滤波器那样的在绝缘性基片上形成电容元件的电子电路器件中。下面示出的是这种电子电路器件的一例。
首先，在氧化铝的绝缘性基片上形成白金的下电极。然后，在该下电极上形成STO的电介质膜，进而，在该电介质膜上形成白金的上电极。下电极、电介质膜和上电极，都用通常的溅射法形成。然后，采用CVD法以氮化硅的保护膜覆盖这样形成的电容元件。
接着，在氮气的惰性气体中用380℃的温度进行脱氢处理。由该脱氢处理，电介质膜的氢面密度成为1011个/cm2以下。又，该脱氢处理除氮气外，用氩和氦等惰性气体是令人满意的。此外，也可用氧气和氧气与惰性气体的混合气体等氧化性气体。关于处理温度，当低于300℃时，不能从电介质膜充分地除去氢。当处理温度超过450℃时，绝缘性基本上形成的铜布线的损伤增大。因而，这种处理温度，在300℃—450℃的温度范围用数分钟到数小时的范围进行，是令人满意的。
本发明，不限于前述实施例，当然可是种种的变形例子。例如，电容元件的高介电常数电介质膜材料中，除STO外，也可以用BTO和PZT等钙钛矿型的金属氧化物电介质材料。扩散阻挡层的材料中，除钛钨合金外，也可以用氮化钛和氮化钛钨合金。又，电极布经材料中，除铝外，也可以用铝为主体的合金。
因此，存在于本发明真正的精神和范围内的变形例子，全部包含在权利要求的范围之中。
Claims (9)
1. 一种半导体器件，其特征在于，该器件的构成包括：在表面形成集成电路的半导体基片，形成在所述半导体基本上且具有通达所述集成电路的第1通孔的第1绝缘膜，由所述第1绝缘膜上形成的下电极、形成在所述下电极上且具有高介电常数的电介质膜和形成在所述电介质膜上的上电极组成的电容元件，形成在所述第1绝缘膜上覆盖所述电容元件且具有分别通达所述上电极和所述下电极的第2通孔的第2绝缘膜，以及通过所述第1和第2通孔分别与所述集成电路和所述电容元件连接的电极布线；所述电介质膜的氢面密度在1011个/cm2以下。
2. 一种电子电路器件，其特征在于，该器件的构成包括：绝缘性基片，由形成在所述绝缘性基片上的下电极、形成在所述下电极上且具有高介电常数的电介质膜和形成在所述电介质膜上的上电极组成的电容元件；所述电介质膜的氢面密度在1011个/cm2以下。
3. 一种半导体器件的制造方法，其特征在于，该制造方法包括下述步骤：在已形成集成电路的半导体基片的表面上形成第1绝缘膜的步骤，在所述第1绝缘膜上形成由下电极、形成在该下电极上且具有高介电常数的电介质膜和形成在该电介质膜上的上电极组成的电容元件的步骤，在所述第1绝缘膜上形成第2绝缘膜覆盖所述电容元件的步骤，在所述第1绝缘膜和所述第2绝缘膜上形成通达所述集成电路的第1通孔的步骤，在所述第2绝缘膜上形成通达所述上电极和所述下电极的第2通孔的步骤，在氢气或者氢气与惰性气体的混合气体组成的还原性气体中以350℃—500℃的温度进行退火的退火步骤，所述退火步骤后从氧气、惰性气体和它们的混合气体中选择一种气体且在所述气体中以300℃—450℃的温度进行加热的脱氢处理步骤，以及形成通过所述第1和第2通孔与所述集成电路和所述电容元件连接的电极布线的步骤。
4. 如权利要求3所述的半导体器件的制造方法，其特征在于，所述第1通孔形成步骤、所述第2通孔形成步骤，所述退火步骤和所述脱氢处理步骤，按所述第2通孔形成步骤、所述第1通孔形成步骤、所述退火步骤和所述脱氢处理步骤的顺序进行，进而在所述第2通孔形成步骤和第1通孔形成步骤之间，增加从惰性气体、氧气和它们的混合气体中选择一种气体且在所选气体中以300℃—800℃的温度进行热处理的步骤。
5. 如权利要求3所述的半导体器件的制造方法，其特征在于，所述第1通孔形成步骤、所述第2通孔形成步骤、所述退火步骤和所述脱氢处理步骤，按所述第1通孔形成步骤、所述退火步骤、所述第2通孔形成步骤和所述脱氢处理步骤的顺序进行，进而在所述第1通孔形成步骤前，增加从惰性气体、氧气和它们的混合气体中选择一种气体且在所选气体中以300℃—800℃的温度进行热处理的步骤。
6. 如权利要求3所述的半导体器件的制造方法，其特征在于，所述第1通孔形成步骤、所述第2通孔形成步骤、所述退火步骤和所述脱氢处理步骤，按所述第1通孔形成步骤、所述第2通孔形成步骤、所述退火步骤和所述脱氢处理步骤的顺序进行，进而在所述第2通孔形成步骤和所述退火步骤之间，增加从惰性气体、氧气和它们的混合气体中选择一种气体且在所选气体中以300℃—800℃的温度进行热处理的步骤。
7. 如权利要求3所述的半导体器件的制造方法，其特征在于，在所述电极布线形成步骤前，所述退火步骤和所述脱氢处理步骤分别作为第1退火步骤和第1脱氢处理步骤进行，在所述电极布线形成步骤后，增加在氢气或者氢气与惰性气体的混合气体组成的还原性气体中以350℃—500℃的温度进行退火的第2退火步骤，在所述第2退火步骤后，增加从氧气、惰性气体和它们的混合气体中选择一种气体且在所选气体中以300℃—450℃的温度进行加热的第2脱氢处理步骤。
8. 如权利要求3所述的半导体器件的制造方法，其特征在于，在所述电极布线形成步骤后，增加在惰性气体中以300℃—500℃的温度进行改善接触的退火步骤。
9. 一种电子电路器件的制造方法，其特征在于，该制造方法包括下述步骤：在绝缘性基片上形成由下电极、形成在该下电极且具有高介电常数的电介质膜和形成在该电介质膜上的上电极组成的电容元件的步骤，以及从氧气、惰性气体和它们的混合气体中选择一种气体且在所选气体中以300℃—450℃的温度进行加热的脱氢处理步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06138689A JP3119997B2 (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の製造方法 |
| JP138689/94 | 1994-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1115119A true CN1115119A (zh) | 1996-01-17 |
| CN1079585C CN1079585C (zh) | 2002-02-20 |
Family
ID=15227817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95106466A Expired - Fee Related CN1079585C (zh) | 1994-06-21 | 1995-06-21 | 半导体器件及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5644158A (zh) |
| EP (1) | EP0689236B1 (zh) |
| JP (1) | JP3119997B2 (zh) |
| KR (1) | KR100236691B1 (zh) |
| CN (1) | CN1079585C (zh) |
| DE (1) | DE69529942T2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316573C (zh) * | 2002-12-25 | 2007-05-16 | 富士通株式会社 | 半导体装置的制造方法 |
| CN103748686A (zh) * | 2011-08-05 | 2014-04-23 | 硅存储技术公司 | 具有高k电介质和金属栅的非易失性存储器单元 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801076A (en) * | 1995-02-21 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of making non-volatile memory device having a floating gate with enhanced charge retention |
| US6040616A (en) * | 1995-06-06 | 2000-03-21 | Lucent Technologies Inc. | Device and method of forming a metal to metal capacitor within an integrated circuit |
| DE19640241C1 (de) * | 1996-09-30 | 1998-04-16 | Siemens Ag | Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische Schicht und Verwendung des Verfahrens |
| US6045588A (en) | 1997-04-29 | 2000-04-04 | Whirlpool Corporation | Non-aqueous washing apparatus and method |
| US7534304B2 (en) | 1997-04-29 | 2009-05-19 | Whirlpool Corporation | Non-aqueous washing machine and methods |
| US6115281A (en) * | 1997-06-09 | 2000-09-05 | Telcordia Technologies, Inc. | Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors |
| JPH1154721A (ja) * | 1997-07-29 | 1999-02-26 | Nec Corp | 半導体装置の製造方法および製造装置 |
| KR100539425B1 (ko) * | 1998-01-15 | 2006-03-14 | 주식회사 휴비스 | 항균방취성이 우수한 섬유용 폴리에테르에스테르계 탄성사의제조방법 |
| US6232153B1 (en) * | 1998-06-04 | 2001-05-15 | Ramtron International Corporation | Plastic package assembly method for a ferroelectric-based integrated circuit |
| JP2000003991A (ja) * | 1998-06-15 | 2000-01-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6201276B1 (en) * | 1998-07-14 | 2001-03-13 | Micron Technology, Inc. | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films |
| US6322849B2 (en) * | 1998-11-13 | 2001-11-27 | Symetrix Corporation | Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas |
| TW434877B (en) * | 1998-12-03 | 2001-05-16 | Matsushita Electronics Corp | Semiconductor memory device and method for manufacturing the same |
| US6204158B1 (en) * | 1998-12-18 | 2001-03-20 | Advanced Technology Materials, Inc. | Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate |
| KR100308131B1 (ko) * | 1999-10-01 | 2001-11-02 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
| US7513132B2 (en) | 2003-10-31 | 2009-04-07 | Whirlpool Corporation | Non-aqueous washing machine with modular construction |
| KR100471163B1 (ko) * | 2002-03-14 | 2005-03-09 | 삼성전자주식회사 | 커패시터들을 갖는 반도체소자의 제조방법 |
| KR100476893B1 (ko) | 2002-05-10 | 2005-03-17 | 삼성전자주식회사 | 상변환 기억 셀들 및 그 제조방법들 |
| US6784114B1 (en) * | 2003-02-28 | 2004-08-31 | Board Of Regents The University Of Texas System | Monatomic layer passivation of semiconductor surfaces |
| US20040266211A1 (en) * | 2003-02-28 | 2004-12-30 | Board Of Regents, The University Of Texas System | Semiconductor interfaces |
| US7504155B2 (en) * | 2003-02-28 | 2009-03-17 | Board Of Regents, The University Of Texas System | Suppression of chemical reactivity on semiconductor surfaces |
| US7303996B2 (en) * | 2003-10-01 | 2007-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics |
| US7739891B2 (en) | 2003-10-31 | 2010-06-22 | Whirlpool Corporation | Fabric laundering apparatus adapted for using a select rinse fluid |
| US7695524B2 (en) | 2003-10-31 | 2010-04-13 | Whirlpool Corporation | Non-aqueous washing machine and methods |
| US7513004B2 (en) | 2003-10-31 | 2009-04-07 | Whirlpool Corporation | Method for fluid recovery in a semi-aqueous wash process |
| US7300468B2 (en) | 2003-10-31 | 2007-11-27 | Whirlpool Patents Company | Multifunctioning method utilizing a two phase non-aqueous extraction process |
| WO2005106105A1 (en) | 2004-04-29 | 2005-11-10 | Unilever N.V. | Dry cleaning method |
| US7966684B2 (en) | 2005-05-23 | 2011-06-28 | Whirlpool Corporation | Methods and apparatus to accelerate the drying of aqueous working fluids |
| US20110053336A1 (en) * | 2009-09-03 | 2011-03-03 | Raytheon Company | Method for selective deposition of dielectric layers on semiconductor structures |
| CN109585556B (zh) * | 2017-09-29 | 2022-01-04 | 台湾积体电路制造股份有限公司 | 半导体器件性能改进 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| WO1992002955A1 (fr) * | 1990-08-07 | 1992-02-20 | Seiko Epson Corporation | Dispositif a semi-conducteur |
| JP3131982B2 (ja) * | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| DE69213094T2 (de) * | 1991-05-08 | 1997-03-06 | Philips Electronics Nv | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator |
| JPH05110024A (ja) * | 1991-10-18 | 1993-04-30 | Sharp Corp | 半導体装置及びその製造方法 |
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
| JP3254734B2 (ja) * | 1992-06-16 | 2002-02-12 | セイコーエプソン株式会社 | 強誘電体素子の製造方法 |
-
1994
- 1994-06-21 JP JP06138689A patent/JP3119997B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-14 DE DE69529942T patent/DE69529942T2/de not_active Expired - Fee Related
- 1995-06-14 EP EP95109207A patent/EP0689236B1/en not_active Expired - Lifetime
- 1995-06-20 US US08/492,690 patent/US5644158A/en not_active Expired - Fee Related
- 1995-06-21 CN CN95106466A patent/CN1079585C/zh not_active Expired - Fee Related
- 1995-06-21 KR KR1019950016611A patent/KR100236691B1/ko not_active Expired - Fee Related
-
1997
- 1997-03-05 US US08/811,664 patent/US5943568A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316573C (zh) * | 2002-12-25 | 2007-05-16 | 富士通株式会社 | 半导体装置的制造方法 |
| CN103748686A (zh) * | 2011-08-05 | 2014-04-23 | 硅存储技术公司 | 具有高k电介质和金属栅的非易失性存储器单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002883A (ko) | 1996-01-26 |
| EP0689236A1 (en) | 1995-12-27 |
| EP0689236B1 (en) | 2003-03-19 |
| JP3119997B2 (ja) | 2000-12-25 |
| JPH088404A (ja) | 1996-01-12 |
| US5644158A (en) | 1997-07-01 |
| DE69529942T2 (de) | 2003-11-06 |
| CN1079585C (zh) | 2002-02-20 |
| DE69529942D1 (de) | 2003-04-24 |
| US5943568A (en) | 1999-08-24 |
| KR100236691B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1115119A (zh) | 半导体器件及其制造方法 | |
| CN1144290C (zh) | 半导体器件及其生产方法 | |
| US5923056A (en) | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials | |
| CN1059516C (zh) | 半导体器件的制造方法 | |
| CN1191625C (zh) | 半导体存储器及其制造方法 | |
| JP3833841B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0794600A (ja) | 半導体装置およびその製造方法 | |
| US6674633B2 (en) | Process for producing a strontium ruthenium oxide protective layer on a top electrode | |
| JPH11126881A (ja) | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 | |
| JPH11297867A (ja) | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス | |
| KR100359356B1 (ko) | 반도체 기억장치의 제조방법 | |
| CN1184691C (zh) | 半导体存储器件 | |
| CN100352063C (zh) | 半导体器件及其制造方法 | |
| US6818500B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| CN1202011A (zh) | 铁电存储器及其制作方法 | |
| JP4589092B2 (ja) | 半導体装置の製造方法 | |
| JP2002324897A (ja) | 強誘電体半導体メモリ装置及びその製造方法 | |
| JP2000156473A (ja) | 半導体装置およびその製造方法、キャパシタの製造方法 | |
| US6531729B2 (en) | Semiconductor device and method for fabricating the same | |
| JP4593204B2 (ja) | 強誘電体メモリの製造方法 | |
| KR100801202B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100792393B1 (ko) | 반도체소자의 제조방법 | |
| KR19980014185A (ko) | 커패시터 형성방법 | |
| JP2001015701A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD. Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP. Effective date: 20010707 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20010707 Applicant after: Matsushita Electric Industrial Co., Ltd. Applicant before: Matsushita Electronics Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |