[go: up one dir, main page]

CN111509034A - 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 - Google Patents

一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 Download PDF

Info

Publication number
CN111509034A
CN111509034A CN202010313779.8A CN202010313779A CN111509034A CN 111509034 A CN111509034 A CN 111509034A CN 202010313779 A CN202010313779 A CN 202010313779A CN 111509034 A CN111509034 A CN 111509034A
Authority
CN
China
Prior art keywords
source
conductivity type
type
region
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010313779.8A
Other languages
English (en)
Inventor
黄兴
陈欣璐
陈然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pn Junction Semiconductor Hangzhou Co ltd
Original Assignee
Pn Junction Semiconductor Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pn Junction Semiconductor Hangzhou Co ltd filed Critical Pn Junction Semiconductor Hangzhou Co ltd
Priority to CN202010313779.8A priority Critical patent/CN111509034A/zh
Publication of CN111509034A publication Critical patent/CN111509034A/zh
Priority to EP20931964.9A priority patent/EP4141960A4/en
Priority to PCT/CN2020/124344 priority patent/WO2021212793A1/zh
Priority to US17/920,301 priority patent/US20230178636A1/en
Priority to JP2022564223A priority patent/JP7581373B2/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10D64/0115—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法。其中具有相同栅源掺杂的场效应晶体管元胞结构，包括：碳化硅衬底，该碳化硅衬底材料的掺杂类型为第一导电类型；在碳化硅衬底的正面和背面分别设有第一导电类型半导体外延层和第一电极；在第一导电类型半导体外延层上依次设置有第二导电类型悬浮区、第一导电类型栅极注入区、第一导电类型源极注入区，栅极注入区上设置有栅极，源极注入区上设置有源极，栅极注入区和源极注入区之间设置有极间介质，所述极间介质用于对栅极和源极进行隔离。

Description

一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备 方法
技术领域
本发明属于半导体技术领域，具体涉及一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法。
背景技术
随着材料技术的发展与成熟，SiC材料的宽禁带特性使其具有更高的温度特性和耐压特性，可以突破Si基器件的限制。由于SiC/SiO2界面的性能和可靠性仍需要进一步的提高，SiC结型场效应晶体管(Junction Field Effect Transistor，JFET)器件结构受到了广泛的关注。SiC JFET除了避免SiC/SiO2界面缺陷带来的问题，更容易减小元胞尺寸带来更低的导通电阻。由于SiO2在高温下会激发更多的界面态，因此SiC JFET器件可以最大限度的发掘SiC材料在高温高压特性。
传统的SiC JFET通过PN结控制，载流子从器件的源极流出后，经过一个狭长的沟道区域，流入器件漂移区，并最终被器件漏极收集。器件沟道由位于栅极和源极间的两个PN结控制，从而控制器件的关断和开启。但传统JFET的P型栅极在器件应用层面带来了很多不利影响：首先，在器件导通时，为了避免PN结开通，器件栅极偏压Vgs不能超过PN结正向开启电压VF0(以碳化硅为例，VF0＝2.6V,即Vgs<VF0)；同时，若器件为常开型，在栅级零偏压导通时，P型栅极与N型沟道之间形成的内建电势(下称“栅极内建电势”)使沟道有一定程度的耗尽，导致沟道电阻较高；在器件处于大电流(临近饱和区)工作时，栅极内建电势导致沟道过早进入夹断状态，导致电流过早饱和，并使得该工作时的导通损耗过高。
发明内容
鉴于以上存在的技术问题，本发明用于提供一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法。
为解决上述技术问题，本发明采用如下的技术方案：
本发明第一方面提供一种具有相同栅源掺杂的场效应晶体管元胞结构，包括：
碳化硅衬底，该碳化硅衬底材料的掺杂类型为第一导电类型，
在碳化硅衬底的正面和背面分别设有第一导电类型半导体外延层和第一电极；
在第一导电类型半导体外延层上依次设置有第二导电类型悬浮区、第一导电类型栅极注入区、第一导电类型源极注入区，栅极注入区上设置有栅极，源极注入区上设置有源极，栅极注入区和源极注入区之间设置有极间介质，所述极间介质用于对栅极和源极进行隔离。
优选地，所述第一导电类型半导体外延层002厚度为5～250um，掺杂浓度为1×1014cm-3-5×1018cm-3。
优选地，元胞一侧的栅极注入区与栅极连接，元胞另一侧的栅极注入区和源极注入区共同连到源极。
优选地，第一导电类型和第二导电类型的掺杂为1×1014cm-3-2×1021cm-3的均匀或非均匀掺杂。
优选地，所述第一导电类型为N型，所述第二导电类型为P型。
优选地，所述第一导电类型为P型，所述第二导电类型为N型。
本发明第二方面提供一种具有相同栅源掺杂的场效应晶体管，包括若干如上所述的元胞结构以及场限环终端结，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
本发明第三方面提供一种具有相同栅源掺杂的场效应晶体管，包括若干如上所述的元胞结构以及结终端扩展和加场限环结终端，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
本发明第四方面提供一种具有相同栅源掺杂的场效应晶体管元胞结构的制备方法，包括以下步骤：
(a)采用碳化硅衬底，该衬底材料的掺杂类型为第一导电类型，在碳化硅衬底的正面设有第一导电类型半导体外延层，用光刻板光刻掩膜材料，遮蔽部分表面，用刻蚀工艺出碳化硅台面，刻蚀深度在0.5到5um；
(b)使用同一光刻掩膜材料进行悬浮区的离子注入，具体工艺包括：采用至少一次倾斜注入和垂直注入Al离子形成第二导电类型悬浮区，使得沟槽底部和侧壁均匀注入；
(c)剥离掩蔽层，进行垂直N注入，形成第一导电类型的栅极注入区和源极注入区；
(d)在槽的侧壁生长介质层作为电极隔离介质，对栅极和源极进行隔离；
(e)沉积金属并通过退火分别在第一导电类型的栅极注入区、源极注入区和衬底表面作为欧姆接触，合金包含硅化物或者碳化物中的至少一种
优选地，步骤进一步包括：增加至少一次倾斜注入，形成沟道注入区。
优选地，所述第一导电类型为N型，所述第二导电类型为P型。
优选地，所述第一导电类型为P型，所述第二导电类型为N型。
本发明第五方面提供一种具有相同栅源掺杂的场效应晶体管的制备方法，所述场效应晶体管包括若干元胞结构以及场限环终端结，其中元胞结构采用如上任一所述的制备方法，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
本发明第六方面提供一种具有相同栅源掺杂的场效应晶体管的制备方法，所述场效应晶体管包括若干元胞结构以及结终端扩展和加场限环结终端，其中元胞结构采用如上任一所述的制备方法，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
采用本发明具有如下的有益效果：
(1)在传统JFET的基础上引入具有第一导电类型的栅极和包围该栅极的第二导电类型悬浮区来控制器件沟道，可以增加器件栅极的正向偏压，使得Vgs可以偏置在大于pn结正向开启电压的位置。
(2)当Vgs＝0V时，由于沟道处的PN结不存在内建电势引入的反偏，器件导通电阻更低。
(3)在大电流导通情况下，器件进入饱和状态可以导通更大的电流。
(4)一个栅极连到源极，使得结构可以减小Cgd，从而减小开关损耗。
附图说明
图1为方法实施例一中碳化硅衬底的正面设有第一导电类型半导体外延层的结构示意图；
图2为方法实施例一中用刻蚀工艺出碳化硅台面的结构示意图；
图3为方法实施例一中形成第二导电类型悬浮区的结构示意图；
图4为方法实施例一中形成栅极注入区和源极注入区的结构示意图；
图5为方法实施例一中形成电极隔离介质的结构示意图；
图6为方法实施例一中形成栅极和源极的结构示意图；
图7为方法实施例二中形成沟道注入区的结构示意图；
图8为方法实施例三中一个栅极连到源极的结构示意图；
图9为方法实施例四中刻蚀注入结终端与元胞结构的有源区同时刻蚀注入的结构示意图；
图10为方法实施例五中刻蚀注入结终端与元胞结构的有源区同时刻蚀注入的结构示意图。
图11为当器件关断时沟道注入区和第二导电类型悬浮区之间的空间电荷区闭合的结构示意图；
图12为当器件导通时空间电荷区分开的结构示意图；
图13为与传统的JFET器件相比提高了栅极可加的电压的对比示意图；
图14为与传统的JFET器件相比提高了和饱和电流的对比示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
方法实施例1
本发明实施例公开了一种具有相同栅源掺杂的场效应晶体管元胞结构的制备方法，包括以下步骤：
(a)参见图1与图2，采用碳化硅衬底001，该衬底材料的掺杂类型为第一导电类型，在碳化硅衬底001的正面设有第一导电类型半导体外延层002，用光刻板光刻掩膜材料，遮蔽部分表面，用ICP(Inductively Coupled Plasma，感应耦合等离子体)刻蚀出碳化硅台面，刻蚀深度在0.5到5um，也可以采用其他刻蚀工艺。
(b)参见图3，使用同一光刻掩膜材料进行悬浮区的离子注入，具体工艺包括：采用至少一次倾斜注入和垂直注入Al离子形成第二导电类型悬浮区005，使得沟槽底部和侧壁均匀注入。
(c)参见图4，剥离掩蔽层，进行垂直N注入，形成第一导电类型的栅极注入区006和源极注入区007之后与金属形成良好的欧姆接触；
(d)参见图5，在槽的侧壁生长介质层作为电极隔离介质010，对栅极注入区006和源极注入区007进行隔离；
(e)参见图6，沉积金属并通过退火分别在栅极、源极和漏极的第一导电类型表面形成硅化物作为欧姆接触，即形成栅极、源极和漏极。
本领域技术人员可以理解的是，在一些具体应用实例中，第一导电类型为N型，第二导电类型为P型。在其他一些应用实例中，第一导电类型为P型，第二导电类型为N型。
在优选的应用实例中，第一导电类型和第二导电类型的掺杂为1×1014cm-3-2×1021cm-3的均匀或非均匀掺杂。
其中，优选的应用实例中，第一导电类型半导体外延层002厚度为5～250um，掺杂浓度为1×1014cm-3-5×1018cm-3。
方法实施例2
在方法实施例1的基础上，进一步参见图7，在步骤(b)的基础上，增加了至少一次倾斜注入形成的沟道注入区004，此次注入能量会比使用同一光刻掩膜材料进行悬浮区的离子注入中的注入能量大注入深度深，从而会改变外延层的掺杂浓度，注入能量不是停留在沟槽表面，而是达到沟道，可以增加沟道的注入浓度从而进一步减小导通电阻Rdson。
方法实施例3
在方法实施例1和方法实施例2的基础上，参见图8，进一步包括步骤(f)，元胞一侧的栅极注入区006与栅极008连接，元胞另一侧的栅极注入区006和源极注入区007共同连到源极009，使得结构可以减小Cgd，从而减小开关损耗。
方法实施例4
参见图9，本发明实施例还提供了一种具有相同栅源掺杂的场效应晶体管的制备方法，所述场效应晶体管包括若干元胞结构以及场限环终端结，其中采用方法实施例1至3中的一种进行制备，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
方法实施例5
参见图10，本发明实施例还提供了一种具有相同栅源掺杂的场效应晶体管的制备方法，场效应晶体管包括若干元胞结构以及结终端扩展和加场限环结终端，其中元胞结构采用方法实施例1至3中的一种进行制备，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
通过以上方法，可制备出具有相同栅源掺杂的场效应晶体管的元胞结构以及具有相同栅源掺杂的场效应晶体管，以下通过结构实施例进行具体的描述。
结构实施例1
通过方法实施例1制备的一种具有相同栅源掺杂的场效应晶体管元胞结构，参见图6，包括：
碳化硅衬底001，该碳化硅衬底材料的掺杂类型为第一导电类型，
在碳化硅衬底001的正面和背面分别设有第一导电类型半导体外延层002和第一电极003(即图示中的漏极)；
在第一导电类型半导体外延层002上依次设置有第二导电类型悬浮区005、第一导电类型栅极注入区006、第一导电类型源极注入区007，栅极注入区006上设置有栅极008，源极注入区上设置有源极009，栅极注入区006和源极注入区007之间设置有极间介质010，极间介质010用于对栅极008和源极009进行隔离。
其中，优选的应用实例中，第一导电类型半导体外延层002厚度为5～250um，掺杂浓度为1×1014cm-3-5×1018cm-3。
本发明实施例在传统JFET的基础上引入具有第一导电类型的栅极和包围该栅极的第二导电类型悬浮区来控制器件沟道。可以增加器件栅极的正向偏压，使得Vgs可以偏置在大于pn结正向开启电压的位置(以碳化硅为例，可以VGS＝20V)。同时，当Vgs＝0V时，由于沟道处的PN结不存在内建电势引入的反偏，器件导通电阻更低。在大电流导通情况下，器件进入饱和状态可以导通更大的电流。即相较于传统的JFET器件，本发明提高了栅极可加的电压和饱和电流，如图13和图14所示。
在优选的应用实例中，第一导电类型和第二导电类型的掺杂为1×1014cm-3-2×1021cm-3的均匀或非均匀掺杂。
结构实施例2
通过方法实施例2制备的一种具有相同栅源掺杂的场效应晶体管元胞结构，参见图7，在结构实施例1的基础上，通过在外延层上增加至少一次倾斜注入形成沟道注入区004。
通过调节沟道注入区004和第二导电类型悬浮区005的掺杂浓度，可以调节该JFET器件的阈值电压。参见图11，当器件关断时，沟道注入区004和第二导电类型悬浮区005之间的空间电荷区闭合；参见图12，当器件导通时，空间电荷区分开。
结构实施例3
参见图8，在实施例1和实施例2的基础上，其中一个栅极连到源极，使得结构可以减小Cgd，从而减小开关损耗。
结构实施例4
在结构实施例1和结构实施例2的基础上，参见图8，元胞一侧的栅极注入区006与栅极008连接，元胞另一侧的栅极注入区006和源极注入区007共同连到源极009，使得结构可以减小Cgd，从而减小开关损耗。
结构实施例5
参见图9，本发明实施例提供的一种具有相同栅源掺杂的场效应晶体管，包括若干如结构实施例1至4任一的元胞结构以及场限环终端结，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
结构实施例6
参见图10，一种具有相同栅源掺杂的场效应晶体管，其特征在于，包括若干如结构实施例1至4任一的元胞结构以及结终端扩展和加场限环结终端，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
应当理解，本文所述的示例性实施例是说明性的而非限制性的。尽管结合附图描述了本发明的一个或多个实施例，本领域普通技术人员应当理解，在不脱离通过所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种形式和细节的改变。

Claims (14)

1.一种具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，包括：
碳化硅衬底(001)，该碳化硅衬底材料的掺杂类型为第一导电类型，
在碳化硅衬底(001)的正面和背面分别设有第一导电类型半导体外延层(002)和第一电极(003)；
在第一导电类型半导体外延层(002)上依次设置有第二导电类型悬浮区(005)、第一导电类型栅极注入区(006)、第一导电类型源极注入区(007)，栅极注入区(006)上设置有栅极(008)，源极注入区上设置有源极(009)，栅极注入区(006)和源极注入区(007)之间设置有极间介质(010)，所述极间介质(010)用于对栅极(008)和源极(009)进行隔离。
2.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，所述第一导电类型半导体外延层(002)厚度为5～250um，掺杂浓度为1×1014cm-3-5×1018cm-3。
3.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，元胞一侧的栅极注入区(006)与栅极(008)连接，元胞另一侧的栅极注入区(006)和源极注入区(007)共同连到源极(009)。
4.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，第一导电类型和第二导电类型的掺杂为1×1014cm-3-2×1021cm-3的均匀或非均匀掺杂。
5.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
6.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
7.一种具有相同栅源掺杂的场效应晶体管，其特征在于，包括若干如权利要求1至6任一所述的元胞结构以及场限环结终端，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
8.一种具有相同栅源掺杂的场效应晶体管，其特征在于，包括若干如权利要求1至6任一所述的元胞结构以及结终端扩展和加场限环结终端，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
9.一种具有相同栅源掺杂的场效应晶体管元胞结构的制备方法，其特征在于，包括以下步骤：
(a)采用碳化硅衬底(001)，该衬底材料的掺杂类型为第一导电类型，在碳化硅衬底(001)的正面设有第一导电类型半导体外延层(002)，用光刻板光刻掩膜材料，遮蔽部分表面，用刻蚀工艺出碳化硅台面，刻蚀深度在0.5到5um；
(b)使用同一光刻掩膜材料进行悬浮区的离子注入，具体工艺包括：采用至少一次倾斜注入和垂直注入Al离子形成第二导电类型悬浮区(005)，使得沟槽底部和侧壁均匀注入；
(c)剥离掩蔽层，进行垂直N注入，形成第一导电类型的栅极注入区(006)和源极注入区(007)；
(d)在槽的侧壁生长介质层作为电极隔离介质(010)，对栅极和源极进行隔离；
(e)沉积金属并通过退火分别在第一导电类型的栅极注入区(006)、源极注入区(007)和衬底(001)表面形成合金作为欧姆接触，合金包含硅化物或者碳化物中的至少一种。
10.如权利要求9所述的具有相同栅源掺杂的场效应晶体管元胞结构的制备方法，其特征在于，步骤(b)进一步包括：增加至少一次倾斜注入，形成具有第一导电类型的沟道注入区(004)。
11.如权利要求9或10所述的具有相同栅源掺杂的场效应晶体管元胞结构的制备方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
12.如权利要求9或10所述的具有相同栅源掺杂的场效应晶体管元胞结构的制备方法，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
13.一种具有相同栅源掺杂的场效应晶体管的制备方法，其特征在于，所述场效应晶体管包括若干元胞结构以及场限环终端结，其中元胞结构采用权利要求9至12任一所述的制备方法，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
14.一种具有相同栅源掺杂的场效应晶体管的制备方法，其特征在于，所述场效应晶体管包括若干元胞结构以及结终端扩展和加场限环结终端，其中元胞结构采用权利要求9至12任一所述的制备方法，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
CN202010313779.8A 2020-04-20 2020-04-20 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 Pending CN111509034A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010313779.8A CN111509034A (zh) 2020-04-20 2020-04-20 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法
EP20931964.9A EP4141960A4 (en) 2020-04-20 2020-10-28 Field effect transistor having same gate and source doping, cell structure, and preparation method
PCT/CN2020/124344 WO2021212793A1 (zh) 2020-04-20 2020-10-28 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法
US17/920,301 US20230178636A1 (en) 2020-04-20 2020-10-28 Field effect transistor having same gate and source doping, cell structure, and preparation method
JP2022564223A JP7581373B2 (ja) 2020-04-20 2020-10-28 同じゲート・ソースドーピングを有する電界効果トランジスタ、セル構造及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010313779.8A CN111509034A (zh) 2020-04-20 2020-04-20 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法

Publications (1)

Publication Number Publication Date
CN111509034A true CN111509034A (zh) 2020-08-07

Family

ID=71869433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010313779.8A Pending CN111509034A (zh) 2020-04-20 2020-04-20 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法

Country Status (1)

Country Link
CN (1) CN111509034A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021212793A1 (zh) * 2020-04-20 2021-10-28 派恩杰半导体（杭州）有限公司 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法
CN113594252A (zh) * 2021-07-28 2021-11-02 中山大学 一种超结结构的氧化镓功率晶体管及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072162A (ja) * 2003-08-22 2005-03-17 Hitachi Ltd 半導体装置
US20090068803A1 (en) * 2007-09-10 2009-03-12 Infineon Technologies Austria Ag Method for making an integrated circuit including vertical junction field effect transistors
US20100207126A1 (en) * 2009-02-13 2010-08-19 University Of South Carolina MOS-Driver Compatible JFET Structure with Enhanced Gate Source Characteristics
CN102412306A (zh) * 2010-10-29 2012-04-11 成都芯源系统有限公司 沟槽栅结型场效应晶体管及其制作方法
US20140361349A1 (en) * 2013-06-06 2014-12-11 United Silicon Carbide, Inc. Trench shield connected jfet
CN108028203A (zh) * 2015-07-14 2018-05-11 美国联合碳化硅公司 垂直jfet及其制造方法
EP3327791A1 (en) * 2016-11-24 2018-05-30 ABB Schweiz AG Junction field-effect transistor
CN109791951A (zh) * 2016-09-09 2019-05-21 美国联合碳化硅公司 具有改进的阈值电压控制的沟槽垂直jfet
CN212676273U (zh) * 2020-04-20 2021-03-09 派恩杰半导体（杭州）有限公司 一种具有相同栅源掺杂的场效应晶体管及其元胞结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072162A (ja) * 2003-08-22 2005-03-17 Hitachi Ltd 半導体装置
US20090068803A1 (en) * 2007-09-10 2009-03-12 Infineon Technologies Austria Ag Method for making an integrated circuit including vertical junction field effect transistors
US20100207126A1 (en) * 2009-02-13 2010-08-19 University Of South Carolina MOS-Driver Compatible JFET Structure with Enhanced Gate Source Characteristics
CN102412306A (zh) * 2010-10-29 2012-04-11 成都芯源系统有限公司 沟槽栅结型场效应晶体管及其制作方法
US20140361349A1 (en) * 2013-06-06 2014-12-11 United Silicon Carbide, Inc. Trench shield connected jfet
CN108028203A (zh) * 2015-07-14 2018-05-11 美国联合碳化硅公司 垂直jfet及其制造方法
CN109791951A (zh) * 2016-09-09 2019-05-21 美国联合碳化硅公司 具有改进的阈值电压控制的沟槽垂直jfet
EP3327791A1 (en) * 2016-11-24 2018-05-30 ABB Schweiz AG Junction field-effect transistor
CN212676273U (zh) * 2020-04-20 2021-03-09 派恩杰半导体（杭州）有限公司 一种具有相同栅源掺杂的场效应晶体管及其元胞结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高海生: "《最新中外电子元器件特性参数及代换手册》", 30 April 1999, 江西科学技术出版社, pages: 861 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021212793A1 (zh) * 2020-04-20 2021-10-28 派恩杰半导体（杭州）有限公司 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法
CN113594252A (zh) * 2021-07-28 2021-11-02 中山大学 一种超结结构的氧化镓功率晶体管及其制备方法
CN113594252B (zh) * 2021-07-28 2022-04-15 中山大学 一种超结结构的氧化镓功率晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
US11652166B2 (en) Power device having super junction and Schottky diode
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
US10475896B2 (en) Silicon carbide MOSFET device and method for manufacturing the same
CN111403486A (zh) 一种沟槽型mosfet结构及其制作方法
JP7581373B2 (ja) 同じゲート・ソースドーピングを有する電界効果トランジスタ、セル構造及び製造方法
CN104638023B (zh) 一种垂直型恒流二极管
CN117613098B (zh) 垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法
KR20250115899A (ko) 수직형 커패시터 결합 게이트-제어 접합 필드 효과 트랜지스터 및 그 제조 방법
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN102034815B (zh) 一种igbt及其制作方法
CN112151619A (zh) 碳化硅mosfet及其制造方法以及电子设备
CN110021660A (zh) AlGaN/GaN异质结垂直型场效应晶体管及其制作方法
CN111509034A (zh) 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法
CN114496761B (zh) 一种圆形栅纵向mosfet功率器件的制造方法
CN115000154B (zh) 一种l型垂直源极的碳化硅mosfet器件及其制作方法
CN107275382A (zh) 一种基于台面多区复合jte终端结构的器件及其制作方法
CN115498023A (zh) 一种具有P-GaN场板的GaN器件及制作方法
CN212676273U (zh) 一种具有相同栅源掺杂的场效应晶体管及其元胞结构
CN111933698B (zh) 一种具有相同栅源掺杂的场效应晶体管、元胞结构
CN116504841B (zh) 一种高可靠性碳化硅mosfet器件及其形成方法
CN213304144U (zh) 一种具有相同栅源掺杂的场效应晶体管、元胞结构
CN118173447A (zh) 一种具有体区表面多段掺杂的功率器件制备方法及器件
CN216871974U (zh) 一种多通道超结igbt器件
CN117012836A (zh) 一种纵向氧化镓mosfet器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: A160, Building 1, No. 316 Binhai Fourth Road, Qianwan New District, Ningbo City, Zhejiang Province

Applicant after: Painjie Semiconductor (Zhejiang) Co.,Ltd.

Address before: Room D3204, 3rd Floor, Building 1 (North), No. 368 Liuhe Road, Puyan Street, Binjiang District, Hangzhou City, Zhejiang Province

Applicant before: PN JUNCTION SEMICONDUCTOR (HANGZHOU) Co.,Ltd.

Country or region before: China

CB02 Change of applicant information