CN111463187A - 基于系统级封装的柔性装置及其制造方法 - Google Patents
基于系统级封装的柔性装置及其制造方法 Download PDFInfo
- Publication number
- CN111463187A CN111463187A CN202010284723.4A CN202010284723A CN111463187A CN 111463187 A CN111463187 A CN 111463187A CN 202010284723 A CN202010284723 A CN 202010284723A CN 111463187 A CN111463187 A CN 111463187A
- Authority
- CN
- China
- Prior art keywords
- wire
- chip
- layer
- wires
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W90/701—
-
- H10W70/05—
-
- H10W70/093—
-
- H10W70/65—
-
- H10W70/685—
-
- H10W70/688—
-
- H10W90/724—
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本公开涉及一种基于系统级封装的柔性装置及其制造方法。该装置下至上依次包括底层衬底、中间层衬底和封装层,底层衬底上面设置有底层导线;中间层衬底上面设置有中间层导线,其上的芯片安装位中倒装放置有管脚与底层导线中的底层芯片导线连接的功能芯片,其上的导线通孔中设置有用于连接中间层导线和底层导线的层间连接导线;封装层用于封装装置,其上的器件凹槽中安装有管脚与中间层导线中的无源器件导线连接的无源器件;封装层上面有顶部管脚并通过管脚导线通孔中设置的管脚连接导线与中间层导线的连接。本公开实施例所提供的装置及方法,制造工艺简单,装置延展性好且具有柔性,装置的尺寸小、可靠性好、性能更优;适用范围广。
Description
技术领域
本公开涉及柔性电子技术领域,尤其涉及一种基于系统级封装的柔性装置及其制造方法。
背景技术
柔性电子器件自进入人们视野以来,以其轻便性、可延展性与便于集成的特点引起了学界的广泛关注,进展迅猛。相比于传统硬质电子器件,柔性电子器件的应用范围更广,能应用于包括人体、柔性屏在内的各个弯曲曲面上,更能适应未来需求对电子器件提出的要求。
相关技术中,柔性电子器件的大部分生产在柔性电路板(Flexible PrintedCircuit简称FPC)上,而这必将导致器件的性能受限于FPC的性能,难以满足小型化、快速化、集成化的柔性器件发展需求。
发明内容
有鉴于此,本公开提出了一种基于系统级封装的柔性装置及其制造方法。
根据本公开的一方面,提供了一种基于系统级封装的柔性装置,所述装置包括:
底层衬底,所述底层衬底的一面设置有图案化的底层导线,所述底层导线包括底层芯片导线;
中间层衬底,位于所述底层衬底的上方与所述底层导线接触,所述中间层衬底的远离所述底层导线的一面设置有图案化的中间层导线,所述中间层导线包括无源器件导线或中间层芯片导线,
所述中间层衬底上设置有导线通孔和至少一个芯片安装位,所述芯片安装位的位置与所述底层芯片导线的位置相对应,所述芯片安装位中倒装放置有功能芯片,所述功能芯片的管脚与所述底层芯片导线连接,所述导线通孔中设置有层间连接导线,所述层间连接导线用于实现所述中间层导线和所述底层导线的连接;
封装层,用于封装所述装置,位于所述中间层衬底的上方与所述中间层导线接触,所述封装层上靠近所述中间层导线的一面设置有至少一个器件凹槽,所述器件凹槽的位置与所述无源器件导线的位置相对应,所述器件凹槽中安装有无源器件,所述无源器件的管脚与所述无源器件导线连接;
所述封装层中还设置有管脚导线通孔,所述封装层上远离所述中间层导线的一面设置有所述装置的顶部管脚,所述管脚导线通孔中设置有管脚连接导线,所述管脚连接导线用于实现所述顶部管脚与所述中间层导线的连接,其中,所述底层衬底、所述中间层衬底、所述封装层的材料为柔性材料。
对于上述装置,在一种可能的实现方式中,所述底层导线还包括所述装置的底部管脚,
所述中间层衬底的尺寸小于所述底层衬底的尺寸,所述底层导线未被所述中间层衬底覆盖的部分为所述底部管脚。
对于上述装置,在一种可能的实现方式中,所述中间层衬底包括至少一层,
其中,在所述中间层衬底包括第一中间层衬底和第二中间层衬底时,所述中间层导线包括第一导线和第二导线,所述层间连接导线包括第一层间连接导线和第二层间连接导线,所述导线通孔包括第一导线通孔和第二导线通孔,所述芯片安装位包括第一芯片安装位和第二芯片安装位,
所述第一中间层衬底,位于所述底层衬底的上方与所述底层导线接触,所述第一中间层衬底远离所述底层衬底的一面设置有图案化的第一导线,所述第一导线包括中间层芯片导线,
所述第一中间层衬底上设置有第一导线通孔和至少一个第一芯片安装位,所述第一芯片安装位的位置与所述底层芯片导线的位置相对应,所述第一芯片安装位中倒装放置有第一功能芯片,所述第一功能芯片的管脚与所述底层芯片导线连接,所述第一导线通孔中设置有第一层间连接导线;
所述第二中间层衬底,位于所述第一中间层衬底的上方与所述第一导线接触,所述第二中间层衬底上设置有第二导线通孔和至少一个第二芯片安装位,所述第二芯片安装位的位置与所述第一芯片导线的位置相对应,所述第二芯片安装位中倒装放置有第二功能芯片,所述第二功能芯片的管脚与所述第一芯片导线连接,所述第二导线通孔中设置有第二层间连接导线,
所述第二中间层衬底的远离所述第一导线的一面设置有图案化的第二导线,所述第二导线包括无源器件导线,所述第二层间连接导线用于实现所述第二导线和所述第一导线的连接;
所述封装层位于所述第二中间层衬底上方与所述第二导线接触。
对于上述装置,在一种可能的实现方式中,所述底层导线和/或中间层导线的形状为可延展形状,所述可延展形状包括蜿蜒型和/或分形中的任一种。
对于上述装置,在一种可能的实现方式中,所述中间层衬底的厚度与所述功能芯片的厚度相同。
对于上述装置,在一种可能的实现方式中,所述中间层衬底的厚度大于所述功能芯片的厚度,
其中,所述芯片安装位中倒装放置有管脚与所述底层芯片导线连接的功能芯片,所述功能芯片的上方设置有填充层,所述填充层远离所述功能芯片的一面与所述中间层衬底远离所述底层导线的一面在同一平面。
根据本公开的另一方面,提供了一种基于系统级封装的柔性装置的制造方法,所述方法包括:
在预先制备好的底层衬底上沉积金属得到待刻蚀底层金属层,并对所述待刻蚀底层金属层进行图案化处理,形成底层导线,所述底层导线包括底层芯片导线;
在所述底层导线上制备中间层衬底;
对所述中间层衬底进行刻蚀,以在所述中间层衬底中形成导线通孔和至少一个芯片安装位,所述芯片安装位的位置与所述底层芯片导线的位置相对应;
利用倒装工艺将功能芯片安装于对应的芯片安装位中,所述功能芯片的管脚与所述底层芯片导线连接;
在所述中间层衬底的导线通孔中沉积金属形成层间连接导线;
在所述中间层衬底上沉积金属得到待刻蚀中间层金属层,并对所述待刻蚀中间层金属层进行图案化处理形成中间层导线,所述中间层导线包括无源器件导线或中间层芯片导线,所述层间连接导线用于实现所述中间层导线和所述底层导线的连接;
将至少一个无源器件安装在所述中间层衬底上、且使得所述无源器件的管脚与所述无源器件导线连接;
在所述中间层衬底上安装预先制备的封装层,所述封装层中设置有管脚导线通孔和与所述无源器件对应的器件凹槽;
在所述封装层的管脚导线通孔中沉积金属形成管脚连接导线,以及在所述封装层远离所述中间层导线的一面制备顶部管脚,得到基于系统级封装的柔性装置,
所述管脚连接导线用于实现所述顶部管脚与所述中间层导线的连接,
其中,所述底层衬底、所述中间层衬底、所述封装层的材料为柔性材料。
对于上述方法,在一种可能的实现方式中,所述底层导线还包括所述装置的底部管脚,
所述中间层衬底的尺寸小于所述底层衬底的尺寸,所述底层导线未被所述中间层衬底覆盖的部分为所述底部管脚。
对于上述方法,在一种可能的实现方式中,所述底层导线和/或中间层导线的形状为可延展形状,所述可延展形状包括蜿蜒型和/或分形中的任一种。
对于上述方法,在一种可能的实现方式中,所述中间层衬底的厚度与所述功能芯片的厚度相同。
对于上述方法,在一种可能的实现方式中,在所述中间层衬底的厚度大于所述功能芯片的厚度时,所述方法还包括:
在将功能芯片安装于对应的芯片安装位中后,在所述功能芯片上沉积填充层,所述填充层远离所述功能芯片的一面与所述中间层衬底远离所述底层导线的一面在同一平面。
本公开实施例所提供的基于系统级封装的柔性装置及其制造方法,制造工艺简单,所制造的装置延展性好且具有柔性,装置的尺寸小、可靠性好、性能更优;可贴附于各类具有曲面,如人类等生物体内部、表面;适用于各类应用场景,生物体生理参数检测等。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。
图2示出根据本公开一实施例的基于系统级封装的柔性装置中中间层衬底的结构示意图。
图3示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。
图4示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。
图5示出根据本公开一实施例的基于系统级封装的柔性装置的导线示意图。
图6示出根据本公开一实施例的基于系统级封装的柔性装置的中间层衬底(部分)的结构示意图。
图7示出根据本公开一实施例的基于系统级封装的柔性装置的制造方法中的流程图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
系统级封装技术(SiP)是一种将多个不同功能的芯片、MEMS器件等电子元件集成到一个封装系统之内的技术。将各类不同工艺、不同功能的芯片相互连接之后集成封装,能够大大减少焊点的数量,元器件之间的连接损耗也会减小,寄生阻抗减低,在可靠性提高的同时能适应高频高速的信号,使得单芯片的集成过程变得十分高效,是缩小线宽、降低尺寸、提高集成度的有效途径。
图1示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。图2示出根据本公开一实施例的基于系统级封装的柔性装置中中间层衬底的结构示意图。如图1、图2所示,该装置包括底层衬底100、中间层衬底200和封装层300。
底层衬底100,所述底层衬底100的一面设置有图案化的底层导线,所述底层导线包括底层芯片导线101。
中间层衬底200,位于所述底层衬底100的上方与所述底层导线接触,所述中间层衬底200的远离所述底层导线的一面设置有图案化的中间层导线,所述中间层导线203包括无源器件导线或中间层芯片导线。
所述中间层衬底200上设置有导线通孔202和至少一个芯片安装位201,所述芯片安装位201的位置与所述底层芯片导线101的位置相对应,所述芯片安装位201中倒装放置有功能芯片400,所述功能芯片400的管脚与所述底层芯片导线101连接,所述导线通孔202中设置有层间连接导线204,所述层间连接导线204用于实现所述中间层导线203和所述底层导线的连接。
封装层300,用于封装所述装置,位于所述中间层衬底200的上方与所述中间层导线203接触,所述封装层300上靠近所述中间层导线203的一面设置有至少一个器件凹槽301,所述器件凹槽301的位置与所述无源器件导线的位置相对应,所述器件凹槽301中安装有无源器件500,所述无源器件500的管脚与所述无源器件导线连接。
所述封装层300中还设置有管脚导线通孔302,所述封装层300上远离所述中间层导线203的一面设置有所述装置的顶部管脚600,所述管脚导线通孔302中设置有管脚连接导线303,所述管脚连接导线303用于实现所述顶部管脚600与所述中间层导线203的连接。
其中,所述底层衬底100、所述中间层衬底200、所述封装层300的材料为柔性材料。
在本实施例中,装置所使用的所述底层衬底100、所述中间层衬底200、所述封装层300的柔性材料可以相同,也可以不同。制备衬底(包括底层衬底、中间层衬底)的柔性材料可以具有以下特性:具有良好延展性和柔性,以保证装置本身的柔性和可延展性;弹性模量低(如弹性模量的范围可以为100KPa-100MPa);可靠性良好,保证在制造装置的过程中进行沉积、刻蚀时的可靠性以及装置的可靠性;具有良好的防水、导热性能。柔性材料的初始状态可以为液态,以保证制备装置的过程中可以利用液态材料精准控制所制备衬底的尺寸。封装层的柔性材料可以具有以下特性:良好的防水性和密封性、具有一定的透气性、导热性较好;还可以有一定的电磁屏蔽特性,以使得装置免于外界的电磁干扰。
在本实施例中,功能芯片可以是具备相应功能的IC芯片裸片,以实现装置的功能。功能芯片可以是小型、轻薄的芯片,例如,功能芯片的尺寸可以为1mm×1mm,厚度可以小于或等于300μm。为保证装置的小尺寸需求,可以将IC芯片裸片减薄后倒装安装于芯片安装位。
在本实施例中,无源器件可以是电阻、电容等无需外加电源即可显示器电学特性的器件,与功能芯片一起实现装置的功能。无源器件可以选取贴片型的轻薄器件。
在本实施例中,由于功能芯片较为脆弱、易损坏,可以将芯片安装位设置于装置的中间区域。并且,还可以将功能芯片的位置设置在装置的中性层,从力学角度来分析,在整个装置仅发生弯曲变形时,上下表面一般承受相同大小的拉、压应力,应力沿着厚度方向呈线性变化,也就是说在厚度为某一值处(一般是总厚度的一半处),会存在一个中性面,此面上应力为0,只存在弯曲,因此若能将功能芯片置于此处或是此处附近层上,便可大大优化功能芯片自身的受力情况,保护好功能芯片。同时,由于无源器件一般无法减薄,且其厚度相对大于功能芯片,因此,将无源器件放在最上层(也即封装层)中,可以调节装置中性层的位置,并且也可以缩减装置的整体厚度。
在本实施例中,也可以在封装层中安装无源器件和功能芯片,相应的对中间层衬底上的中间层导线进行设置,以满足无源器件和功能芯片的使用需求。
在本实施例中,装置中的导线(包括底层导线、中间层导线、层间连接导线、无源器件导线连接、管脚连接导线等)的材料可以是柔性和可延展性好的金属材料,例如,金、铜。
在本实施例中,导线通孔和管脚导线通孔需要错开设置,以保证装置的电学连接。
本公开实施例所提供的基于系统级封装的柔性装置,延展性好且具有柔性,装置的尺寸小、可靠性好、性能更优;可贴附于各类具有曲面,如人类等生物体内部、表面;适用于各类应用场景,生物体生理参数检测等。
图3示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。在一种可能的实现方式中,如图3所示,所述底层导线101还包括所述装置的底部管脚102。所述中间层衬底200的尺寸小于所述底层衬底100的尺寸,所述底层导线未被所述中间层衬底200覆盖的部分为所述底部管脚102。
在该实现方式中,可以根据装置需要制备底部管脚和/或顶部管脚。例如,在装置仅需要底部管脚时,上述如图3所示的装置可以不再设置顶部管脚600、管脚连接导线303、管脚导线通孔302。在装置同时需要底部管脚和顶部管脚时,可以制备如图3所示的包括顶部管脚600和底部管脚102的装置。在装置仅需要顶部管脚时,可以制备如图1所示的装置。本领域技术人员可以根据实际需要对装置的管脚(底部管脚和/或顶部管脚)进行设置,本公开对此不作限制。
在一种可能的实现方式中,中间层衬底可以包括至少一层。图4示出根据本公开一实施例的基于系统级封装的柔性装置的结构示意图。在所述中间层衬底包括第一中间层衬底210和第二中间层衬底220时,如图4所示,所述中间层导线203可以包括第一导线2031和第二导线2032,所述层间连接导线204包括第一层间连接导线2041和第二层间连接导线2042。所述导线通孔202包括第一导线通孔和第二导线通孔,所述芯片安装位201包括第一芯片安装位和第二芯片安装位(图中未示出标记)。
所述第一中间层衬底210,位于所述底层衬底100的上方与所述底层导线接触,所述第一中间层衬底210远离所述底层衬底100的一面设置有图案化的第一导线2031,所述第一导线2031包括中间层芯片导线。
所述第一中间层衬底210上设置有第一导线通孔和至少一个第一芯片安装位,所述第一芯片安装位的位置与所述底层芯片导线101的位置相对应,所述第一芯片安装位中倒装放置有第一功能芯片401,所述第一功能芯片401的管脚与所述底层芯片导线101连接,所述第一导线通孔中设置有第一层间连接导线2041。
所述第二中间层衬底220,位于所述第一中间层衬底210的上方与所述第一导线2031接触,所述第二中间层衬底220上设置有第二导线通孔和至少一个第二芯片安装位,所述第二芯片安装位的位置与所述中间层芯片导线的位置相对应,所述第二芯片安装位中倒装放置有第二功能芯片402,所述第二功能芯片402的管脚与所述中间层芯片导线连接,所述第二导线通孔中设置有第二层间连接导线2042。
所述第二中间层衬底220的远离所述第一导线2031的一面设置有图案化的第二导线2032,所述第二导线2032包括无源器件导线,所述第二层间连接导线2042用于实现所述第二导线2032和所述第一导线2031的连接。
所述封装层300位于所述第二中间层衬底220上方与所述第二导线2032接触。所述管脚连接导线303用于实现所述顶部管脚600与所述第二导线2032的连接。所述无源器件500的管脚与所述无源器件导线(也即第二导线2032)连接。
在该实现方式中,可以根据装置的实际需要对中间层衬底的层数进行设置,本公开对此不作限制。由于中间层衬底为多层时,装置的结构具有相似性,本公开不对不同中间层衬底层数的装置进行示例列举,本领域技术人员可以参考两层的中间层衬底装置的示例(也即图3)的结构。第一导线通孔、第二导线通孔和管脚导线通孔需错开设置,相邻层的通孔不能在同一竖直线上。
图5示出根据本公开一实施例的基于系统级封装的柔性装置的导线示意图。在一种可能的实现方式中,如图5所示,所述底层导线和/或中间层导线的形状可以为可延展形状,所述可延展形状包括蜿蜒型和/或分形中的任一种。
在该实现方式中,将底层导线和/或中间层导线设置可延展形状可以提高其可延展性,提高装置的拉伸性能。
在一种可能的实现方式中,所述中间层衬底的厚度与所述功能芯片的厚度相同。这样,可以保证功能芯片安装于芯片安装位之后,保证中间层衬底远离底层导线的一面构成一个平滑的平面,便于后续制备中间层导线,以及保证中间层导线的可靠性和稳定性。
图6示出根据本公开一实施例的基于系统级封装的柔性装置的中间层衬底(部分)的结构示意图。在一种可能的实现方式中,如图6所示,所述中间层衬底200的厚度大于所述功能芯片400的厚度。其中,所述芯片安装位中倒装放置有管脚与所述底层芯片导线101连接的功能芯片400,所述功能芯片400的上方设置有填充层700,所述填充层700远离所述功能芯片400的一面与所述中间层衬底200远离所述底层导线101的一面在同一平面。这样,可以保证功能芯片安装于芯片安装位之后,保证中间层衬底远离底层导线的一面在填充层的作用下构成一个平滑的平面,便于后续制备中间层导线,以及保证中间层导线的可靠性和稳定性。
图7示出根据本公开一实施例的基于系统级封装的柔性装置的制造方法中的流程图。如图7所示,该方法用于制造上述基于系统级封装的柔性装置,该方法包括步骤S101至步骤S109。
在步骤S101中,在预先制备好的底层衬底上沉积金属得到待刻蚀底层金属层,并对所述待刻蚀底层金属层进行图案化处理,形成底层导线,所述底层导线包括底层芯片导线。
在本实施例中,可以利用光刻技术对待刻蚀底层金属层进行刻蚀,图案化得到底层导线。
在步骤S102中,在所述底层导线上制备中间层衬底。
在步骤S103中,对所述中间层衬底进行刻蚀,以在所述中间层衬底中形成导线通孔和至少一个芯片安装位,所述芯片安装位的位置与所述底层芯片导线的位置相对应。
在本实施例中,可以利用光刻技术对中间层衬底进行刻蚀,图案化得到导线通孔和至少一个芯片安装位。
在步骤S104中,利用倒装工艺将功能芯片安装于对应的芯片安装位中,所述功能芯片的管脚与所述底层芯片导线连接。
在本实施例中,可以根据需要在倒装安装功能芯片之前对其进行减薄,以缩减装置整体的厚度。
在步骤S105中,在所述中间层衬底的导线通孔中沉积金属形成层间连接导线。
在步骤S106中,在所述中间层衬底上沉积金属得到待刻蚀中间层金属层,并对所述待刻蚀中间层金属层进行图案化处理形成中间层导线,所述中间层导线包括无源器件导线或中间层芯片导线,所述层间连接导线用于实现所述中间层导线和所述底层导线的连接。刻蚀方式与步骤S101相同,此处不与赘述。
在步骤S107中,将至少一个无源器件安装在所述中间层衬底上、且使得所述无源器件的管脚与所述无源器件导线连接。
在步骤S108中,在所述中间层衬底上安装预先制备的封装层,所述封装层中设置有管脚导线通孔和与所述无源器件对应的器件凹槽。
在步骤S109中,在所述封装层的管脚导线通孔中沉积金属形成管脚连接导线,以及在所述封装层远离所述中间层导线的一面制备顶部管脚,得到基于系统级封装的柔性装置。
所述管脚连接导线用于实现所述顶部管脚与所述中间层导线的连接,其中,所述底层衬底、所述中间层衬底、所述封装层的材料为柔性材料。
在本实施例中,可以预先对已经制备好的封装层进行刻蚀,以在封装层中刻蚀出管脚导线通孔和与所述无源器件对应的器件凹槽。
在本实施例中,在中间层衬底中设置芯片安装位,很好的解决了倒装芯片中芯片对位不够精准的问题,保证了装置的可靠性的同时,提高了装置的制造效率和速度。
在本实施例中,在中间层衬底为多层时,每一层中间层衬底的制备过程参见步骤S102至步骤S106的相关描述,此处不予赘述。
本公开实施例所提供的基于系统级封装的柔性装置的制造方法,工艺简单,所制备出的装置的延展性好且具有柔性,装置的尺寸小、可靠性好、性能更优;可贴附于各类具有曲面,如人类等生物体内部、表面;适用于各类应用场景,生物体生理参数检测等。
需要说明的是,尽管以上述实施例作为示例介绍了基于系统级封装的柔性装置及其制造方法如上,但本领域技术人员能够理解,本公开应不限于此。事实上,用户完全可根据个人喜好和/或实际应用场景灵活设定各部分或步骤,只要符合本公开技术方案即可。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (11)
1.一种基于系统级封装的柔性装置,其特征在于,所述装置包括:
底层衬底,所述底层衬底的一面设置有图案化的底层导线,所述底层导线包括底层芯片导线;
中间层衬底,位于所述底层衬底的上方与所述底层导线接触,所述中间层衬底的远离所述底层导线的一面设置有图案化的中间层导线,所述中间层导线包括无源器件导线或中间层芯片导线,
所述中间层衬底上设置有导线通孔和至少一个芯片安装位,所述芯片安装位的位置与所述底层芯片导线的位置相对应,所述芯片安装位中倒装放置有功能芯片,所述功能芯片的管脚与所述底层芯片导线连接,所述导线通孔中设置有层间连接导线,所述层间连接导线用于实现所述中间层导线和所述底层导线的连接;
封装层,用于封装所述装置,位于所述中间层衬底的上方与所述中间层导线接触,所述封装层上靠近所述中间层导线的一面设置有至少一个器件凹槽,所述器件凹槽的位置与所述无源器件导线的位置相对应,所述器件凹槽中安装有无源器件,所述无源器件的管脚与所述无源器件导线连接;
所述封装层中还设置有管脚导线通孔,所述封装层上远离所述中间层导线的一面设置有所述装置的顶部管脚,所述管脚导线通孔中设置有管脚连接导线,所述管脚连接导线用于实现所述顶部管脚与所述中间层导线的连接,
其中,所述底层衬底、所述中间层衬底、所述封装层的材料为柔性材料。
2.根据权利要求1所述的装置,其特征在于,所述底层导线还包括所述装置的底部管脚,
所述中间层衬底的尺寸小于所述底层衬底的尺寸,所述底层导线未被所述中间层衬底覆盖的部分为所述底部管脚。
3.根据权利要求1或2所述的装置,其特征在于,所述中间层衬底包括至少一层,
其中,在所述中间层衬底包括第一中间层衬底和第二中间层衬底时,所述中间层导线包括第一导线和第二导线,所述层间连接导线包括第一层间连接导线和第二层间连接导线,所述导线通孔包括第一导线通孔和第二导线通孔,所述芯片安装位包括第一芯片安装位和第二芯片安装位,
所述第一中间层衬底,位于所述底层衬底的上方与所述底层导线接触,所述第一中间层衬底远离所述底层衬底的一面设置有图案化的第一导线,所述第一导线包括中间层芯片导线,
所述第一中间层衬底上设置有第一导线通孔和至少一个第一芯片安装位,所述第一芯片安装位的位置与所述底层芯片导线的位置相对应,所述第一芯片安装位中倒装放置有第一功能芯片,所述第一功能芯片的管脚与所述底层芯片导线连接,所述第一导线通孔中设置有第一层间连接导线;
所述第二中间层衬底,位于所述第一中间层衬底的上方与所述第一导线接触,所述第二中间层衬底上设置有第二导线通孔和至少一个第二芯片安装位,所述第二芯片安装位的位置与所述第一芯片导线的位置相对应,所述第二芯片安装位中倒装放置有第二功能芯片,所述第二功能芯片的管脚与所述第一芯片导线连接,所述第二导线通孔中设置有第二层间连接导线,
所述第二中间层衬底的远离所述第一导线的一面设置有图案化的第二导线,所述第二导线包括无源器件导线,所述第二层间连接导线用于实现所述第二导线和所述第一导线的连接;
所述封装层位于所述第二中间层衬底上方与所述第二导线接触。
4.根据权利要求1所述的装置,其特征在于,所述底层导线和/或中间层导线的形状为可延展形状,所述可延展形状包括蜿蜒型和/或分形中的任一种。
5.根据权利要求1所述的装置,其特征在于,所述中间层衬底的厚度与所述功能芯片的厚度相同。
6.根据权利要求1所述的装置,其特征在于,所述中间层衬底的厚度大于所述功能芯片的厚度,
其中,所述芯片安装位中倒装放置有管脚与所述底层芯片导线连接的功能芯片,所述功能芯片的上方设置有填充层,所述填充层远离所述功能芯片的一面与所述中间层衬底远离所述底层导线的一面在同一平面。
7.一种基于系统级封装的柔性装置的制造方法,其特征在于,所述方法包括:
在预先制备好的底层衬底上沉积金属得到待刻蚀底层金属层,并对所述待刻蚀底层金属层进行图案化处理,形成底层导线,所述底层导线包括底层芯片导线;
在所述底层导线上制备中间层衬底;
对所述中间层衬底进行刻蚀,以在所述中间层衬底中形成导线通孔和至少一个芯片安装位,所述芯片安装位的位置与所述底层芯片导线的位置相对应;
利用倒装工艺将功能芯片安装于对应的芯片安装位中,所述功能芯片的管脚与所述底层芯片导线连接;
在所述中间层衬底的导线通孔中沉积金属形成层间连接导线;
在所述中间层衬底上沉积金属得到待刻蚀中间层金属层,并对所述待刻蚀中间层金属层进行图案化处理形成中间层导线,所述中间层导线包括无源器件导线或中间层芯片导线,所述层间连接导线用于实现所述中间层导线和所述底层导线的连接;
将至少一个无源器件安装在所述中间层衬底上、且使得所述无源器件的管脚与所述无源器件导线连接;
在所述中间层衬底上安装预先制备的封装层,所述封装层中设置有管脚导线通孔和与所述无源器件对应的器件凹槽;
在所述封装层的管脚导线通孔中沉积金属形成管脚连接导线,以及在所述封装层远离所述中间层导线的一面制备顶部管脚,得到基于系统级封装的柔性装置,
所述管脚连接导线用于实现所述顶部管脚与所述中间层导线的连接,
其中,所述底层衬底、所述中间层衬底、所述封装层的材料为柔性材料。
8.根据权利要求7所述的方法,其特征在于,所述底层导线还包括所述装置的底部管脚,
所述中间层衬底的尺寸小于所述底层衬底的尺寸,所述底层导线未被所述中间层衬底覆盖的部分为所述底部管脚。
9.根据权利要求7所述的方法,其特征在于,所述底层导线和/或中间层导线的形状为可延展形状,所述可延展形状包括蜿蜒型和/或分形中的任一种。
10.根据权利要求7所述的方法,其特征在于,所述中间层衬底的厚度与所述功能芯片的厚度相同。
11.根据权利要求7所述的方法,其特征在于,在所述中间层衬底的厚度大于所述功能芯片的厚度时,所述方法还包括:
在将功能芯片安装于对应的芯片安装位中后,在所述功能芯片上沉积填充层,所述填充层远离所述功能芯片的一面与所述中间层衬底远离所述底层导线的一面在同一平面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010284723.4A CN111463187B (zh) | 2020-04-13 | 2020-04-13 | 基于系统级封装的柔性装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010284723.4A CN111463187B (zh) | 2020-04-13 | 2020-04-13 | 基于系统级封装的柔性装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111463187A true CN111463187A (zh) | 2020-07-28 |
| CN111463187B CN111463187B (zh) | 2022-03-18 |
Family
ID=71680629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010284723.4A Active CN111463187B (zh) | 2020-04-13 | 2020-04-13 | 基于系统级封装的柔性装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111463187B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105659375A (zh) * | 2014-09-26 | 2016-06-08 | 英特尔公司 | 柔性封装架构 |
| US9812386B1 (en) * | 2002-05-01 | 2017-11-07 | Amkor Technology, Inc. | Encapsulated semiconductor package |
| CN108666308A (zh) * | 2018-06-19 | 2018-10-16 | 清华大学 | 柔性集成封装系统 |
-
2020
- 2020-04-13 CN CN202010284723.4A patent/CN111463187B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9812386B1 (en) * | 2002-05-01 | 2017-11-07 | Amkor Technology, Inc. | Encapsulated semiconductor package |
| CN105659375A (zh) * | 2014-09-26 | 2016-06-08 | 英特尔公司 | 柔性封装架构 |
| CN108666308A (zh) * | 2018-06-19 | 2018-10-16 | 清华大学 | 柔性集成封装系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111463187B (zh) | 2022-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1156705B1 (en) | Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment | |
| US6869825B2 (en) | Folded BGA package design with shortened communication paths and more electrical routing flexibility | |
| US7755910B2 (en) | Capacitor built-in interposer and method of manufacturing the same and electronic component device | |
| CN100568489C (zh) | 电路模块及其制造方法 | |
| US8034664B2 (en) | Method of fabricating passive device applied to the three-dimensional package module | |
| CN102428557B (zh) | 其中通过使用连接到参考电势的额外接合线对接合线进行阻抗控制的微电子组件 | |
| US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| KR100907508B1 (ko) | 패키지 기판 및 그 제조방법 | |
| US20020070446A1 (en) | Semiconductor device and method for the production thereof | |
| TWI566350B (zh) | Semiconductor device | |
| JP2008091640A (ja) | 電子装置およびその製造方法 | |
| KR20090022659A (ko) | 집적회로 패키지 및 그 제조방법 | |
| CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
| US20050023666A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic instrument | |
| TWI621229B (zh) | 晶片封裝體及其製造方法 | |
| CN111463187B (zh) | 基于系统级封装的柔性装置及其制造方法 | |
| CN111463189B (zh) | 基于系统级封装的柔性装置及其制造方法 | |
| JP4061506B2 (ja) | 半導体装置の製造方法 | |
| TWI458026B (zh) | 內嵌封裝體之封裝模組及其製造方法 | |
| CN101958292A (zh) | 印刷电路板、封装件及其制造方法 | |
| WO2003013201A1 (en) | Method for forming device-landing pad of multi-layered printed circuit board | |
| JP2006339293A (ja) | 回路モジュール | |
| TWI261902B (en) | Chip with embedded passive components and method of manufacturing the same proposed | |
| JP4892791B2 (ja) | マルチチップモジュール用の中間基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |