CN111466027B - 光电转换元件和固态摄像装置 - Google Patents

Abstract

一种光电转换元件和固态摄像装置，具有：耗尽层扩大部(10a、11)，具有p型上部区域；p型光电转换层(12)，与耗尽层扩大部(10a、11)接触；以及n型表面埋设区域(15)，埋设于光电转换层(12)的上部，与光电转换层(12)形成光电二极管。第一p阱(14a)被第一n极耳(13b)包围，第一n极耳(13b)被第二p阱(14b)包围，第二p阱(14b)被第二n极耳(13d)包围，第二n极耳(13d)被第三p阱(14c)包围。通过注入阻止部(13b、13d)防止与信号电荷为相反导电型的载流子从第二p阱(14b)向光电转换层(12)的注入，通过施加于耗尽层扩大部(10a、11)的电压使光电转换层(12)中被耗尽。

Description

光电转换元件和固态摄像装置

技术领域

本发明涉及光电转换元件和将该光电转换元件作为摄像用像素而排列有多个的固态摄像装置，特别是涉及能够进行高速动作的固态摄像装置。

背景技术

本发明人已经提出了具有与光脉冲同步地进行光电荷检测的锁定像素的功能的测长元件(参照专利文献1。)。在专利文献1所记载的进行光飞行时间(TOF)型动作的距离传感器等中，在以亚纳秒级的超高速动作为目标的情况下，在中性区域(外延层)中存在以扩散速度移动的慢的电荷的成分，因此，该慢的成分造成影响，有无法进行作为目标的超高速动作的缺陷。

在该中性区域内以扩散速度移动的慢的电荷能够在若对基板施加偏压则会产生的电场中高速移动。但是，存在如下问题：在保持对基板施加了偏压的情况下，由于像素的作为来自光电二极管以外的部分的p区域、周边电路的p阱区等的非信号电荷的孔穴的注入而使功耗增大。

为了阻止配置在像素内的p阱与p⁺基板间的寄生电流，提出了将在像素的p阱的下方较广地覆盖p阱的n型埋设层设置在像素的一部分来阻止p阱与p⁺基板间的寄生电流的结构(参照专利文献2。)。然而，在专利文献2所记载的发明中，存在无法在像素内实现用于高速传输信号电荷的电位分布的问题。

现有技术文献

专利文献

专利文献1：国际公开第2016/15791号小册子

专利文献2：日本特开2015-177191号公报

发明内容

发明要解决的问题

鉴于上述问题，本发明的目的在于提供能够以低功耗进行高速动作的光电转换元件和将该光电转换元件作为摄像用像素而排列有多个的固态摄像装置。

用于解决问题的方案

为了实现上述目的，本发明的第一方式的主旨是一种光电转换元件，其具备：(a)耗尽层扩大部，具有第一导电型的上部区域；(b)第一导电型的光电转换层，设置成与耗尽层扩大部的上表面接触，比暴露于上表面的上部区域的杂质密度低；(c)第二导电型的表面埋设区域，埋设于光电转换层的上部的一部分，与光电转换层形成光电二极管；(d)第一导电型的阱区，埋设于光电转换层的上部的另一部分，比光电转换层的杂质密度高；(e)第二导电型的电荷存储区域，埋设于阱区的上部的一部分，暂时存储从表面埋设区域传送的、光电二极管生成的信号电荷；(f)像素内电路元件，集成到阱区的一部分，构成从电荷存储区域读出信号电荷的电路；以及(g)注入阻止部，具有在阱区的至少一部分中将阱区至少分割为两部分的第二导电型的极耳区域，防止包括与信号电荷为相反导电型的载流子的非信号电荷从阱区向光电转换层的注入。在本发明的第一方式的光电转换元件中，通过施加于上部区域的电压，光电转换层中预定作为信号电荷生成区域的全部范围被耗尽。在此，第一导电型与第二导电型是相互相反的导电型。即，若第一导电型是n型，则第二导电型是p型，若第一导电型是p型，则第二导电型是n型。另外，若信号电荷是电子，则非信号电荷是空穴(孔穴)，若信号电荷是空穴，则非信号电荷是电子。

本发明的第二方式的主旨是一种固态摄像装置，其将排列有多个像素的像素阵列部(a)、以及用于驱动像素并处理来自像素的信号的周边电路部(b)集成到同一半导体芯片上，所述像素具有：耗尽层扩大部，具有第一导电型的上部区域；第一导电型的光电转换层，设置成与耗尽层扩大部的上表面接触，比暴露于上表面的上部区域的杂质密度低；第二导电型的表面埋设区域，埋设于光电转换层的上部的一部分，与光电转换层形成光电二极管；第一导电型的阱区，埋设于光电转换层的上部的另一部分，比光电转换层的杂质密度高；第二导电型的电荷存储区域，埋设于阱区的上部的一部分，暂时存储从表面埋设区域传送的、光电二极管生成的信号电荷；像素内电路元件，集成到阱区的一部分，构成从电荷存储区域读出信号电荷的电路；以及注入阻止部，具有在阱区的至少一部分中将阱区至少分割为两部分的第二导电型的极耳区域，防止包括与信号电荷为相反导电型的载流子的非信号电荷从阱区向光电转换层的注入。在本发明的第二方式的固态摄像装置中，通过施加于各像素的上部区域的电压，光电转换层中预定作为信号电荷生成区域的全部范围被耗尽。

发明效果

根据本发明，能够提供能够以低功耗进行高速动作的光电转换元件和将该光电转换元件作为摄像用像素排列有多个的固态摄像装置。

附图说明

图1是包含框图在内对本发明的实施方式的固态摄像装置(二维图像传感器)的半导体芯片上的布局进行说明的示意性电路图。

图2是省略层间绝缘膜而(以透视的方式)示出从上方观察实施方式的成为固态摄像装置的像素的光电转换元件的平面结构的一个例子时的概略的示意性俯视图。

图3是从图2所示的像素的俯视图的III-III方向观察的、实施方式的固态摄像装置的像素的剖视图。

图4是着眼于实施方式的固态摄像装置的半导体芯片的周边部的鸟瞰剖视图。

图5是示意性地说明实施方式的固态摄像装置的像素的主要部位的结构的剖视图。

图6是示出在图5所示的示意性结构中使施加于背侧偏压层的背面偏压电压VB变化时的深度方向的电位的变化的图。

图7是示出在图5的示意性结构中使背面偏压电压VB变化时的光电流的瞬态响应的图。

图8的实线示出图3的沿着III_A-III_A方向的位置处的电位分布，虚线示出图3的沿着III_B-III_B方向的位置处的电位分布。

图9的虚线是图3的沿着A-A方向的位置处的电位分布，实线是图3的沿着B-B方向的位置处的电位分布。

图10的虚线是图3的沿着C-C方向的位置处的电位分布，实线是图3的沿着D-D方向的位置处的电位分布。

图11是在交替地按周期排列有条纹宽度为3μm的n区域和条纹宽度为W_PW(μm)的p区域的结构中，用于改变W_PW的值而对p区域(第二p阱)之下的p型光电转换层中产生的电位进行模拟的平面图案。

图12是示出若是p区域的条纹宽度W_PW＝3μm则在第二p阱之下的p型光电转换层中产生1V程度的电位势垒的图。

图13是将与图3等价的剖面中的、实施方式的固态摄像装置的像素的第一极耳及第二n极耳的附近扩大并示出的电位的二维显示。

图14是着眼于像素部分的结构来说明实施方式的固态摄像装置的制造方法的示意性工序剖视图。

图15是说明接在图14所示的一系列制造工序的流程之后的、固态摄像装置的制造方法的一系列工序的示意性工序剖视图。

图16是省略层间绝缘膜而(以透视的方式)示出从上方观察实施方式的第一变形例的固态摄像装置的像素的平面结构的一个例子时的概略的示意性俯视图。

图17是省略层间绝缘膜而(以透视的方式)示出从上方观察实施方式的第二变形例的固态摄像装置的像素的平面结构的一个例子时的概略的示意性俯视图。

图18是示出成为将图17所示的像素_j排列成矩阵状的结构的一部分的2×3的矩阵的局部的俯视图。

图19是示出省略层间绝缘膜而(以透视的方式)从上方观察实施方式的第三变形例的TOF型固态摄像装置的像素的平面结构的一个例子时的概略的示意性俯视图。

图20是从图19所示的像素的俯视图的XVII-XVII方向观察时的、实施方式的第三变形例的TOF型固态摄像装置的像素的剖视图。

图21是示出其它实施方式的固态摄像装置的像素的概略的剖面结构的一个例子的示意性剖视图(之一)。

图22是示出其它实施方式的固态摄像装置的像素的概略的剖面结构的一个例子的示意性剖视图(之二)。

图23是示出其它实施方式的固态摄像装置的像素的概略的剖面结构的另一例子的示意性剖视图(之三)。

图24是示出其它实施方式的固态摄像装置的像素的概略的剖面结构的又一例子的示意性剖视图(之四)。

图25是示出其它实施方式的固态摄像装置的像素的概略的剖面结构的一个例子的示意性剖视图(之五)。

图26是示出其它实施方式的固态摄像装置的像素的概略的剖面结构的一个例子的示意性剖视图(之六)。

具体实施方式

接着，参照附图说明本发明的实施方式。在以下的附图的记载中，对同一或类似的部分附上同一或类似的附图标记。不过，附图是示意性内容，应注意厚度与平面尺寸的关系、各层的厚度的比率等与现实情况不同。因而，应参照以下说明来判断具体的厚度和尺寸。另外，当然在附图相互之间也包含彼此的尺寸的关系和比率不同的部分。

另外，以下所示的实施方式例示用于将本发明的技术思想具体化的装置和方法，本发明的技术思想并不将构成部件的材质、形状、结构、配置等限定于下述的内容。另外，在以下的说明中，例示性地说明第一导电型是p型、第二导电型是n型的情况，但也可以将导电型选择为相反的关系而将第一导电型设为n型、将第二导电型设为p型。另外，n和p所标注的+和-的上标文字的标记是指，与未标注有+和-的半导体区域相比，杂质密度分别相对地高或者低的半导体区域。本发明的技术思想能够在专利权利要求书所记载的技术范围内施加各种变更。

(固态摄像装置的框图表现)

如图1所示，本发明的实施方式的固态摄像装置(二维图像传感器)将像素阵列部(X₁₁～X_1m；X₂₁～X_2m；……；X_n1～X_nm)和周边电路部(104、105、106、CDS₁～CDS_m；ADC₁～ADC_m)集成到同一半导体芯片上。在位于半导体芯片的中央部的像素阵列部，按二维矩阵状排列有多个像素X_ij(i＝1～m；j＝1～n：m、n分别为2以上的正整数。)，各像素X_ij分别构成方形的摄像区域。并且，在该像素阵列部的下边部，沿着像素行X₁₁～X_1m；X₂₁～X_2m；……；X_n1～X_nm方向设置有水平移位寄存器106，在像素阵列部的左边部沿着像素列X₁₁～X_n1；X₁₂～X_n2；……；X_1j～X_nj；……；X_1m～X_nm方向设置有垂直移位寄存器(垂直驱动器电路)105。垂直移位寄存器105和水平移位寄存器106连接着定时发生电路104。

由定时发生电路104、水平移位寄存器106以及垂直移位寄存器105依次扫描像素阵列部内的像素X_ij，执行像素信号的读出或电子快门动作。即，在本发明的实施方式的固态摄像装置中为如下的构成：以各像素行X₁₁～X_1m；X₂₁～X_2m；……；X_n1～X_nm为单位在垂直方向上扫描像素阵列部，从而通过按各像素列X₁₁～X_n1；X₁₂～X_n2；……；X_1j～X_nj；……；X_1m～X_nm的每一个像素列设置的垂直信号线B₁、B₂、B₃、…、B_j、…、B_m针对各像素行X₁₁～X_1m；X₂₁～X_2m；……；X_n1～X_nm的像素信号读出像素信号。

各垂直信号线B₁、B₂、B₃、…、B_j、…、B_m分别连接着相关双采样电路CDS₁、CDS₂、CDS₃、…、CDS_j、…、CDS_m。即，按每1水平线读出在对应的列的相关双采样电路CDS₁～CDS_m中取决于电荷存储区域所存储的信号电荷的电平，在各个相关双采样电路CDS₁～CDS_m中，从各垂直信号线B₁、B₂、B₃、…、B_j、…、B_m的信号去除放大器噪声和复位噪声。相关双采样电路CDS₁、CDS₂、CDS₃、…、CDS_j、…、CDS_m的输出侧分别按每一列连接着列并联A/D转换器ADC₁、ADC₂、ADC₃、…、ADC_j、…、ADC_m，各垂直信号线B₁、B₂、B₃、…、B_j、…、B_m的信号被转换为数字信号。

(像素等的芯片结构)

以下，将本发明的实施方式的固态摄像装置各自的像素X₁₁～X_1m；X₂₁～X_2m；……；X_n1～X_nm全面地显示为像素X_ij进行说明。将构成该像素X_ij的光电转换元件的平面结构的一个例子在图2中示出，将对应的剖视图在图3中示出。在图2所示的光电转换元件的平面图案的中央乃至其左侧，将作为受光阴极区域(电荷生成区域)发挥功能的表面埋设区域15示为矩形区域。图3是从作为图2所示的像素X_ij的光电转换元件的III-III方向观察时的剖面结构，但图3所示的层间绝缘膜22为了易于观察平面图案而在图2中进行了省略。

表面埋设区域15是被第一导电型(p型)的阱区(第一p阱)14a包围的第二导电型(n型)的半导体区域。在图2的平面图案的布局中，配置于内侧的第一p阱14a的区域被第一n型极耳区域(第一n极耳)13b将周围包围成壁状。第一n极耳13b还被配置于其外侧的中间的p型阱区(第二p阱)14b包围。第二p阱14b的区域被第二n型极耳区域(第二n极耳)13d将周围包围成壁状，第二n极耳13d的区域还被配置于其外侧的外侧的p型阱区(第三p阱)14c包围而构成注入阻止部(13b、13d)。虽然省略图示，但是也可以以在表面埋设区域15的矩形区域内设置遮光开口部的方式将遮光膜配置于表面埋设区域15的上方。即，光经由设置在遮光膜的遮光开口部而入射到像素X_ij。

虽然图3的剖视图不过是例示，但是该图3呈现的光电转换元件的结构能够表现为大的p型阱区在该阱区的至少一部分中分割为第一p阱14a、第二p阱14b以及第三p阱14c三部分的拓扑结构。即，在图3的剖视图所示的局部范围内，成为由作为两个n型极耳区域的第一n极耳13b和第二n极耳13d构成了第一p阱14a、第二p阱14b以及第三p阱14c这3个p型阱区的结构。如图3所示，是第一n极耳13b及第二n极耳13d的深度相对于图案宽度的高宽比大的壁状图案。因而，第一n极耳13b及第二n极耳13d在像素内所占的面积小。因此，实施方式的固态摄像装置的像素X_ij的面积效率高，像素X_ij能够微细化。另外，由于p阱、n阱的横向的微小结构，换言之由于空间电荷的空间微分，产生能够将电荷在横向上高速传输的电位。如使用图17后述的，被局部地视为两个极耳区域的n型极耳区域所构成的拓扑结构不限于相当于图2所示的双矩形环的方式，能够实现各种拓扑结构。例如，作为局部的剖面结构，也可以包含被视为分割为四部分以上的拓扑结构的部分结构。例如，作为局部性剖面结构，也可以包含被视为分割为四部分以上的分割为n部分的拓扑结构的部分结构。进一步进行分割的对象也可以是与相邻的像素成为共用的区域。即，也可以是将连接的两个像素所共用的大的p阱分割为n部分的拓扑结构所对应的分割方法(n为2以上的正整数。)。

在图2的平面图案中，一对电场控制电极23r₁、23r₂设置在引导区域16的两侧，通过电场控制电极23r₁、23r₂呈现的横向电场的静电感应效应进行控制，使得在引导区域16的内部被传输来的信号电荷传送到电荷存储区域18p。位于电场控制电极23r₁、23r₂的右侧的n⁺型电荷存储区域18p作为浮置漏极区域而配置在第一p阱14a中。通过施加于电场控制电极23r₁、23r₂的电压，用横向的电场来控制上侧的电场控制电极23r₁与下侧的电场控制电极23r₂之间的引导区域16的静电电位，将在引导区域16的内部传输来的信号电荷传送到电荷存储区域18p。在图2的第一p阱14a的左上的位置配置有p⁺型p阱接触区域46a，经由表面配线69a对p阱接触区域46a供应低电位侧电源电压V_SS3。

图2的右下的图案示意性地示出构成复位晶体管、信号读出晶体管、开关晶体管等“像素内电路元件”的MOS晶体管组的一部分的平面布局。虽然省略了像素内电路元件的具体的电路连接的图示，但是从电荷存储区域18p读出信号电荷的信号读出晶体管(放大晶体管)的漏极电极连接到电源VDD，源极电极连接到像素选择用的开关晶体管的漏极电极。作为从电荷存储区域18p读出信号电荷的另一个电路元件的像素选择用的开关晶体管的源极电极连接到垂直信号线B_j，从垂直移位寄存器105(参照图1。)对栅极电极提供水平线的选择用控制信号S。将选择用控制信号S设为高(H)电平，从而，开关晶体管导通，被信号读出晶体管(放大晶体管)放大后的电荷存储区域18p的电位所对应的电流流到垂直信号线B_j。

即，为了示意性地说明构成像素内电路元件的MOS晶体管组的一部分，在图2中，例示了栅极电极71q、72q配置于第二p阱14b的方式。而且，以分别夹着这些栅极电极71q、72q的方式配置有MOS晶体管组的源极/漏极电极91q、92q、93q。而且，如图2所示，在第二p阱14b的右上的位置配置有p⁺型p阱接触区域46b，经由表面配线69b对p阱接触区域46b供应低电位侧电源电压V_SS3。

如图3所示，实施方式的固态摄像装置的像素X_ij通过具备p型半导体基板10a、以及配置在半导体基板10a之上的与半导体基板10a相比杂质密度较高的p⁺型背侧偏压层11的结构来构成本发明的“耗尽层扩大部(10a、11)”。并且，在形成耗尽层扩大部(10a、11)的上部区域的背侧偏压层11之上，配置有与半导体基板10a相比杂质密度较低的p^-型光电转换层12，在该光电转换层12之上配置有n型表面埋设区域15。如图3所示，壁状的第一n极耳13b和第二n极耳13d局部地埋设于形成浅沟槽隔离(STI)结构的元件分离绝缘膜21之下而构成注入阻止部(13b、13d)。

而且，如根据图3可知的，元件分离绝缘膜21还包围配置在电荷生成区域之上的钉扎层17的矩形图案。在STI的技术中即使在元件分离用的较浅的沟槽(槽)中埋设了场绝缘膜来形成元件分离绝缘膜21，也可以通过硅局部的氧化(LOCOS)法在选择氧化中形成场绝缘膜并将其设为元件分离绝缘膜21。另外，位于像素X_ij的周边的第三p阱14c局部地埋设于元件分离绝缘膜21之下，从而，作为固态摄像装置的像素分离区域发挥功能。

如图3所示，在表面埋设区域15的右侧的上部以与表面埋设区域15的杂质密度n₁相比杂质密度较高的n₂(n₂＞n₁)设置有n型引导区域16并且n型引导区域16到达电荷存储区域18p。如根据图2可知的，在表面埋设区域15的右侧的中央部以按阶梯状扩大的图案设置有引导区域16，构成通过引导区域16所形成的电位梯度来对信号电荷进行加速的通路。在表面埋设区域15之上配置有与第一p阱14a相比杂质密度较高的p⁺型钉扎层17，引导区域16被夹在钉扎层17与表面埋设区域15之间。

由作为受光阴极区域发挥功能的表面埋设区域15和作为表面埋设区域15的正下方的受光阳极区域发挥功能的光电转换层12构成了光电二极管。光电转换层12中生成的信号电荷(电子)被注入到光电转换层12的正上方的表面埋设区域15的一部分，并被引导到引导区域16。层间绝缘膜22以覆盖由于分别位于图3的纸面的背侧和近前侧所以省略了图示的电场控制电极23r₁、23r₂等的方式包覆于包含钉扎层17的上表面在内的整个面。

在实施方式的固态摄像装置中，如图4所示，沿着半导体芯片的周边部配置p型极耳区域45，在极耳区域45中，埋设p⁺型极耳接触区域61。对极耳接触区域61供应负电位的电源电压V_SS2(＝V_B)，从而，如图4所示，耗尽层12_dep扩展到光电转换层12中。

如已在图1中示出的，在像素阵列部(X₁₁～X_1m；X₂₁～X_2m；……；X_n1～X_nm)的周边集成有垂直移位寄存器105、水平移位寄存器106、定时发生电路104等周边电路部(104、105、106，CDS₁～CDS_m；ADC₁～ADC_m)。在图4中，用由p阱43及与p阱43的内侧(在图4的剖面中为右侧)相邻的n阱44构成的CMOS电路来示意性地示出了周边电路部(104、105、106、CDS₁～CDS_m；ADC₁～ADC_m)的一部分构成。图4的剖面部分的右端所示出的像素X_ij的结构等价于图3所示的剖面结构，省略重复的说明。

如图4所示，p阱43和n阱44沿着将在图4的剖面结构部分的右侧示出了其一部分的像素阵列部(X₁₁～X_1m；X₂₁～X_2m；……；X_n1～X_nm)的周边包围的位置而配置在半导体芯片的周边部侧。在p阱43中配置有n⁺型源极区域64、n⁺型漏极区域65以及p⁺型p阱接触区域63。在源极区域64与漏极区域65之间配置有栅极电极71，因此，示意性地例示了由源极区域64、漏极区域65以及栅极电极71构成nMOS晶体管。

另一方面，在位于比p阱43靠内侧的n阱44中配置有p⁺型源极区域66、p⁺型漏极区域67以及n⁺型n阱接触区域68。示意性地例示了在源极区域66与漏极区域67之间配置有栅极电极72、由源极区域66、漏极区域67以及栅极电极72构成pMOS晶体管的情况。在构成周边电路部(104、105、106、CDS₁～CDS_m；ADC₁～ADC_m)的一部分的p阱43的外侧(在图4的剖面中为左侧)相邻地配置有n型下沉区域42，在下沉区域42中配置有n⁺型下沉接触区域62。下沉区域42的下表面连接着的n型屏蔽区域41大致包覆了形成周边电路部(104、105、106、NC₁～NC_m)的一部分的p阱43和n阱44的下表面。与构成了像素X_ij侧的注入阻止部的屏蔽区域13a不同，可以在屏蔽区域41中残存有中性区域，因此，屏蔽区域41的杂质密度能够设定为比屏蔽区域13a的杂质浓度高的值。对p阱接触区域63供应电源电压V_SS，对n阱接触区域68供应电源电压V_DD，对下沉接触区域62供应电源电压V_DD。

此外，虽然在图4中示出了下沉区域42配置在最外侧、p阱43配置在下沉区域42的内侧、n阱44配置在该p阱43的更内侧的结构，但该结构不过是例示。下沉区域42、p阱43、n阱44的配置/排列的排列组合能够任意选择，例如也可以是p阱43为最外侧。另外，也可以省略下沉区域42而对n阱44赋予等价于下沉区域42的功能。

在实施方式的固态摄像装置中，如图4所示，p型极耳区域45沿着构成固态摄像装置的半导体芯片的周边部配置成环状来构成“背面电压供应部”。p⁺型极耳接触区域61以暴露上表面的方式埋设于极耳区域45的上部，对极耳接触区域61供应电源电压V_SS2。

极耳区域45是用于对作为耗尽层扩大部(10a、11)的“上部区域”的背侧偏压层11供应背面偏压电压V_B的构件(背面电压供应部)，因此，优选以成为实际上能够到达背侧偏压层11的距离的方式尽量深地形成。在图4中示出了作为p型扩散区域而构成了背面电压供应部的例子，但也可以用离子研磨或反应性离子蚀刻(RIE)法挖掘到达背侧偏压层11的深的沟槽(贯通孔)，使p型杂质扩散到该贯通孔的侧壁。而且，也可以将DOPOS或钨(W)、钛(Ti)等高熔点金属埋设于贯通孔而构成硅贯通电极(TSV)来作为背面电压供应部。

如图4所示，可知扩展到构成了实施方式的固态摄像装置的各个像素X_ij的耗尽层12_dep设计成到达与半导体芯片的周边的极耳区域45的边界，使p^-型光电转换层12的大致整体耗尽。能够如表1所示对设硅中电子的扩散长度Lα＝18μm且考虑到光电转换层12中的光相对于波长为870nm的光的指数函数的衰减时的、光电转换层12中产生的电子的数量进行计算。

[表1]

根据表1可知，在光电转换层12中存在中性区域的情况下，从光电转换层12的表面到6μm为止的快的电子(信号电荷)的成分是28％，在成为光电转换层12的深部的6-10μm处在中性区域内以扩散速度移动的慢的信号电荷的成分存在14％。为了使构成实施方式的固态摄像装置的各个像素X_ij以高速动作，需要使从各像素X_ij的光电转换层12的表面到10μm为止的电子(信号电荷)高速传送，因此，需要使从光电转换层12的表面到10μm为止耗尽。将光电转换层12的大致整体耗尽，从而，在光电转换层12中产生的信号电荷能够通过漂移电场高速移动。

在图3和图4所示的剖面结构中，半导体基板10a的杂质密度或导电类型没有特别限定，只要是如例示那样的p型即可，既可以是p^-型，也可以是p⁺型。在实施方式的固态摄像装置中，形成耗尽层扩大部(10a、11)的“上部区域”的背侧偏压层11的杂质密度是重要的，设置在半导体基板10a之上的背侧偏压层11的杂质密度设定为3×10¹⁸～2×10¹⁹cm^-3程度的p⁺型半导体层。因此，例如，若将半导体基板10a的p型杂质密度设为4×10¹⁶～1×10¹⁸cm^-3程度，则设定为成为电荷生成区域的光电转换层12的杂质密度比半导体基板10a的杂质密度低的6×10¹¹～2×10¹⁵cm^-3程度的p^-型半导体层。

例如，在将光电转换层12的杂质密度设为6×10¹³～1.5×10¹⁵cm^-3程度的情况下，光电转换层12的厚度能够设计成4～20μm程度，优选设计成6～15μm程度。表面埋设区域15能够采用杂质密度5×10¹⁴～5×10¹⁶cm^-3程度、代表性的为例如1×10¹⁵cm^-3程度的杂质密度的值，其深度能够设为0.1～3μm程度，优选设为0.5～1.5μm程度。

在图5所示的示意性结构中，将使施加于形成耗尽层扩大部(10a、11)的上部区域的背侧偏压层11b的背面偏压电压V_B变化为0V、-1V、-2V、-3V时的深度方向的电位的变化在图6中示出。在图6的用双点划线示出的背面偏压电压V_B＝0V的情况下，能够推断为耗尽层宽度从硅外延生长层(12、13a、14)的表面扩大到约6μm为止。另一方面，在图6的用单点划线示出的背面偏压电压V_B＝-1V的情况下，能够推断为耗尽层宽度从硅外延生长层(12、13a、14)的表面扩大到约8μm为止。

另外，在图6中用虚线示出的背面偏压电压V_B＝-2V的情况下，能够推断为耗尽层宽度从硅外延生长层(12、13a、14)的表面扩大到约9μm为止，在用实线示出的背面偏压电压V_B＝-3V的情况下，能够推断为从表面扩大到约11μm为止。即，可知若对背侧偏压层11b施加V_B＝-2V程度的电压，则耗尽层从表面在深度方向上扩大到约9μm为止，能够将在预定作为信号电荷生成区域的光电转换层12的深的位置处产生的信号电荷进行高速传输。

在图5中作为代表例而示意性地示出的结构中，将使施加于背侧偏压层11b的背面偏压电压V_B变化为0V、-1V、-2V、-3V时的光电流响应的变化在图7中示出。图7的数据示出将波长为870nm、脉冲宽度为10ns的平行光照射到硅外延生长层(12、13a、14)的表面时的光电流的瞬态响应。图7中将空心菱形(◇)的标记点用双点划线相连并示出的响应曲线是施加了背面偏压电压V_B＝0V的状态下的光电流的瞬态响应。可知在施加了背面偏压电压V_B＝0V的情况下，下降时间也如表2所示慢到约3.6ns程度。

另一方面，在图7中将涂黑的菱形(◆)的标记点用单点划线相连并示出的响应曲线是施加了背面偏压电压V_B＝-1V的状态下的光电流的瞬态响应。在施加了背面偏压电压V_B＝-1V的情况下，能够判断为下降时间也如表2中所示为约1.7ns程度。另外，可知在图7中施加了将空心方形(□)的标记点用虚线相连并示出的背面偏压电压V_B＝-2V的状态下的响应曲线的情况下，下降时间为约0.7ns程度，在施加了将空心三角形(△)的标记点用实线相连并示出的背面偏压电压V_B＝-3V的状态下的响应曲线的情况下，下降时间能够高速化为约0.5ns程度为止。

[表2]

虽然在表1中描述为需要将从光电转换层12的表面到10μm为止的区域预定作为信号电荷生成区域并将全部信号电荷生成区域耗尽，但是信号电荷生成区域的深度不过为例示。例如，也可以将光电转换层12的厚度增厚为20μm程度且施加比表2所示的值大的背面偏压电压V_B，使得该光电转换层12的预定作为信号电荷生成区域的整个范围耗尽。

(电位分布)

在图3的上侧示出了平面方向(X方向)的位置坐标x₁、x₂、x₃、……、x₁₃，图8的用实线所示的曲线示出沿着图3所示的像素X_ij的III_A-III_A方向的位置处的电位分布。另外，图8的虚线曲线示出沿着图3所示的像素X_ij的III_B-III_B方向的位置处的电位分布。沿着离层间绝缘膜22的位置近的像素的上表面侧的III_A-III_A方向以阶梯状沿水平方向截断的电位分布如用实线所示，在被第一p阱14a包围的钉扎层17的区域所包含的范围(坐标x₄-x₇之间)示出了大致固定的电位，在电荷存储区域18p的位置(坐标x₈-x₉之间)示出了势阱。而且，沿着III_A-III_A方向的较浅的位置处的水平方向的电位分布在第一n极耳13b的位置(坐标x₂-x₃；x₁₀-x₁₁之间)和第二n极耳13d的位置(坐标x₁₂-x₁₃之间)分别示出电位低谷。并且，在第二p阱14b的位置(坐标x₁₁-x₁₂之间)示出被两个电位低谷夹着的电位高点。

另一方面，将沿着远离层间绝缘膜22的III_B-III_B方向的深的位置以阶梯状在水平方向上截断的电位分布如用虚线曲线所示，在第一n极耳13b的位置(坐标x₂-x₃；x₁₀-x₁₁之间)和第二n极耳13d的位置(坐标x₁₂-x₁₃之间)分别示出较浅的电位低谷。并且，在第二p阱14b的位置(坐标x₁₁-x₁₂之间)示出被较浅的两个电位低谷夹着并缓慢变化的比较低的电位高点。特别是，沿着III_B-III_B方向的深的位置处的水平方向的电位分布如用虚线所示，在被第一p阱14a包围的钉扎层17的范围(坐标x₄-x₇之间)，示出朝向电荷存储区域18p的位置(坐标x₈-x₉之间)呈下坡的倾斜，在电荷存储区域18p的近前的位置(坐标x₇-x₈之间)形成有电位势垒。而且，沿着III_B-III_B方向的深的位置处的水平方向的电位分布也是在图8的左侧的第一p阱14a的位置(坐标x₃-x₄之间)构成电位的峰。如图8的沿着III_B-III_B方向的虚线曲线所示，在坐标x₄-x₇之间成为呈下坡的倾斜的电位分布，从而，能够高速传输信号电荷。

在图3的左侧示出了深度方向(Z方向)的位置坐标z₁、z₂、z₃、……、z₅，图9的用虚线所示的曲线示出图3所示的像素X_ij的沿着A-A方向的位置处的电位分布。另外，图9的实线曲线示出图3所示的像素X_ij的沿着B-B方向的位置处的电位分布。沿着A-A方向将层间绝缘膜22、钉扎层17、引导区域16、表面埋设区域15、光电转换层12、背侧偏压层11以及半导体基板10a在深度方向上截断的电位如用虚线所示，从层间绝缘膜22的下表面的深度的电平(坐标z₁)到电荷存储区域18p的下表面的深度的电平(坐标z₂)是负的电位，在电荷存储区域18p的下表面的深度的电平附近变为正电位。图9的用虚线所示的曲线从电荷存储区域18p的下表面的深度的电平附近到第一p阱14a的下表面的深度的电平(坐标z₃)是正的电位，通过光电转换层12的离第一p阱14a的下表面近的区域的电平而回到负的电位。并且，随着使光电转换层12向深度方向加深而使负的电位变大，以在背侧偏压层11的位置(坐标z₄-z₅之间)取得极大值的方式向右成为凸，在半导体基板10a中为固定电位。

另一方面，沿着B-B方向将电荷存储区域18p、第一p阱14a、光电转换层12、背侧偏压层11以及半导体基板10a在深度方向上截断的电位如用实线所示，从层间绝缘膜22的下表面的深度的电平(坐标z₁)到电荷存储区域18p的下表面的深度的电平(坐标z₂)是正的电位，在电荷存储区域18p的下表面的深度的电平附近变为负电位。图9的用实线所示的曲线从电荷存储区域18p的下表面的深度的电平附近到第一p阱14a的下表面的深度的电平(坐标z₃)是负的电位。但是，可知沿着B-B方向的电位通过光电转换层12的离第一p阱14a的下表面近的区域的电平而暂时成为正的电位，在第一p阱14a的下表面的附近形成有相对于作为非信号电荷的空穴(孔穴)的电位势垒。沿着B-B方向的电位随着在光电转换层12中以远离第一p阱14a的下表面的方式变深而回到负的电位。并且，随着在光电转换层12中向深度方向加深而负的电位变大，以在背侧偏压层11的位置(坐标z₄-z₅之间)取得极大值的方式向右成为凸，在半导体基板10a中是固定电位。

图10的用虚线所示的曲线示出图3所示的像素X_ij的沿着C-C方向的位置处的电位分布，实线曲线示出图3所示的像素X_ij的沿着D-D方向的位置处的电位分布。沿着C-C方向将层间绝缘膜22、元件分离绝缘膜21、第一n极耳13b、光电转换层12、背侧偏压层11以及半导体基板10a在深度方向上截断的电位如用虚线所示，从层间绝缘膜22的下表面的深度的电平(坐标z₁)到第一n极耳13b的下表面的深度的电平(坐标z₃)是正的大致固定电位，以随着比第一n极耳13b的下表面的深度的电平深而接近零电位的方式减少。图10的用虚线所示的曲线通过光电转换层12的离第一n极耳13b的下表面近的区域的电平而成为负的电位。并且，随着在光电转换层12中向深度方向加深而负的电位变大，以在背侧偏压层11的位置(坐标z₄-z₅之间)取得极大值的方式向右成为凸，在半导体基板10a中是固定电位。

沿着图3的D-D方向将层间绝缘膜22、第二p阱14b、光电转换层12、背侧偏压层11以及半导体基板10a在深度方向上截断的电位如用图10的实线所示，从层间绝缘膜22的下表面的深度的电平(坐标z₁)到第二p阱14b的下表面的深度的电平(坐标z₃)是零电位且是固定电位。但是，可知沿着D-D方向的电位随着比第二p阱14b的下表面的深度的电平深而产生暂时成为正电位的区域，在第二p阱14b的下表面的附近形成有相对于作为非信号电荷的空穴(孔穴)的电位势垒。之后，沿着D-D方向的电位进一步向深度方向加深，通过光电转换层12的离第二p阱14b的下表面近的区域的电平而成为负的电位。并且，随着在光电转换层12中向深度方向加深而负的电位变大，以在背侧偏压层11的位置(坐标z₄-z₅之间)取得极大值的方式向右成为凸，在半导体基板10a中是固定电位。

图11是在条纹宽度3μm的n区域与条纹宽度W_PW(μm)的p区域交替地按周期排列的结构中用于改变W_PW的值而对图3的p区域(第二p阱)14b之下的相当于p型光电转换层12的区域中产生的电位进行模拟的平面图案。如图12所示，可知若是p区域的条纹宽度WPW＝3μm，则能够在第二p阱14b之下的相当于p型光电转换层12的区域中生成1V程度的电位势垒。

图13是将等价于图3的图11的剖面中的、实施方式的固态摄像装置的像素X_ij的相当于第一n极耳13b和第二n极耳13d附近的区域扩大后示出的电位的二维显示。如根据图13可知的，隔着0.2V示出了相当于将第二p阱14b设为接地电位(＝0V)、对第一n极耳13b及第二n极耳13d分别施加了+3.6V、从图13的下侧施加了背面偏压电压V_B＝-3V的状态的电位的等电位线。虽然省略图示，但是根据高斯定律(Gauss’s law)，电力线以与图13的等电位线正交的方式从第一n极耳13b和第二n极耳13d的下端部向下侧(背面)延伸。如根据图13的等电位线的分布可知的，通过从第一n极耳13b和第二n极耳13d的两个极耳区域的下端部分别延伸的电力线的电位，在被夹在第一n极耳13b与第二n极耳13d之间的相当于第二p阱14b的区域的正下方生成约1V的电位势垒。即，可知在被夹在第一n极耳13b与第二n极耳13d之间的相当于第二p阱14b的区域的正下方，也存在电位为0.2～0.8V的正的区域，在第二p阱14b的下表面的附近形成有相对于作为非信号电荷的空穴(孔穴)的约1V的电位势垒，构成了注入阻止部(13b、13d)。图12所示的电位分布也与图13中用等电位线示出的相当于第二p阱14b的下表面附近的区域的电位的二维分布符合。

如上所示，根据实施方式的固态摄像装置的像素X_ij的结构，能够使信号电荷高速移动，并且能够形成相对于作为非信号电荷的空穴的电位势垒来避免空穴的注入所致的功耗的增大。特别是，通过电场控制电极23r₁、23r₂所呈现的横向电场使信号电荷高速传送的特征由于将整个光电转换层12耗尽，所以能够更有效并且高效地发挥。特别是，第一p阱14a被第一n极耳13b包围成壁状，第一n极耳13b被第二p阱14b包围，第二p阱14b被第二n极耳13d包围成壁状，第二n极耳13d被第三p阱14c包围，在第一p阱14a及第二p阱14b的正下方生成阻止空穴(孔穴)的注入的电位势垒来构成注入阻止部(13b、13d)，因此，功耗也不会增大。该注入阻止部(13b、13d)的结构所实现的电位分布也不会妨碍形成于引导区域16的电位梯度，因此能够更高速地进行将信号电荷加速后的电荷传输。

(固态摄像装置的制造方法)

使用图14～图15所示的着眼于像素X_ij部分的结构的工序剖视图来说明本发明的实施方式的固态摄像装置的制造方法的概略。此外，以下所述的固态摄像装置的制造方法是一个例子，若在实现专利权利要求书所记载的固态摄像装置的结构的主旨的范围内，则当然能够通过包含该变形例在内的其以外的各种制造方法来实现。另外，以下的说明中的“第一～第7注入用掩模”等名称不过是为了便于说明制造方法的一系列工序而为了与一系列工序中的顺序不同的其它光掩模进行区分所设定的便利的呼称，并不规定现实中光掩模的名称或顺序。

(一)首先，在包括以0.1～3Ωcm程度的(100)面为主表面的p型硅基板的半导体基板10a上，通过以氢(H₂)为载流子气体、以乙硼烷(B₂H₆)为掺杂气体、以甲硅烷(SiH₄)为源极气体的气相生长法使杂质密度为3×10¹⁸～2×10¹⁹cm^-3的p⁺型背侧偏压层11按3～5μm的厚度进行外延生长。在同一反应管中降低B₂H₆的流量，继续通过使用了SiH₄的气相生长法如图14(a)所示使杂质密度为5×10¹²～1×10¹⁴cm^-3的p^-型下层光电转换层12按8～25μm的厚度进行连续外延生长。也可以是，按p⁺-p^-的连续外延生长的初始定时停止B₂H₆的导入，将砷化氢(AsH₄)或磷化氢(PH₃)微量添加后使p⁺-p^-的界面的曲线(profile)变得陡峭。

(二)接着，将图14的(a)所示的结构体从外延生长用的反应管取出并将其投入氧化炉。然后，将0.6～1μm的SiO₂膜通过热氧化法等形成在光电转换层12的表面。对该SiO₂膜的上表面涂敷光致抗蚀剂膜，通过光刻技术对光致抗蚀剂膜进行曝光显影，从而将用于形成第一n极耳13b和第二n极耳13d的第一注入用掩模图案化。将磷离子(³¹P+)等呈n型的杂质离子一边改变加速电压一边以多级从该第一注入用掩模的开口部注入到光电转换层12的上部。在将第一注入用掩模去除之后，对SiO₂膜的上表面涂敷新的光致抗蚀剂膜，通过光刻技术对光致抗蚀剂膜进行曝光显影，从而，将用于形成第一p阱14a、第二p阱14b、第三p阱14c的第二注入用掩模图案化。将硼离子(¹¹B⁺)等呈p型的杂质离子一边改变加速电压一边以多级从该第二注入用掩模的开口部注入到光电转换层12的上部。

(三)在将第二注入用掩模去除之后进行热处理，从而，如图14的(c)所示，在光电转换层12的上部选择性地形成第一n极耳13b、第二n极耳13d、第一p阱14a、第二p阱14b以及第三p阱14c。改变加速电压并以多级进行离子注入，从而可以抑制横向扩散，因此，能够形成第一n极耳13b、第二n极耳13d、第一p阱14a、第二p阱14b以及第三p阱14c的深度相对于图案宽度的高宽比大的图案。其结果是，形成图2所示的第一p阱14a被第一n极耳13b将周围包围成壁状、第一n极耳13b被第二p阱14b包围、第二p阱14b被第二n极耳13d将周围包围成壁状、第二n极耳13d被第三p阱14c包围的注入阻止部(13b、13d)的结构。虽然在图14的(c)中省略图示，但是此时如图4所示，还形成n型下沉区域42、p阱43、n阱44等。而且，如图4所示，还沿着半导体芯片的周边部以环状形成p型极耳区域45。

(四)接着，将0.6～1μm的SiO₂膜通过热氧化法等形成在光电转换层12和第一n极耳13b、第二n极耳13d、第一p阱14a、第二p阱14b以及第三p阱14c的表面。使用光刻法将该SiO₂膜图案化，形成元件分离槽形成用蚀刻掩模。具体地，以光致抗蚀剂膜为掩模对SiO₂膜通过反应性离子蚀刻(RIE)法进行蚀刻。在蚀刻之后将光致抗蚀剂膜去除，以SiO₂膜为掩模按照规定的掩模图案并通过RIE法选择性地在图14的(c)的右侧对第一n极耳13b、第二n极耳13d的上部、在图14的(c)的左侧对第一n极耳13b、第二n极耳13d、第一p阱14a、第二p阱14b以及第三p阱14c的上部等进行蚀刻，从而，按0.5～1.5μm的深度形成元件分离槽。接下来，以比元件分离槽的深度厚的膜厚形成硅氧化膜等元件分离绝缘膜21，从而，将元件分离槽在图14的(c)的右侧埋设于第一n极耳13b、第二n极耳13d的上部，将元件分离槽在图14的(c)的左侧埋设于第一n极耳13b、第二n极耳13d、第一p阱14a、第二p阱14b以及第三p阱14c的上部。接下来，通过化学机械抛光(CMP)法等进行平坦化，得到图14的(c)的结构剖视图。

(五)而且，对图14的(c)所示的结构体的上表面涂敷新的光致抗蚀剂膜，通过光刻技术对新的光致抗蚀剂膜进行曝光显影，从而，将用于形成表面埋设区域15的第三注入用掩模图案化。将磷离子(³¹P⁺)从该第三注入用掩模的开口部注入到光电转换层12的上部。在将第三注入用掩模去除之后，将用于形成引导区域16的第4注入用掩模图案化。将砷离子(⁷⁵As⁺)从该第4注入用掩模的开口部注入到表面埋设区域15的上部。在将第4注入用掩模去除之后进行热处理，从而，如图15的(d)所示，形成表面埋设区域15和表面埋设区域15的上部的引导区域16。

(六)而且，对图15的(d)所示的结构体的上表面涂敷新的光致抗蚀剂膜，通过光刻技术对新的光致抗蚀剂膜进行曝光显影，从而，将用于形成钉扎层17的第5注入用掩模图案化。将硼离子(¹¹B⁺)从该第5注入用掩模的开口部注入到表面埋设区域15和引导区域16的上部。而且，在将第5注入用掩模去除之后进行热处理，从而，如图15的(e)所示，在表面埋设区域15和引导区域16的上部选择性地形成杂质密度为8×10¹⁷～1.5×10¹⁹cm^-3程度的钉扎层17。调整硼离子注入后的热处理的温度和时间，使得钉扎层17的深度成为0.1～0.7μm程度，优选成为0.2～0.5μm程度。

(七)接着，将图15的(e)所示的结构体从热处理炉取出并投入到氧化炉。然后，在氧化炉中，将通过干热氧化法形成的SiO₂膜作为栅极绝缘膜28按照30nm～80nm的厚度形成在包含钉扎层17、第一p阱14a、第二p阱14b等的上表面在内的整个面上。而且，将在上表面形成有栅极绝缘膜28的结构体从氧化炉取出并将其投入到化学气相生长(CVD)炉。然后，通过CVD法将掺杂磷(P)的多晶硅(DOPOS)层29如图15的(f)所示按150nm～350nm的厚度堆积在栅极绝缘膜28之上。

(八)接着，对图15的(f)所示的结构体的上表面涂敷新的光致抗蚀剂膜，通过光刻技术对新的光致抗蚀剂膜进行曝光显影，从而，将用于切出电场控制电极23r₁、23r₂的栅极电极切出用掩模图案化。具体地，以光致抗蚀剂膜为掩模将DOPOS层29用RIE法切除后图案化，形成电场控制电极23r₁、23r₂。此时，还用同样的顺序同时形成图2的右下所例示出的复位晶体管、信号读出晶体管以及开关晶体管等栅极电极71q、72q等。为了在蚀刻后将栅极电极切出用掩模去除，涂敷新的光致抗蚀剂膜，通过光刻技术对新的光致抗蚀剂膜进行曝光显影，从而形成复位晶体管、信号读出晶体管以及开关晶体管等源极/漏极电极，而将具有使栅极电极71q、72q的周边开口的窗部的第6注入用掩模图案化。

(九)利用该第6注入用掩模的窗部并以栅极电极71q、72q为自匹配用掩模将砷离子(⁷⁵As⁺)等呈n型的杂质离子注入到第一p阱14、第二p阱14b的上部。虽然在图14的(b)中省略图示，但是此时，n型杂质离子的一部分也利用自匹配而注入到图4所示的n型下沉区域42、p阱43、n阱44等中。

(十)而且，在将作为第6注入用掩模的光致抗蚀剂膜去除之后，涂敷其它光致抗蚀剂膜，通过光刻技术形成在该另一光致抗蚀剂膜中具有将第二p阱14b、p阱43、n阱44、p型极耳区域45等的上部的一部分开口的窗部的第7注入用掩模。利用该第7注入用掩模将硼离子(¹¹B⁺)等呈p型的杂质离子的一部分利用自匹配注入到第二p阱14b、p阱43、n阱44、p型极耳区域45等的上部的一部分中。

(十一)然后，在将第7注入用掩模去除之后，通过进行热处理，在第一p阱14b的上部形成杂质密度为5×10¹⁹～1×10²¹cm^-3程度的电荷存储区域18，在第二p阱14b的上部等形成杂质密度为5×10¹⁹～1×10²¹cm^-3程度的像素内电路元件的源极/漏极区域91q、92q、93q。而且，还通过离子注入后的热处理同时形成图4所示的p阱43中的源极区域64、漏极区域65、p阱接触区域63及n阱44中的源极区域66、漏极区域67、n阱接触区域68以及下沉区域42中的下沉接触区域62等。

(十二)然后，如图3所示，将层间绝缘膜22以覆盖包含电场控制电极23r₁、23r₂和像素内电路的栅极电极71q、72q等在内的整个面的方式进行堆积。作为层间绝缘膜22，能够采用被称为“NSG”的不包含磷(P)或硼(B)等杂质元素的非掺杂的SiO₂膜。此外，作为层间绝缘膜22，可以是添加了磷的硅氧化膜(PSG)、添加了硼的硅氧化膜(BSG)、添加了硼和磷的硅氧化膜(BPSG)、硅氮化物(Si₃N₄)膜等。可以根据需要通过CMP法等进行层间绝缘膜22的上表面的平坦化。之后通过通常的金属化技术并经由在层间绝缘膜22中开口的接触通路71qc、72qc连接需要的表面配线。此外，对信号读出晶体管和开关晶体管等像素内电路元件以外的周边电路等的源极/漏极区域等也通过同样的顺序形成表面配线，因此，实际的表面配线的图案是多层配线结构，因此，在反复进行多次层间绝缘膜的堆积工序和金属化工序之后，实施方式的固态摄像装置完成。

如上所示，根据本发明的实施方式的固态摄像装置的制造方法，能够通过现有的CMOS的标准化制造工序容易并且以高制造成品率来实现包含图2所示的第一p阱14a被第一n极耳13b包围成壁状、第一n极耳13b被第二p阱14b包围、第二p阱14b被第二n极耳13d包围成壁状、第二n极耳13d被第三p阱14c包围的注入阻止部(13b、13d)在内的像素内结构。因此，根据实施方式的固态摄像装置的制造方法，能够使信号电荷高速移动，并且能够构成阻止作为非信号电荷的空穴的注入的注入阻止部(13b、13d)而容易并且以高制造成品率来实现抑制了功耗的增大的像素X_ij的结构。

＝实施方式的第一变形例＝

将本发明的实施方式的第一变形例的固态摄像装置的像素X_ij的平面结构的一个例子在图16中示出。在图16的平面图案的中央乃至其左侧，作为受光阴极区域(电荷生成区域)发挥功能的表面埋设区域15被示为矩形区域。与图2的俯视图的情况同样地，在图16中省略图3所示的层间绝缘膜22，而易于观察平面图案。与图2所示的平面结构同样地，表面埋设区域15被第一p阱14a包围、第一p阱14a的区域被壁状的第一n极耳13b包围、第一n极耳13b被第二p阱14b包围、第二p阱14b被壁状的第二n极耳13d包围、第二n极耳13d被第三p阱14c包围而构成注入阻止部(13b、13d)。与在图2中例示的结构同样地，在图16的平面图案中也是通过电场控制电极23r₁、23r₂呈现的横向电场的静电感应效应进行控制，使得在引导区域16的内部被传输来的信号电荷传送到电荷存储区域18p。

关于经由表面配线69a对设置于第一p阱14a的p阱接触区域46a供应低电位侧电源电压V_SS3、经由表面配线69b对第二p阱14b的p阱接触区域46b供应低电位侧电源电压V_SS3的结构，与图2中例示出的结构相同。但是，如图16所示，在第一n极耳13b配置n极耳接触区域84a、经由表面配线85a对n极耳接触区域84a供应高电位侧电源电压V_DD2、在第二n极耳13d配置n极耳接触区域84b、经由表面配线85b对n极耳接触区域84b供应高电位侧电源电压V_DD2的结构与图2中例示的结构不同。

虽然省略剖视图的图示，但是与图3所示的结构同样地，在实施方式的第一变形例的固态摄像装置的像素X_ij中也是由p型半导体基板10a、以及配置在半导体基板10a之上的p⁺型背侧偏压层11来构成耗尽层扩大部(10a、11)，这些特征及其带来的作用/效果等如已经用实施方式的固态摄像装置所说明的，省略重复的记载，根据实施方式的第一变形例的固态摄像装置的像素X_ij的像素内结构，包含第一n极耳13b和第二n极耳13d在内的注入阻止部(13b、13d)所起到的电位分布不会妨碍形成于引导区域16的电位梯度，因此，能够使信号电荷更高速地移动，并且能够避免非信号电荷(空穴)的注入所致的功耗的增大。

＝实施方式的第二变形例＝

将本发明的实施方式的第二变形例的固态摄像装置的像素X_ij的平面结构的一个例子在图17中示出。在图17的平面图案的中央乃至其左侧，作为受光阴极区域(电荷生成区域)发挥功能的表面埋设区域15被示为八边形的区域。与图2所示的平面结构不同，图2的壁状的第一n极耳13b与第二n极耳13d的一部分重复而构成了与具有两个八边形的窗部的形状合为一体的共用的n型极耳区域(共用n极耳)13，构成了阻止非信号电荷(空穴)的注入的注入阻止部。

在图17中，在壁状的共用n极耳13的左侧的窗部中收纳有第一p阱14a，在共用n极耳13的右侧的窗部中收纳有第二p阱14b。并且，表面埋设区域15以被第一p阱14a包围的方式收纳于共用n极耳13的左侧的窗部。此外，共用n极耳13的外侧被第三p阱14c包围。虽然省略了与图17对应的剖视图的图示，但是若考虑是与图3的剖视图的右侧对应的剖面，则例如图3所示的大的阱区14成为在该阱区14的至少一部分中分割为第一p阱14a、第二p阱14b以及第三p阱14c这三部分的拓扑结构。

即，只要在相当于图3的剖视图的右侧区域的局部范围内进行观察，则图17的平面图案也成为由两个作为极耳区域表现于左侧的共用n极耳13和表现于右侧的共用n极耳13构成了3个第一p阱14a、第二p阱14b以及第三p阱14c。关于图17的平面图案所示的共用n极耳13的结构，在相当于图3的剖视图的左侧区域的局部范围内，当然成为与图3不同的结构。

与图2和图16中例示出的结构同样地，在图17的平面图案中也是通过电场控制电极23r₁、23r₂呈现的横向电场的静电感应效应进行控制，使得在引导区域16的内部被传输来的信号电荷高速地传送到电荷存储区域18p。此外，与图2的俯视图的情况同样地，在图17中省略用图3的剖面结构图示出的层间绝缘膜22，而易于观察平面图案。

关于经由表面配线69a对设置于第一p阱14a的p阱接触区域46a供应低电位侧电源电压V_SS3、经由表面配线69b对第二p阱14b的p阱接触区域46b供应低电位侧电源电压V_SS3的结构，与图2中例示出的结构相同。但是，如图17所示，在壁状的共用n极耳13配置n极耳接触区域84、经由表面配线85对n极耳接触区域84供应高电位侧电源电压V_DD2的结构与图16中例示出的结构不同。

虽然省略剖视图的图示，但是与图3所示的结构同样地，在实施方式的第二变形例的固态摄像装置的像素X_ij中也是由p型半导体基板10a、以及配置在半导体基板10a之上的与半导体基板10a相比杂质密度较高的p⁺型背侧偏压层11来构成耗尽层扩大部(10a、11)的特征及其带来的作用/效果等如已用实施方式的固态摄像装置说明的，因此，省略重复的记载。

将图17所示的成为将像素X_i，j排列成矩阵状的结构的一部分的2×3个矩阵的部分(X_i，j-2、X_i，j-1、X_i，j；X_i+1，j-2、X_i+1，j-1、X_i+1，j)在图18中示出。可知第三p阱14c的部分作为像素分离区域构成了2×3个矩阵。根据实施方式的第二变形例的固态摄像装置，包含壁状的共用n极耳13在内的注入阻止部(13)所起到的电位分布不会妨碍形成于引导区域16的电位梯度。因此，根据本发明的实施方式的第二变形例的固态摄像装置的像素X_ij，能够兼得更高速地使信号电荷高速移动以及通过注入阻止部形成针对非信号电荷(空穴)的电位势垒且避免空穴的注入所致的功耗的增大。

＝实施方式的第三变形例＝

在图2所示的实施方式中，针对一对电场控制电极23r₁、23r₂设置于引导区域16的两侧、通过电场控制电极23r₁、23r₂呈现的横向电场的静电感应效应来控制引导区域16的电位、信号电荷被传送到电荷存储区域18p的情况进行了说明。但是，即使电场控制电极仅存在于单侧，也能够通过电场控制电极所呈现的一个方向的横向电场来控制电位分布，能够控制在电场控制电极的旁边行走的沟道区域中的信号电荷的传送。

将本发明的实施方式的第三变形例的TOF型固态摄像装置的像素X_ij的平面结构的一部分扩大后的布局的一个例子在图19中示出，将对应的剖视图在图20中示出。图19的平面图案是局部地示出像素X_ij所占区域的中央到右侧的图，示出比作为受光阴极区域(电荷生成区域)发挥功能的杂质密度为n₁的n型表面埋设区域15的中央靠右侧的区域。在图19中，在第一p阱14a的右侧示出了第一n极耳13b的区域，在第一n极耳13b的右侧示出了第二p阱14b的区域。实施方式的第三变形例的TOF型固态摄像装置的像素X_ij的平面结构也是第一p阱14a被第一n极耳13b包围成壁状，第一n极耳13b被第二p阱14b包围，第二p阱14b被第二n极耳包围成壁状，第二n极耳被第三p阱包围。

与实施方式的相同之处在于：在第一p阱14a和第二p阱14b的正下方形成电位势垒，构成了阻止作为非信号电荷的空穴的注入的注入阻止部。虽然图20是从图19所示的像素X_ij的XVII-XVII方向观察时的剖面结构，但是图20所示的层间绝缘膜22为了易于观察平面图案而在图19的表现中成为省略后的透视图。在表面埋设区域15是被第一p阱14a包围的n型表面埋设区域15方面也与图2和图3所示的结构相同。

图19所示的TOF型像素X_ij接受经由遮光膜的遮光开口部入射的光信号。即，由被第一p阱14a包围并作为受光阴极区域发挥功能的表面埋设区域15以及作为表面埋设区域15的正下方的受光阳极区域发挥功能的光电转换层12来构成光电二极管。在配置在表面埋设区域15的中央右侧的引导区域16的右侧，作为末扩展的图案而设置有形成葫芦型台阶结构的杂质密度为n₂的n型引导区域16(n₁＜n₂)。光电转换层12中生成的信号电荷(电子)被注入到光电转换层12的正上方的表面埋设区域15的一部分，被引导到形成未扩展的图案的引导区域16。

在引导区域16的右侧以扇型配置有4个电场控制电极23p、23q、23r、23s。在作为平面图案观察时的电场控制电极23p、23q、23r、23s各自的正侧面，配置有与引导区域16相比杂质密度较高的杂质密度为n₃的n型沟道区域8p、8q、8r、8s(n₃＞n₂)。像素X_ij所生成的信号电荷在被向引导区域16的4个方向引导之后，通过电场控制电极23p、23q、23r、23s的横向电场控制所致的静电感应效应来依次控制沟道区域8p、8q、8r、8s的电位，在沟道区域8p、8q、8r、8s中依次传送信号电荷。

具体地，通过对电场控制电极23p、23q、23r、23s依次施加的电压而在电场控制电极23p、23q、23r、23s的正侧面的沟道区域8p、8q、8r、8s的表面上感应出电荷传送通道，依次传送在引导区域16的内部被传输来的信号电荷。而且，如图19所示，依次存储由电场控制电极23p、23q、23r、23s传送的信号电荷的4个n⁺型电荷存储区域18p、18q、18r、18s作为浮置漏极区域分别配置在沟道区域8p、8q、8r、8s的内部的右侧。

在扇型排列的平面图案中，在配置于图19的上方的两个电场控制电极23p、23q与配置于下方的两个电场控制电极23r、23s之间配置有排出栅极电极23c，在排出栅极电极23c的右侧配置有n⁺型排出漏极区域18c。在成为图19所示的像素X_ij的XVII-XVII方向的剖面的图20的表现中，电荷存储区域18q暴露。电荷存储区域18q连接着表面配线33q。图19所示的排出栅极电极23c与电场控制电极23p、23q、23r、23s按规定的定时将暗电流或背景光等所致的电荷排出到排出漏极区域18c。

在电荷存储区域18p、18q、18r、18s和排出栅极电极23c的更右侧配置有图2所示的构成像素内电路元件等的MOS晶体管组的栅极电极，但由于图19是放大图，因此，这些图示成为纸面外的图示且进行了省略。而且，以分别夹着这些栅极电极的方式还配置有MOS晶体管组的源极/漏极电极等，但省略了图示。

如图20所示，实施方式的第三变形例的固态摄像装置各自的像素X_ij在通过具备p型半导体基板10a、以及配置在半导体基板10a之上的与半导体基板10a相比杂质密度较高的p⁺型背侧偏压层11的结构来构成耗尽层扩大部(10a、11)方面与图3所示的结构相同。并且，在形成耗尽层扩大部(10a、11)的上部区域的背侧偏压层11之上配置有与半导体基板10a相比杂质密度较低的p^-型光电转换层12，在该光电转换层12之上配置有n型表面埋设区域15。

如根据图19可知的，引导区域16以末扩展的图案设置于表面埋设区域15的右侧的中央部，构成了通过引导区域16所形成的末扩展的电位梯度对信号电荷进行加速的通路。在表面埋设区域15之上配置有与第一p阱14a及第二p阱14b相比杂质密度较高的p⁺型钉扎层17，引导区域16被夹在钉扎层17与表面埋设区域15之间。

在实施方式的第三变形例的固态摄像装置中，也与图4所示的结构同样地沿着半导体芯片的周边部配置有p型极耳区域45，p⁺型极耳接触区域61埋设于极耳区域45。对极耳接触区域61供应负电位的电源电压V_SS2，从而，与图4所示的同样地耗尽层12_dep在光电转换层12中扩展。

根据实施方式的第三变形例的固态摄像装置的像素X_ij的结构，使耗尽层12_dep在整个光电转换层12中扩展，从而，能够实现使信号电荷高速移动并突破纳秒的高速动作的TOF型传感器。而且，在实施方式的第三变形例的固态摄像装置的像素X_ij的结构中，通过第一p阱14a被第一n极耳13b包围、第一n极耳13b被第二p阱14b包围、第二p阱14b被第二n极耳包围、第二n极耳被第三p阱包围的结构构成了阻止作为非信号电荷的空穴的注入的注入阻止部，因此，能够避免来自第一p阱14a及第二p阱14b的空穴的注入所致的TOF型传感器的功耗的增大。

(其它实施方式)

如上所述，通过实施方式记载了本发明，但不应将形成该公开的一部分的论述和附图理解为限定本发明。对本领域技术人员而言根据该公开进行的各种代替实施方式、实施例以及应用技术是不言自明的。

例如，图21所示的结构与图3的相同之处在于，是第一p阱14a被第一n极耳13b包围、第一n极耳13b被第二p阱14b包围、第二p阱14b被第二n极耳13d包围、第二n极耳13d被第三p阱14c包围的结构。但是，在图21所示的本发明的其它实施方式的固态摄像装置的像素X_ij的结构中，第一n极耳13b的下表面被n型第一屏蔽区域13a包覆、第二n极耳13d的下表面被n型第二屏蔽区域13c包覆的特征与图3所示的结构不同。第一屏蔽区域13a以包含第一p阱14a的下表面的一部分到第二p阱14b的下表面的一部分的方式包覆着第一n极耳13b的下表面。另外，第二屏蔽区域13c以包含第二p阱14b的下表面的一部分到第三p阱14c的下表面的一部分的方式包覆着第二n极耳13d的下表面。

如图21所示，具备第一屏蔽区域13a和第二屏蔽区域13c，从而，能够在第一p阱14a和第二p阱14b的正下方更高地形成阻止空穴的注入的电位势垒，能够抑制空穴的注入所致的功耗的增大。具备第一屏蔽区域13a和第二屏蔽区域13c的注入阻止部(13a、13b、13c、13d)所实现的电位分布也不会妨碍形成于引导区域16的电位梯度，因此，通过图21所示的其它实施方式的固态摄像装置的像素X_ij的结构，也能够进行将信号电荷加速后的高速的电荷传输。

在使用图3所说明的实施方式的说明中，例示地说明了使用p型半导体基板10a、以及配置在半导体基板10a之上的p⁺型背侧偏压层11来构成耗尽层扩大部(10a、11)的情况，但不限于p型半导体基板10a已在实施方式的说明中进行了描述。因而，在实施方式的固态摄像装置及其变形例中，也可以代替使用p型半导体基板10a而使用图22所示的n型半导体基板10b来构成耗尽层扩大部(10b、11)，也可以使用图23所示的绝缘体基板10c来构成耗尽层扩大部(10c、11)。

而且，如图24所示，也可以将p⁺型半导体基板11d其本身以单体的形式采用为耗尽层扩大部(11d)。在这种情况下，耗尽层扩大部(11d)的“上部区域”符合p⁺型半导体基板11d的上部区域，半导体基板11d的上部区域及其之下的半导体基板11d被称为同一区域。在图24所示的结构中，若考虑光的衰减距离，则优选进行调整以将p⁺型半导体基板11d的厚度通过研削或CMP等变薄为5～10μm以下并将其设为背面照射型固态摄像装置。因此，如图24所示，优选将Si基板等支承基板9隔着表面的层间绝缘膜22通过贴合法等与上表面结合来确保机械强度。虽然省略图示，但是也可以在芯片的周边用离子研磨或RIE法来挖掘将光电转换层12贯通的深的沟槽(贯通孔)，将p型杂质扩散到该贯通孔的侧壁。而且，也可以在贯通孔中埋设DOPOS或W、Ti等高熔点金属来构成TSV并构成背面电压供应部，其与已在图4中说明的相同。

而且，如图25所示，也可以是，仅将表面埋设区域15的正下方的p⁺型半导体基板11c的区域选择性地构成成为5～10μm以下的凹部并将其在半导体基板11c的单体中用作耗尽层扩大部(11c)。在图25所示的结构中若用多晶硅、氧化锡(SnO₂)、添加了铟(In)的氧化锡(ITO)、添加了锌(Zn)的氧化锡(ZTO)、添加了镓(Ga)的氧化锡(GTO)、添加了铝(Al)的氧化锡(ATO)等的透明电极来构成设置于半导体基板11c的背面的背面电极88，则成为背面照射型固态摄像装置。为了设为背面照射型固态摄像装置，仅作为有效的光电二极管发挥功能的局部的半导体基板11c的厚度成为5～10μm以下，因此，其周围的边框状的厚的半导体基板11c确保机械强度，因此，无需贴合图24所示的支承基板9。

而且也可以是，例如如图26所示，在遮挡板1的上侧设置使来自对象物的光收敛并入射到受光区域PD的微透镜2。使光经由微透镜2入射，由此能够提高开口率，因此，能够实现固态摄像装置的高灵敏度。通过图26所示的其它实施方式的光电转换元件，也能够与图2～图4、图16～图24等所示的光电转换元件同样地在像素内实现用于高速传输信号电荷的电位分布而起到以低功耗兼得高速传送这一效果。此外，微透镜不限于图26中例示的单层结构，还能够用两级以上的复合结构与光电转换元件组合而进一步实现微细化。

在已经描述的实施方式的说明中，说明了将第一导电型设为p型，将第二导电型设为n型，但可以容易理解的是，即使将第一导电型设为n型、将第二导电型设为p型，若将电极性设为相反，则也能够得到同样的效果。此时，例如只要以图3所示的表面埋设区域15成为“受光阳极区域”的方式将对应的合适的极性反转即可。另外，在实施方式的说明中说明了将信号电荷设为电子，将与信号电荷为相反导电型的非信号电荷设为空穴(孔穴)，但在将极性反转了的情况下，当然信号电荷会成为空穴，非信号电荷会成为电子。

在实施方式的说明中，例示性地说明了二维固态摄像装置(区域传感器)，但不应限定地解释为本发明的像素X_ij仅用于二维固态摄像装置的像素X_ij。例如，根据上述公开的内容，应该能够容易地理解也可以在图1所示的二维矩阵中，将多个像素X_ij按一维排列作为设成j＝m＝1的一维固态摄像装置(线传感器)的像素X_ij。

在以上的说明中，作为第二导电型(n型)的极耳区域所分割的对象是单一的像素的阱区进行了说明，但其不过是例示。例如，也可以包含在镜像关系中结合后的两个像素的边界处极耳区域进行分割的结构。即，也可以设为从图1所示的像素阵列的矩阵内选择两个为1对并设为有效的分割对象的像素单位，也可以包含极耳区域对与该像素单位共用地存在的阱区进行分割的结构。因而，也可以包含以包括4个像素的集合为像素单位且极耳区域对共用地存在于像素单位的阱区实效地进行分割的结构。因而，本发明的极耳区域也可以包含对相邻配置的多个像素所共用的大的阱区实效地分割为n部分的极耳区域的结构(n为2以上的正整数。)。在这种情况下，由极耳区域分割后的阱区分别配置于相邻配置的多个像素中。

这样，本发明当然包括到此为止并未记载的各种实施方式等。因而，本发明的技术范围仅由根据上述说明为适当的权利要求书所涉及的发明特定事项来规定。

附图标记说明

1…遮挡板；2…微透镜；10a、10b…半导体基板；10c…绝缘体基板；11、11b…背侧偏压层；12_dep…耗尽层；12…光电转换层；13b…第一n极耳；13d…第二n极耳；43…p阱；14a…第一p阱；14b…第二p阱；14c…第三p阱；15…表面埋设区域；16…引导区域；17…钉扎层；18p、18q、18r、18s…电荷存储区域；28…栅极绝缘膜；21…元件分离绝缘膜；22…层间绝缘膜；23c、28c…排出栅极电极；23r₁、23r₂，23p、23q、23r、23s…电场控制电极；26、26q…复位栅极电极；29…DOPOS层；32、33、69、69a、69b、85、85a、85b…表面配线；41…屏蔽区域；42…下沉区域；44…n阱；45…极耳区域；46、46a、46b…p阱接触区域；51、52…光致抗蚀剂膜；61…极耳接触区域；62…下沉接触区域；63…p阱接触区域；64、66…源极区域；65、67…漏极区域；68…n阱接触区域；71、72、71q、72q…栅极电极；84、84a、84b…n极耳接触区域；88…背面电极；91、92、93、91q、92q、93q…漏极电极；104…定时发生电路；105…垂直移位寄存器；106…水平移位寄存器。

Claims (6)

1.一种光电转换元件，其特征在于，具备：

耗尽层扩大部，具有第一导电型的上部区域；

第一导电型的光电转换层，设置成与所述耗尽层扩大部的上表面接触，比所述上部区域的杂质密度低；

第二导电型的表面埋设区域，埋设于所述光电转换层的上部的一部分，与所述光电转换层构成光电二极管；

第一导电型的阱区，埋设于所述光电转换层的上部的另一部分，比所述光电转换层的杂质密度高；

第二导电型的电荷存储区域，埋设于所述阱区的上部的一部分，暂时存储从所述表面埋设区域传送的、所述光电二极管生成的信号电荷；

像素内电路元件，集成到所述阱区的上部的另一部分，构成从所述电荷存储区域读出所述信号电荷的电路；以及

注入阻止部，在所述阱区的至少一部分中具有第二导电型的极耳区域，防止非信号电荷从所述阱区向所述光电转换层的注入，所述极耳区域将所述阱区至少分割为两部分从而形成多个分割区域，埋设有所述电荷存储区域的所述阱区的一部分和集成有所述像素内电路元件的所述阱区的另一部分为彼此不同的分割区域，所述非信号电荷由与所述信号电荷为相反导电型的载流子构成，

通过施加于所述上部区域的电压，所述光电转换层中预定作为信号电荷生成区域的全部范围被耗尽。

2.根据权利要求1所述的光电转换元件，其特征在于，

所述注入阻止部是在所述阱区的至少一部分中将所述阱区分割为三部分的第二导电型的两个极耳区域，通过从两个极耳区域的下端部分别延伸的电力线的电位，在所述两个极耳区域之间的所述阱区之下生成电位势垒，所述电位势垒用于防止所述非信号电荷的所述注入。

3.一种固态摄像装置，其特征在于，

将像素阵列部和周边电路部集成到同一半导体芯片上，

其中，所述像素阵列部排列有多个像素，所述周边电路部用于驱动所述像素并处理来自所述像素的信号，所述像素具有：耗尽层扩大部，具有第一导电型的上部区域；第一导电型的光电转换层，设置成与所述耗尽层扩大部的上表面接触，比所述上部区域的杂质密度低；第二导电型的表面埋设区域，埋设于所述光电转换层的上部的一部分，与所述光电转换层构成光电二极管；第一导电型的阱区，埋设于所述光电转换层的上部的另一部分，比所述光电转换层的杂质密度高；第二导电型的电荷存储区域，埋设于所述阱区的上部的一部分，暂时存储从所述表面埋设区域传送的、所述光电二极管生成的信号电荷；像素内电路元件，集成到所述阱区的上部的另一部分，构成从所述电荷存储区域读出所述信号电荷的电路；以及

注入阻止部，在所述阱区的至少一部分中具有第二导电型的极耳区域，防止非信号电荷从所述阱区向所述光电转换层的注入，所述极耳区域将所述阱区至少分割为两部分从而形成多个分割区域，埋设有所述电荷存储区域的所述阱区的一部分和集成有所述像素内电路元件的所述阱区的另一部分为彼此不同的分割区域，所述非信号电荷由与所述信号电荷为相反导电型的载流子构成，

通过施加于所述上部区域的电压，所述光电转换层中预定作为信号电荷生成区域的全部范围被耗尽。

4.根据权利要求3所述的固态摄像装置，其特征在于，

所述半导体芯片的周边部还具备对所述耗尽层扩大部供应背面电压的背面电压供应部，

该背面电压供应部对所述耗尽层扩大部供应电源电压。

5.根据权利要求4所述的固态摄像装置，其特征在于，

所述背面电压供应部具有：

第一导电型的极耳区域，配置在所述半导体芯片的周边部；以及

第一导电型的极耳接触区域，埋设于所述极耳区域的上部，比所述极耳区域的杂质密度高。

6.根据权利要求3至5中的任意一项所述的固态摄像装置，其特征在于，

所述注入阻止部是在所述阱区的至少一部分中将所述阱区分割为三部分的第二导电型的两个极耳区域，通过从所述两个极耳区域的下端部分别延伸的电力线的电位，在所述两个极耳区域之间的所述阱区之下生成电位势垒，所述电位势垒用于防止所述非信号电荷的所述注入。

Images