CN115911071A - 图像传感器 - Google Patents

Abstract

本申请提供一种图像传感器，涉及半导体技术领域，用于解决电荷转移噪声和集成度难以兼顾的技术问题，该图像传感器包括：具有多个光电掺杂区的衬底；设置在衬底上的多个栅极结构，每个栅极结构包括栅极，以及位于栅极和衬底之间的栅介质层，每个栅极在衬底上的正投影与所有的光电掺杂区均具有部分重合区；多个读出电路，多个读出电路与多个光电掺杂区一一对应且电连接，每个读出电路包括晶体管。利用光电掺杂区及栅极结构，以实现无噪声电荷信号转移，保证电荷信号传输效率。利用读出电路的多个晶体管可以实现电压信号的高速读出，读出电路、光电掺杂区及栅极结构通过半导体制备工艺进行制作，便于提高集成度。

Description

图像传感器

技术领域

本申请涉及半导体技术领域，尤其涉及一种图像传感器。

背景技术

时间延时积分(Time Delay Integration，简称TDI)图像传感器已在空间探测、工业检测和医学成像等领域有着广泛的应用。时间延时积分图像传感器的成像机理为对拍摄物体所经过的像素逐行进行曝光，将曝光结构累加，从而解决高速运动物体曝光时间不足所引起的成像信号弱问题，以增加有效曝光时间，提高图像信噪比。

时间延时积分图像传感器包括电荷耦合器件(Charge Coupled Device，简称CCD)图像传感器，以及互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)图像传感器。然而上述图像传感器都难以兼顾电荷转移噪声和集成度。

发明内容

鉴于上述问题，本申请实施例提供一种图像传感器，兼顾电荷转移噪声和集成度。

本申请实施例提供一种图像传感器，其包括：

衬底，所述衬底具有多个沿第一方向延伸且沿第二方向间隔设置的光电掺杂区；

设置在所述衬底上的多个栅极结构，每个所述栅极结构包括栅极，以及位于所述栅极和所述衬底之间的栅介质层，多个所述栅极沿所述第二方向延伸且沿所述第一方向间隔设置，且每个所述栅极在所述衬底上的正投影与所有的所述光电掺杂区均具有部分重合区，多个所述栅极包括传输栅极和至少两个控制栅极，所述传输栅极位于所述控制栅极的同一侧；

多个读出电路，多个所述读出电路与多个所述光电掺杂区一一对应且电连接，每个所述读出电路包括晶体管，将相对应的所述光电掺杂区的电荷信号转换为电压信号并读出。

在一些可能的实施例中，所述传输栅极还延伸至所述衬底内；

所述传输栅极位于所述衬底内的深度小于或者等于所述光电掺杂区的深度；

沿所述第一方向，所述传输栅极的宽度大于或者等于所述控制栅极的宽度，且小于或者等于所述控制栅极的宽度的两倍。

在一些可能的实施例中，所述衬底包括外延层，所述光电掺杂区设置在所述外延层内，且所述光电掺杂区的导电类型与所述外延层的导电类型不同；

和/或，所述栅介质层为至少覆盖多个所述光电掺杂区的完整膜层。

在一些可能的实施例中，至少一个所述栅极包括多个沿所述第二方向间隔设置的栅极段，同一个所述栅极中的相邻的两个所述栅极段之间的间隙位于相邻的两个所述光电掺杂区的间隙之间。

在一些可能的实施例中，每个所述控制栅极包括多个所述栅极段；

所述图像传感器还包括沿所述第一方向延伸的抗晕结构，所述抗晕结构位于沿所述第二方向相邻的所述栅极段之间且与所述栅极段同层；

所述抗晕结构包括抗晕漏，以及位于所述抗晕漏内的抗晕栅，沿所述第一方向，所述抗晕栅的两端与位于外侧的两个所述栅极段齐平，或者所述抗晕栅的两端中的至少一端凸出相对应的所述栅极段。

在一些可能的实施例中，多个所述栅极还包括设置在所述控制栅极和所述传输栅极之间的阻挡栅极和过渡栅极；

沿所述第一方向，所述阻挡栅极的宽度大于或者等于所述控制栅极的宽度的两倍；所述过渡栅极的宽度大于或者等于所述控制栅极的宽度的两倍。

在一些可能的实施例中，所述衬底还包括设置在相邻所述光电掺杂区之间的隔离区；

所述隔离区的深度大于或者等于所述光电掺杂区的深度；

沿所述第一方向，所述隔离区的两端分别与所述光电掺杂区的两端齐平，或者所述隔离区的两端中的至少一端凸出所述光电掺杂区；

沿所述第二方向，所述隔离区的宽度大于或者等于0.2μm,且小于或者等于1μm。

在一些可能的实施例中，所述控制栅极分为多个控制栅组，每个所述控制栅组包括N个所述控制栅极，多个所述控制栅组中的N个所述控制栅极一一对应，且相对应的N个所述控制栅极电连接，N为大于或者等于2的正整数。

在一些可能的实施例中，每个所述读出电路包括：浮置扩散区、放大晶体管、选择晶体管，以及复位晶体管；

所述浮置扩散区设置在所述衬底内，且位于所述传输栅极远离所述控制栅极的一侧；

所述复位晶体管的栅极端接入复位控制信号，所述复位晶体管的第一端与所述浮置扩散区连接，所述复位晶体管的第二端接入第一工作电压；

所述放大晶体管的栅极端与所述浮置扩散区连接，所述放大晶体管的第一端接入所述第一工作电压，所述放大晶体管的第二端与所述选择晶体管的第一端连接，所述选择晶体管的栅极端接入选控制信号，所述选择晶体管的第二端产生所述电压信号。

在一些可能的实施例中，所述浮置扩散区与相对应的所述光电掺杂区沿所述第一方向排布，所述传输栅极接入传输控制信号。

本申请实施例提供的图像传感器至少具有如下优点：

本申请实施例中的图像传感器，利用光电掺杂区及栅极结构，可以实现电荷信号无损转移并累加，不会额外引入噪声，从而实现无噪声电荷信号转移，保证电荷转移噪声低。利用读出电路的多个晶体管，将电荷信号转换为电压信号并读出，可以实现电压信号的高速读出，读出电路、光电掺杂区及栅极结构可以通过半导体制备工艺进制作，便于提高图像传感器的集成度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例中的图像传感器的俯视图；

图2为本申请实施例中的图像传感器的侧视图；

图3为本申请实施例中的栅介质层的一种结构示意图；

图4为本申请实施例中的栅极段的示意图；

图5为本申请实施例中的抗晕结构的示意图；

图6为本申请实施例中的抗晕栅和抗晕漏的示意图；

图7为本申请实施例中的控制栅组的示意图。

附图标记说明：

10-衬底；                      11-光电掺杂区；

12-隔离区；                    20-栅介质层；

30-控制栅极；                  31-栅极段；

40-控制栅组；                  50-传输栅极；

60-抗晕结构；                  61-抗晕栅；

62-抗晕漏；                    70-读出电路；

71-复位晶体管；                72-放大晶体管；

73-选择晶体管。

具体实施方式

相关技术存在电荷转移噪声和集成度难以兼顾的问题，经发明人研究发现，其原因在于：CCD图像传感器可以实现电荷无损转移并累加，不会额外引入噪声，但是集成度低；CMOS图像传感器基于通用CMOS制造工艺，每个像素对应一个电荷转移区，转移至该区的电荷经过一个电荷放大模块转化为电压信号，便于提高集成度高，但是电荷转移噪声低。

为此，本申请实施例提供一种图像传感器，其包括光电掺杂区、栅极结构和读出电路，光电掺杂区及栅极结构，可以实现电荷信号无损转移并累加，不会额外引入噪声，从而实现无噪声电荷信号转移，保证电荷转移噪声低。读出电路将电荷信号转换为电压信号并读出，可以实现电压信号的高速读出，读出电路、光电掺杂区及栅极结构可以通过半导体制备工艺进行制作，便于提高图像传感器的集成度。

为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。

参考图1和图2，本申请实施例提供一种图像传感器，该图像传感器包括：衬底10，以及设置在衬底10上的多个栅极结构和多个读出电路70。其中，衬底10具有多个沿第一方向延伸且沿第二方向间隔设置的光电掺杂区11；每个栅极结构包括栅极，以及位于栅极和衬底10之间的栅介质层，多个栅极沿第二方向延伸且沿第一方向间隔设置，且每个栅极在衬底10上的正投影与所有的光电掺杂区11均具有部分重合区，多个栅极包括传输栅极50和至少两个控制栅极30，传输栅极50位于控制栅极30的同一侧；多个读出电路70与多个光电掺杂区11一一对应且电连接，每个读出电路70包括晶体管，将相对应的光电掺杂区11的电荷信号转换为电压信号并读出。

其中，衬底10用于提供支撑，衬底10的材质可以为半导体材料，例如单晶硅、多晶硅、无定型硅、锗、碳化硅、锗化硅、绝缘体上锗(Germanium on Insulator，简称GOI)或者绝缘体上硅(Silicon on Insulator，简称SOI)等，或者本领域技术人员已知的其他材料。衬底10可以为P型衬底或者N型衬底，本申请实施例并不是限定的。

衬底10具有多个光电掺杂区11，如图1和图2所示，多个光电掺杂区11均沿第一方向延伸且沿第二方向间隔设置，第一方向与第二方向交叉，例如垂直。第一方向可以为图1所示Y方向(竖直方向)，第二方向可以为图1所示X方向(水平方向)。

可以理解的是，第一方向为电荷信号的累加方向，即电荷的转移方向，第二方向为图像传感器的分辨率方向。示例性的，沿第二方向，光电掺杂区11具有K列，则图像传感器的分辨率即为K，其中，K为大于或者等于1的正整数。光电掺杂区11可以位于衬底10的正面，光由衬底10的背面进行照射，即图像传感器可以为背照式图像传感器。

继续参阅图1和图2，光电掺杂区11的导电类型与衬底10的导电类型不同，以形成光电二极管，将光信号转换为电荷信号，实现光电转化。在一些可能的实施例中，光电掺杂区11的掺杂离子可以为N型离子，N型离子包括磷离子或者砷离子。衬底10的掺杂离子可以为P型离子，P型离子包括硼离子、铟离子、镓离子、铝离子或氟化硼离子等。

进一步地，衬底10包括外延层，光电掺杂区11设置在外延层内，且光电掺杂区11的导电类型与外延层的导电类型不同。在一种可能的实现方式中，衬底10包括基层，以及设置在基层上的外延层。外延层的导电类型与基层的导电类型相同，且与光电掺杂区11的导电类型不同，以使衬底10的各部分的导电类型一致，且与光电掺杂区11的导电类型不同，以实现光电转化。

可选地，外延层的掺杂浓度大于基层的掺杂浓度，示例性的，外延层的掺杂浓度大于或者等于1E15cm^-3。外延层的掺杂离子可以为第一离子，基层的掺杂离子可以为第二离子，第一离子与第二离子相同。

可选地，外延层的厚度大于或者等于2μm，当光电掺杂区11为埋入式时，外延层可以为光电掺杂区11提供足够的容纳空间。其中，光电掺杂区11为埋入式是指光电掺杂区11位于外延层的内部，电荷信号从外延层的内部传输，转移沟道距离外延层背离基层的表面(图1所示上表面)具有一定距离。厚度方向是指垂直于衬底10的方向，如图2所示Z方向。当然，本申请实施例对光电掺杂区11的类型并不是限定的，光电掺杂区11还可以为表面式。光电掺杂区11为表面式是指光电掺杂区11基本位于外延层背离基层的表面，电荷信号贴近外延层背离基层的表面传输，转移沟道邻近外延层背离基层的表面，或者包括外延层背离基层的表面。

在一些可能的实现方式中，通过对衬底10进行第三离子注入处理，形成光电掺杂区11。在衬底10包括外延层的实施例中，对外延层进行第三离子注入处理，形成光电掺杂区11。

可选地，各光电掺杂区11可以通过整体注入形成，也可以通过分区注入形成。在一些可能的示例中，对外延层进行第三离子注入处理，形成初始光电掺杂区11，再沿第二方向将初始掺杂区分隔成多个光电掺杂区11。

在另一些可能的示例中，在衬底10上形成第一掩膜层，第一掩膜层具有第一开口，第一开口暴露外延层的部分表面。再以第一掩膜层为掩膜，对外延层进行第三离子注入处理，在外延层内形成多个间隔设置的光电掺杂区11。再去除第一掩膜层。通过设置第一掩膜层，使得外延层中暴露的区域注入第三离子，被第一掩膜层覆盖的区域未注入第三离子，以提高光电掺杂区11的准确性。

继续参阅图1和图2，衬底10还包括设置在相邻光电掺杂区11之间的隔离区12；隔离区12的深度大于或者等于光电掺杂区11的深度；沿第一方向，隔离区12的两端分别与光电掺杂区11的两端齐平，或者隔离区12的两端中的至少一端凸出光电掺杂区11；沿第二方向，隔离区12的宽度大于或者等于0.2μm，且小于或者等于1μm。

如图1和图2所示，沿第二方向，每相邻的两个光电掺杂区11之间设置有隔离区12。示例性的，沿第二方向，光电掺杂区11和隔离区12依次交替设置，通过隔离区12将相邻的两个光电掺杂区11隔开。

隔离区12的导电类型与光电掺杂区11的导电类型不同，示例性的，光电掺杂区11的掺杂离子为N型离子，隔离区12的掺杂离子为P型离子，P型离子包括硼或氟化硼等离子。隔离区12的掺杂浓度根据要求进行选择，其与光电掺杂区11相适配。

沿第二方向，隔离区12的宽度大于或者等于0.2μm，且小于或者等于1μm，以保证隔离效果。隔离区12的深度大于或者等于光电掺杂区11的深度，在衬底10包括外延层的实施例中，隔离区12的深度可以大于外延层的深度，也可以小于或者等于外延层的深度。本申请实施例对外延层和隔离区12的深度之间的相对位置关系不是限定的。

沿第一方向，隔离区12的两端可以分别与光电掺杂区11的两端齐平，或者隔离区12的两端中的至少一端凸出光电掺杂区11。示例性的，如图1所示，隔离区12的上端与光电掺杂区11的上端齐平，隔离区12的下端凸出光电掺杂区11的下端。

参阅图1至图3，多个栅极结构均包括栅极，以及设置在栅极和衬底10之间的栅介质层，即栅介质层20设置在衬底10上，栅极设置在栅介质层20上。其中，如图3所示，栅介质层可以为覆盖多个光电掺杂区11的完整膜层，以便于栅介质层20的形成。进一步地，栅介质层20还可以覆盖整个衬底10。栅介质层20的材质可以绝缘材料，例如氧化硅、氮化硅或者氮氧化硅等，其可以通过沉积工艺形成。

继续参阅图1和图2，多个栅极沿第二方向延伸且沿第一方向间隔设置。其中，各栅极用于控制电荷的定向转移，从而使得电荷信号定向传输。本申请实施例中，电荷信号沿第一方向传输。

沿第一方向，相邻两个栅极之间的间距可以为小于或者等于2μm，一方面防止相邻两个栅极的势阱合并，从而使得电荷可以不受阻碍地从一个栅极的下方转移到相邻栅极的下方，以保证电荷信号可以沿第一方向传输，并保证电荷信号的传输效率。另一方面保证电荷信号最终转移到指定区域，例如浮置扩散区。栅极的材质可以为金属(例如铝)或者多晶硅，本申请实施例中，栅极的材质为多晶硅。

如图1所示，每个栅极在衬底10上的正投影与所有的光电掺杂区11均具有部分重合区。即每个栅极可以横跨所有的光电掺杂区11，以保证栅极可以控制沿第二方向间隔排行的多个光电掺杂区11。

在一些可能的实施例中，如图1所示，每个栅极为连续式栅极，即每个栅极沿第二方向为条状，且每个栅极横跨多个光电掺杂区11。例如每个栅极位于各光电掺杂区11及各隔离区12的上方。其中，沿第二方向，各栅极的两端可以凸出位于两侧的光电掺杂区11。如图1所示，各栅极的左端凸出于最左侧的光电掺杂区11，各栅极的右端凸出于最右侧的光电掺杂区11。

在另一些可能的实施例中，参阅图4，至少一个栅极包括多个沿第二方向间隔设置的栅极段31，同一个栅极中的相邻的两个栅极段31之间的间隙位于相邻的两个光电掺杂区11的间隙之间。

具体的，至少一个栅极包括多个栅极段31，多个栅极段31沿第二方向间隔设置，即至少一个栅极为间断式栅极。例如，部分栅极为间断式栅极，其他栅极为连续式栅极；或者全部栅极均为间断式栅极。

同一个栅极中的各栅极段31之间可以通过互连线进行电连接。同一个栅极中的各栅极段31与各光电掺杂区11一一对应，且每个栅极的断点位于相邻两个光电掺杂区11之间。在衬底10包括隔离区12的实施例中，每个栅极的断点在衬底10上的正投影位于隔离区12内。

示例性的，如图4所示，光电掺杂区11的数量为三个，每个栅极包括三个栅极段31。沿第一方向，位于同一行的多个栅极段31中，每个栅极段31位于一个光电掺杂区11上，且相邻两个栅极段31之间的间隔与相邻两个光电掺杂区11的间隔正对。

在衬底10包括隔离区12的实施例中，沿第二方向，同一个栅极中，相邻两个栅极段31彼此相对的端面可以与隔离区12的两端相齐平，也可以延伸至隔离区12内，且这两个端面相间隔。

继续参阅图1、图2和图4，在一些可能的实施例中，多个栅极包括传输栅极50和至少两个控制栅极30，传输栅极50位于控制栅极30的同一侧。如图1和图4所示，当控制栅极30的数量大于或者等于2时，传输栅极50位于控制栅极30的最外侧，例如图1和图4所示的最下侧。控制栅极用于控制电荷信号的收集和定向传输，传输栅极50用于控制电荷信号向读出电路转移。

需要说明的是，控制栅极30下方及控制栅极30之间的光电掺杂区11可以接收到光，进行光电转换，将光信号转换为电荷信号，不进行光电转换的其他区域通过设置金属进行遮光。也就是说，衬底10只有特定区域才接收到光。

沿第一方向，传输栅极50的宽度大于或者等于控制栅极30的宽度，且小于或者等于控制栅极30的宽度的两倍，以使传输栅极50下方的传输沟道较大。

进一步地，传输栅极50还延伸至衬底10内；传输栅极50位于衬底10内的深度小于或者等于光电掺杂区11的深度。如图2所示，传输栅极50部分凸出衬底10，部分位于衬底10内。如此设置，传输栅极50为埋入式栅极，其与衬底10相对的面积增大，可消除电势平台，使得电荷的转移由漂移主导，达到较好的传输效果。此外，传输栅极50延伸至衬底10内，还可以缩小传输区域面积，降低图像传感器所在的芯片面积，从而增加晶圆上芯片数量，降低成本。

在一些可能的实现方式中，衬底10中形成沿第二方向延伸的第一沟槽；在第一沟槽的槽底和侧壁，以及衬底10上形成栅介质层20，位于第一沟槽内的栅介质层20围合成第二沟槽；再在第二沟槽内和衬底10上分别形成传输栅极50和控制栅极30，传输栅极50背离衬底10的表面可以与控制栅极30背离衬底10的表面齐平。

可以理解的是，在至少一个栅极包括多个沿第二方向间隔设置的栅极段31实施例中，如图1所示，每个控制栅极30和传输栅极50可以均为连续式栅极；或者，如图4所示，每个控制栅极30和传输栅极50可以均为间断式栅极；或者每个控制栅极30均为间断式栅极，传输栅极50为连续式栅极。

在一些可能的实施例中，参阅图5和图6，每个控制栅极30包括多个栅极段31，图像传感器还包括沿第一方向延伸的抗晕结构60，抗晕结构60位于沿第二方向相邻的栅极段31之间且与栅极段31同层；抗晕结构60包括抗晕漏62，以及位于抗晕漏62内的抗晕栅61，沿第一方向，抗晕栅61的两端与位于外侧的两个栅极段31齐平，或者抗晕栅61的两端中的至少一端凸出相对应的栅极段31。

具体的，如图5所示，控制栅极30均包括多个栅极段31，所有的栅极段31沿第一方向间隔设置，且沿第二方向间隔设置，形成阵列结构。抗晕结构60沿第一方向延伸，且位于沿第二方向相邻的两列栅极段31之间，并与各栅极段31同层设置。如此设置，可以防止光线过强使得光电掺杂区11由光所产生的电荷数量过多超过满阱容量，而使得多出的电荷溢出到沿第二方向邻近的光电掺杂区11中，从而避免所成图像上出现亮斑与光晕，保障图像传感器的成像质量。

可以理解的是，抗晕结构60与衬底10之间设置有第一介质层，第一介质层与栅介质层20同层。在栅介质层20为至少覆盖多个光掺杂区的完整膜层时，第一介质层即为栅介质层20，即抗晕结构60可以直接设置在栅介质层20上。

如图6所示，抗晕结构60包括抗晕漏62(Anti Blooming Drain，简称ABD)和抗晕栅61(Anti Blooming Gate，简称ABG)，抗晕栅61位于抗晕漏62内。当图像传感器工作时，抗晕漏62为高电平，抗晕漏62的电场会使部分电荷直接流入抗晕漏62的下方，减少或者避免电荷沿第二方向转移。

可选地，抗晕栅61可以呈环形，例如矩形环。抗晕栅61包括四个首尾依次相连的分体。如此设置，沿第二方向相对的两个分体可以分别防止两侧的栅极段31下方的电荷溢出，确保每个栅极段31下方的多余电荷都能被抽走。也就是说，每一列的栅极段31沿第二方向的两端均对应设置有一个分体，从而提高抗晕效果。

可选地，沿第一方向，抗晕栅61的两端与位于外侧的两个栅极段31齐平，如图5所示，抗晕栅61的上端与最上方的一行栅极段31的上端齐平，抗晕栅61的下端与最下方的一行栅极段31的下端齐平，以保证抗晕效果。或者，沿第一方向，抗晕栅61的两端中的至少一端凸出相对应的栅极段31。抗晕栅61的上端凸出最上方的一行栅极段31，和/或抗晕栅61的下端凸出最下方的一行栅极段31。

各控制栅极30、栅介质层20和衬底10形成电容结构，通过时序电压控制各控制栅极30，以实现电荷信号的收集、转移及传输。在一些可能的实施例中，参阅图7，控制栅极30分为多个控制栅组40，每个控制栅组40包括N个控制栅极30，多个控制栅组40中的N个控制栅极30一一对应，且相对应的N个控制栅极30电连接，N为大于或者等于2的正整数，以实现电荷的存储及定向转移。可选地，N大于或者等于2，且小于或者等于4。

具体的，每N个控制栅极30为一个控制栅组40，同一组控制栅组40中的N个控制栅极30沿第一方向依次相邻。即多个控制栅组40沿第一方向依次排布，且每个控制栅组40中的N个控制栅极30沿第一方向依次排布。各控制栅组40中位于同样位置的控制栅极30之间电连接，形成一个电极组，同一个电极组施加同样的时序电压，相邻的电极组施加相位不同的时序电压，从而实现电荷的存储及定向转移。

本申请实施例中，衬底和多个栅极结构所形成的结构采用CMOS的半导体制备工艺进行制作，所需的时序电压为标准CMOS电压，其中，读写器件的时序电压小于或者等于5V，核心器件的时序电压小于或者等于2V。具体的，多个控制栅极的实现电压小于或者等于5V。

示例性的，如图7所示，所有的控制栅极30分为M个控制栅组40，每个控制栅组40包括4个依次相邻的控制栅极30，即N等于4。为了便于描述，每个控制栅组40中的4个控制栅极30沿第一方向分别定义为第一控制栅极、第二控制栅极、第三控制栅极、第四控制栅极。

上述示例中，M个控制栅组40中的各第一控制栅极电连接，形成第一电极组；M个控制栅组40中的各第二控制栅极电连接，形成第二电极组；M个控制栅组40中的各第三控制栅极电连接，形成第三电极组；M个控制栅组40中的各第四控制栅极电连接，形成第四电极组。第一电极组、第二电极组、第三电极组和第四电极组分别通入四个相位不同的时序电压，以适用于工作时钟频率较高(例如100MHz)的情形。

继续参阅图1和图2，在一些可能的实施例中，多个栅极还包括设置在控制栅极30和传输栅极50之间的阻挡栅极和过渡栅极；沿第一方向，阻挡栅极的宽度大于或者等于控制栅极30的宽度的两倍；过渡栅极的宽度大于或者等于控制栅极30的宽度的两倍。

具体的，控制栅极30和传输栅极50之间还可以设置有阻挡栅极和过渡栅极，过渡栅极位于阻挡栅极远离控制栅极30的一侧。阻挡栅极可以减少下方的电荷逸散，过渡栅极的下方可以存储控制栅极30的下方转移过来的电荷。阻挡栅极和过渡栅极的数量可以为多个。

沿第一方向，阻挡栅极的宽度大于或者等于控制栅极30的宽度的两倍；沿第一方向，过渡栅极的宽度大于或者等于控制栅极30的宽度的两倍。阻挡栅极和过渡栅极的宽度可以相等，也可以不等，本申请实施例对比不是限定的。

继续参阅图1和图2，沿第一方向，每个光电掺杂区11均对应一个读出电路70，以将传输栅极50下方的电荷信号转换为电压信号，并读出。在一些可能的实现方式中，每个读出电路70包括：浮置扩散区、放大晶体管72、选择晶体管73，以及复位晶体管71；浮置扩散区设置在衬底10内，且位于传输栅极50远离控制栅极30的一侧；复位晶体管71的栅极端接入复位控制信号rst，复位晶体管71的第一端与浮置扩散区连接，复位晶体管71的第二端接入第一工作电压；放大晶体管72的栅极端与浮置扩散区FD连接，放大晶体管72的第一端接入第一工作电压，放大晶体管72的第二端与选择晶体管73的第一端连接，选择晶体管73的栅极端接入选控制信号sel，选择晶体管73的第二端产生电压信号Vout。

其中，浮置扩散区设置在衬底10内，且多个浮置扩散区之间间隔设置，浮置扩散区可以通过离子注入形成。浮置扩散区邻近传输栅极50，通过传输栅极50控制光电掺杂区11中的电荷信号转移到浮置扩散区中。

可选地，放大晶体管72、选择晶体管73，以及复位晶体管71可以均为NMOS管，放大晶体管72的第一端、选择晶体管73的第一端、复位晶体管71的第一端均为源端，放大晶体管72的第二端、选择晶体管73的第二端、复位晶体管71的第二端均为漏端。第一工作电压为读出电路70的工作电压VDD。

复位晶体管71接收到复位控制信号rst时，将浮置扩散区FD复位至参考电压值，例如VDD。浮置扩散区FD可以接收电荷信号，根据转移的电荷信号产生相对的电压信号，并通过放大晶体管72、选择晶体管73施加到输出信号Vout。

在一些可能的实施例中，浮置扩散区与相对应的光电掺杂区11沿第一方向排布，传输栅极接收传输控制信号。即每个光电掺杂区11沿第一方向的旁侧设置有一个浮置扩散区，例如，每个光电掺杂区11的下方设置有一个浮置扩散区。

浮置扩散区FD与光电掺杂区11的导电类型相同，控制栅极30下方的光电掺杂区11存储有电荷信号。在栅极结构包括过渡栅极的实施例中，过渡栅极下方的光电掺杂区11存储有电荷信号。

当传输栅极50接收到产生控制信号时，存在控制栅极30或者过渡栅极下方的电荷信号经过传输栅极50下方的通道转移到浮置扩散区FD内。其中，传输控制信号为高电平信号。

需要说明的是，本申请实施例中的图像传感器还包括驱动器和模拟数字转换器(Analog to Digital Converter，简称ADC)，行动器用于顺序地选择各选择晶体管73，模拟数字转换器用于将输出的电压信号转换为数字信号，并传输至处理单元。

本申请实施例中的图像传感器制作时，通过图形化工艺及离子注入工艺可以先在衬底10内形成读出电路70的各晶体管的源端和漏端，以及光电掺杂区11。再在衬底10内形成隔离区12。之后通过沉积等工艺在衬底10的正面形成栅介质层20，再通过沉积、光刻、刻蚀等工艺在栅介质层20上形成各栅极(控制栅极30、传输栅极50)和各晶体管的栅极端。通过光刻、刻蚀及淀积形成所需的互连结构，并通过键合、减薄等工艺对衬底10的背面进行处理，形成背照式图像传感器。

综上，本申请实施例中的图像传感器，利用光电掺杂区11及栅极结构，可以实现电荷信号无损转移并累加，不会额外引入噪声，从而实现无噪声电荷信号转移，保证电荷转移噪声低。利用读出电路70的多个晶体管，将电荷信号转换为电压信号并读出，可以实现电压信号的高速读出，读出电路70、光电掺杂区11及栅极结构可以通过半导体制备工艺进行制作，便于提高图像传感器的集成度。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种图像传感器，其特征在于，包括：

衬底，所述衬底具有多个沿第一方向延伸且沿第二方向间隔设置的光电掺杂区；

设置在所述衬底上的多个栅极结构，每个所述栅极结构包括栅极，以及位于所述栅极和所述衬底之间的栅介质层，多个所述栅极沿所述第二方向延伸且沿所述第一方向间隔设置，且每个所述栅极在所述衬底上的正投影与所有的所述光电掺杂区均具有部分重合区，多个所述栅极包括传输栅极和至少两个控制栅极，所述传输栅极位于所述控制栅极的同一侧；

多个读出电路，多个所述读出电路与多个所述光电掺杂区一一对应且电连接，每个所述读出电路包括晶体管，将相对应的所述光电掺杂区的电荷信号转换为电压信号并读出。

2.根据权利要求1所述的图像传感器，其特征在于，所述传输栅极还延伸至所述衬底内；

所述传输栅极位于所述衬底内的深度小于或者等于所述光电掺杂区的深度；

沿所述第一方向，所述传输栅极的宽度大于或者等于所述控制栅极的宽度，且小于或者等于所述控制栅极的宽度的两倍。

3.根据权利要求1所述的图像传感器，其特征在于，所述衬底包括外延层，所述光电掺杂区设置在所述外延层内，且所述光电掺杂区的导电类型与所述外延层的导电类型不同；

和/或，所述栅介质层为至少覆盖多个所述光电掺杂区的完整膜层。

4.根据权利要求1所述的图像传感器，其特征在于，至少一个所述栅极包括多个沿所述第二方向间隔设置的栅极段，同一个所述栅极中的相邻的两个所述栅极段之间的间隙位于相邻的两个所述光电掺杂区的间隙之间。

5.根据权利要求4所述的图像传感器，其特征在于，每个所述控制栅极包括多个所述栅极段；

所述图像传感器还包括沿所述第一方向延伸的抗晕结构，所述抗晕结构位于沿所述第二方向相邻的所述栅极段之间且与所述栅极段同层；

所述抗晕结构包括抗晕漏，以及位于所述抗晕漏内的抗晕栅，沿所述第一方向，所述抗晕栅的两端与位于外侧的两个所述栅极段齐平，或者所述抗晕栅的两端中的至少一端凸出相对应的所述栅极段。

6.根据权利要求1-5任一项所述的图像传感器，其特征在于，多个所述栅极还包括设置在所述控制栅极和所述传输栅极之间的阻挡栅极和过渡栅极；

沿所述第一方向，所述阻挡栅极的宽度大于或者等于所述控制栅极的宽度的两倍；所述过渡栅极的宽度大于或者等于所述控制栅极的宽度的两倍。

7.根据权利要求1-5任一项所述的图像传感器，其特征在于，所述衬底还包括设置在相邻所述光电掺杂区之间的隔离区；

所述隔离区的深度大于或者等于所述光电掺杂区的深度；

沿所述第一方向，所述隔离区的两端分别与所述光电掺杂区的两端齐平，或者所述隔离区的两端中的至少一端凸出所述光电掺杂区；

沿所述第二方向，所述隔离区的宽度大于或者等于0.2μm，且小于或者等于1μm。

8.根据权利要求1-5任一项所述的图像传感器，其特征在于，所述控制栅极分为多个控制栅组，每个所述控制栅组包括N个所述控制栅极，多个所述控制栅组中的N个所述控制栅极一一对应，且相对应的N个所述控制栅极电连接，N为大于或者等于2的正整数。

9.根据权利要求1-5任一项所述的图像传感器，其特征在于，每个所述读出电路包括：浮置扩散区、放大晶体管、选择晶体管，以及复位晶体管；

所述浮置扩散区设置在所述衬底内，且位于所述传输栅极远离所述控制栅极的一侧；

所述复位晶体管的栅极端接入复位控制信号，所述复位晶体管的第一端与所述浮置扩散区连接，所述复位晶体管的第二端接入第一工作电压；

所述放大晶体管的栅极端与所述浮置扩散区连接，所述放大晶体管的第一端接入所述第一工作电压，所述放大晶体管的第二端与所述选择晶体管的第一端连接，所述选择晶体管的栅极端接入选控制信号，所述选择晶体管的第二端产生所述电压信号。

10.根据权利要求9所述的图像传感器，其特征在于，所述浮置扩散区与相对应的所述光电掺杂区沿所述第一方向排布，所述传输栅极接入传输控制信号。

Images