[go: up one dir, main page]

CN111316428B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN111316428B
CN111316428B CN201780093211.6A CN201780093211A CN111316428B CN 111316428 B CN111316428 B CN 111316428B CN 201780093211 A CN201780093211 A CN 201780093211A CN 111316428 B CN111316428 B CN 111316428B
Authority
CN
China
Prior art keywords
terminal
lead frame
semiconductor device
end surface
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780093211.6A
Other languages
English (en)
Other versions
CN111316428A (zh
Inventor
梅田宗一郎
久德淳志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN111316428A publication Critical patent/CN111316428A/zh
Application granted granted Critical
Publication of CN111316428B publication Critical patent/CN111316428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W70/424—
    • H10W70/65—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W70/092—
    • H10W70/427—
    • H10W70/468—
    • H10W70/479—
    • H10W70/481—
    • H10W70/685—
    • H10W90/701—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H10W72/01661—
    • H10W72/07354—
    • H10W72/076—
    • H10W72/07636—
    • H10W72/07651—
    • H10W72/347—
    • H10W72/60—
    • H10W72/621—
    • H10W72/631—
    • H10W72/634—
    • H10W72/642—
    • H10W72/691—
    • H10W72/868—
    • H10W72/886—
    • H10W72/926—
    • H10W90/736—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

半导体装置包括：引线框，其一端部在封装部内与半导体元件的第二端子的上端面相接触，其另一端部从封装部露出；以及控制用导电性接合材料，其将半导体元件的第二端子的上端面与引线框的一端部之间接合且具有导电性。引线框的一端部包含：基准部；中间部，其相连于基准部且位于比基准部更靠近一端部的前端侧；以及倾斜部，其相连于中间部且位于一端部的前端的同时，具有从中间部向下方倾斜的形状，倾斜部以及中间部的上下方向的厚度比基准部的上下方向的厚度更薄。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置以及半导体装置的制造方法。
背景技术
以往，例如有一种半导体装置(参照专利文献1)已被普遍知晓，其为：将半导体元件放置在基板的导体层上，并经由焊锡等导电性接合材料以连接件来接合该半导体元件与引线框，并且该半导体元件与基板被封装树脂封装。
在这种以往的半导体装置中，在为了连接引线框与半导体元件(MOSFET或1GBT)而使用焊锡材料等导电性接合材料的情况下，在维持焊锡粒径并减少焊锡量方面存在着限度，并且越缩小焊锡粒径就越增加成本。
而且，为了在不减少焊锡量的情况下抑制异电极间的焊锡桥，就必须确保接触于引线框的焊锡材料不会从输入有半导体元件的控制信号的栅极焊盘(端子)的上端面溢出。
此外，在考虑到电气性能后，由于必须要减小栅极焊盘的面积且加大源极焊盘的面积，因此引线框与栅极焊盘的接合部就必须尽可能地减小。
另外，为了在提高允许电流值的同时减小半导体装置的占有面积，就必须要加厚引线框的厚度。
而这种较厚的引线框难以与面积较小的栅极焊盘对应加工。
即，在以往的半导体装置中，在对应于输入有控制信号的端子的形状，对连接于该端子的较厚的引线框的接合部分进行加工并在接合该端子与引线框时，存在着无法抑制导电性接合材料从该端子的上端面溢出的问题。
先行技术文献
专利文献
专利文献1：特开2015-12065号公报
鉴于上述问题，本发明的目的在于提供一种半导体装置，其能够在对应于输入有控制用信号(控制信号)的端子的形状，使连接于该端子的引线框的接合部分的加工变得容易的同时，在接合该端子与引线框时，抑制导电性接合材料从该端子的上端面溢出。
发明内容
根据本发明的一种形态所涉及的实施方式中的半导体装置，其特征在于，包括：
基板，在其上端面设置有第一导电层；
半导体元件S，其配置于所述基板的所述上端面，并且具有：设置在其下端面且被电连接于所述第一导电层的第一端子；以及设置在其上端面且输入有控制用信号的第二端子；
封装部，封装所述基板以及半导体元件；
引线框，其一端部在所述封装部内与所述半导体元件的所述第二端子的上端面相接触，其另一端部从所述封装部露出；以及
控制用导电性接合材料，其将所述半导体元件的所述第二端子的上端面与所述引线框的所述一端部之间接合且具有导电性，
其中，所述引线框的所述一端部包含：基准部；中间部，其相连于所述基准部且位于比所述基准部更靠近所述一端部的前端侧；以及倾斜部，其相连于所述中间部且位于所述一端部的前端的同时，具有从所述中间部向下方倾斜的形状，
所述倾斜部以及所述中间部的上下方向的厚度比所述基准部的上下方向的厚度更薄。
在所述半导体装置中，
所述第二端子的上端面具有长方形的形状，所述倾斜部至少位于所述第二端子的上端面的中心上，并且所述控制用导电性接合材料位于所述倾斜部的下端面与所述第二端子的上端面的所述中心之间，从而将所述倾斜部的下端面与所述第二端子的上端面之间通过所述控制用导电性接合材料来进行接合。
在所述半导体装置中，
在从所述第二端子的上端面的中心偏离的所述第二端子的上端面的第一边的附近的区域处，所述倾斜部的前端与所述第二端子的上端面在与所述第一边平行的方向上线接触。
在所述半导体装置中，
所述控制用导电性接合材料被连续设置在：从所述第二端子的上端面中的至少所述倾斜部的前端与所述第二端子相接触的所述第一边的附近的区域处开始，经过所述第二端子的上端面的所述中心后，直至与所述第一边相向的第二边的附近的区域上。
在所述半导体装置中，
所述倾斜部的上下方向的厚度与所述中间部的上下方向的厚度相同。
在所述半导体装置中，
所述倾斜部的宽度比所述基准部的宽度更小。
在所述半导体装置中，
所述中间部被形成为：其宽度从所述基准部朝着所述倾斜部变窄。
在所述半导体装置中，
所述半导体元件是MOSFET，在所述半导体元件中，所述第一端子是漏极端子、所述第二端子是栅极端子、在其上端面设置有面积比所述第二端子更大的作为第三端子的源极端子。
在所述半导体装置中，
所述引线框是控制用引线框，其输入有用于控制所述MOSFET的所述控制用信号，
所述半导体装置进一步包括：
漏极用引线框，其一端部在向所述封装部内的所述基板的所述上端面的边方向A1延伸的端部处与所述第一导电层的上端面接触，其另一端部从所述封装部露出；以及
第一导电性接合材料，其在所述基板的所述端部处将所述第一导电层的上端面与所述漏极用引线框的所述一端部的下端面侧之间接合且具有导电性，
所述控制用引线框的上下方向的厚度与所述漏极用引线框的上下方向的厚度相同。
在所述半导体装置中，
所述控制用引线框的所述一端部的宽度比所述第一引线框的所述一端部的宽度更小。
在所述半导体装置中，
所述第一引线框的所述一端部与所述另一端部具有相同的厚度。
在所述半导体装置中，
所述控制用导电性接合材料以及所述第一导电性接合材料是相同的焊锡材料。
在所述半导体装置中，
所述第一导电性接合材料被沿着所述第一引线框的第一折弯部与所述第一导电层的上端面线接触的基准方向配置，并且在所述基板的所述端部处将所述第一导电层的上端面与所述第一折弯部的下端面侧之间接合。
在所述半导体装置中，
所述第一引线框具有主体部，该主体部位于所述一端部与所述另一端部之间且被封装在所述封装部内。
本发明的一种形态所涉及的实施方式中的半导体装置的制造方法，包括：
准备基板的工序，在该基板的上端面设置有第一导电层；
将半导体元件S配置于所述基板的所述上端面的工序，该半导体元件S具有：第一端子，被设置于所述半导体元件S的下端面且电连接于所述第一导电层；以及第二端子，被设置于所述半导体元件S的上端面且输入有控制用信号；
使引线框的一端部接触于所述半导体元件的所述第二端子的上端面的工序；
将所述半导体元件的所述第二端子的上端面与所述引线框的所述一端部之间使用具有导电性的控制用导电性接合材料来进行接合的工序；以及
将所述基板、半导体元件、以及所述引线框的一端部通过封装部来进行封装的工序，
其中，所述引线框的所述一端部包含：基准部；中间部，其相连于所述基准部且位于比所述基准部更靠近所述一端部的前端侧；以及倾斜部，其相连于所述中间部且位于所述一端部的前端的同时，具有从所述中间部向下方倾斜的形状，
所述倾斜部以及所述中间部的上下方向的厚度比所述基准部的上下方向的厚度更薄。
发明效果
本发明的一种形态所涉及的半导体装置，包括：基板，在其上端面设置有第一导电层；半导体元件，其配置于基板的上端面，并且具有设置在其下端面且被电连接于第一导电层的第一端子以及设置在其上端面且输入有控制用信号的第二端子；封装部，封装基板以及半导体元件；控制用引线框，其一端部在封装部内与半导体元件的第二端子的上端面相接触，其另一端部从封装部露出；以及控制用导电性接合材料，其将半导体元件的第二端子的上端面与控制用引线框的一端部之间接合且具有导电性。
并且，控制用引线框的一端部包含：基准部；中间部，其相连于基准部且位于比基准部更靠近一端部的前端侧；以及倾斜部，其相连于中间部且位于一端部的前端的同时，具有从中间部向下方倾斜的形状，倾斜部以及中间部的上下方向的厚度比基准部的上下方向的厚度更薄。
在所述本发明的半导体装置中，例如通过仅仅压扁控制用引线框中的与第二端子(栅极焊盘)之间的接合部周边，并在将板的厚度变薄后再次冲压形状，从而就能够进行部分地精细加工。
其次，能够在设置用于防止在搭载引线框时控制用导电性接合材料(焊锡材料)从第二端子溢出的空间的同时，使其部分地与第二端子线接触。
并且，控制用引线框中的较薄厚度的倾斜部能够通过折弯加工来容易地形成，而且还能够缩小该第二端子的面积。
即，在本发明的半导体装置中，能够在对应于输入有控制用信号(控制信号)的端子的形状，使连接于该端子的引线框的接合部分的加工变得容易的同时，在接合该端子与引线框时，抑制导电性接合材料从该端子的上端面溢出。
附图说明
图1是展示在封装前的半导体装置100的构成的一例斜视图。
图2是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例上端面图。
图3是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例斜视图。
图4是展示在切割加工引线框之后的半导体装置100的构成的一例斜视图。
图5A是将图1中所示的半导体装置100的第二引线框L2的一端部L2M的附近的区域放大后的斜视图。
图5B是将图5A中所示的第二引线框L2的一端部L2M的附近的区域进一步放大后的上端面图。
图5C是展示与图5B中所示的第二引线框L2的一端部L2M的附近的区域的边方向A1相垂直的截面的一例截面图。
图6是将图1中所示的半导体装置100的第一引线框L1以及检测用引线框L11的附近的区域放大后的斜视图。
图7是展示图6中所示的第一引线框L1与第一导电性接合材料H1的构成的一例斜视图。
图8A是展示图7中所示的第一引线框L1与第一导电性接合材料H1的构成的一例上端面图。
图8B是展示图8A中所示的第一引线框L1的构成的一例截面图。
图9是展示图6中所示的第一引线框L1的一端部L1M的附近的构成的一例截面图。
图10是展示半导体装置100的制造方法的工序的一例示图。
图11是展示接着图10的半导体装置100的制造方法的工序的一例示图。
图12是展示接着图11的半导体装置100的制造方法的工序的一例示图。
图13是展示接着图12的半导体装置100的制造方法的工序的一例示图。
图14是展示接着图13的半导体装置100的制造方法的工序的一例示图。
具体实施方式
以下，将基于附图来对本发明涉及的实施方式进行说明。
图1是展示在封装前的半导体装置100的构成的一例斜视图。图2是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例上端面图。图3是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例斜视图。图4是展示在切割加工引线框之后的半导体装置100的构成的一例斜视图。在图1的图例中，展示了两个第一引线框L1。此外，图2的图例是透过封装构件来进行图示。
此外，图5A是将图1中所示的半导体装置100的第二引线框L2的一端部L2M的附近的区域放大后的斜视图。图5B是将图5A中所示的第二引线框L2的一端部L2M的附近的区域进一步放大后的上端面图。图5C是展示与图5B中所示的第二引线框L2的一端部L2M的附近的区域的边方向A1相垂直的截面的一例截面图。
例如图1至图4所示，半导体装置100包括：基板B；半导体元件S；封装部200；第一引线框(漏极用引线框)L1；检测用引线框L11；第一导电性接合材料H1；漏极用导电性接合材料HD；第二引线框(控制用引线框)L2；控制用导电性接合材料HG；第三引线框(源极用引线框)L3；源极用导电性接合材料HS；以及检测用引线框L31。
并且，如图1、图2所示，在基板B的上端面设置有多个导电层(第一导电层D1以及第二导电层D2)。
此外，如图1、图2所示，半导体元件S被配置在基板B的上端面。该半导体元件S的下端面侧的第一端子TD电连接于设置在基板B的上端面的第一导电层D1。
所述半导体元件S例如图1、图2所示，具有：第一端子(漏极端子)TD；第二端子(栅极端子)TG；以及第三端子(源极端子)TS。
第一端子TD被设置于半导体元件S的下端面，并且电连接于第一导电层D1。
此外，第二端子TG被设置于半导体元件S的上端面，并且输入有控制用信号(栅极信号)。
所述半导体元件S是例如MOSFET。这时，在该半导体元件S的下端面设置有作为漏极端子的第一端子TD、在其上端面设置有作为栅极端子的第二端子TG、在其上端面还设置有作为源极端子的第三端子TS。
所述半导体元件S还可以是除了MOSFET以外的IGBI等其他的半导体元件。
此外，如图1、图2所示，第一引线框L1的一端部L1M电连接于作为封装部200内的漏极端子的第一端子TD，其另一端部L1N从封装部200露出。
特别是，所述第一引线框L1的一端部L1M在向封装部200内的基板B的上端面的边方向A1延伸的端部处与第一导电层D1的上端面接触，其另一端部L1N从封装部200露出。
所述第一引线框L1的一端部L1M包含：第一拱形部L1b；以及第一折弯部L1a。
并且，第一拱形部L1b被设置为沿着基准方向A2向上方突出。
第一折弯部L1a相连于第一拱形部L1b且位于比第一拱形部L1b更靠近前端侧，并且被折弯成沿着基准方向A2向下方突出。
所述第一折弯部L1a的下端面侧与第一导电层D1的上端面沿着基准方向A2线接触。
此外，第一导电性接合材料H1在基板B的端部处将第一导电层D1的上端面与第一引线框L1的一端部L1M的下端面侧之间接合且具有导电性。
所述第一导电性接合材料H1是例如焊锡材料。
检测用引线框L11的一端部电连接于作为封装部200内的漏极端子的第一端子TD，其另一端部从封装部200露出。
所述检测用引线框L11是用于检测例如半导体元件S的漏极的电压。
并且，检测用导电性接合材料H11将第一导电层D1与检测用引线框L11的一端部之间接合且具有导电性。
所述检测用导电性接合材料H11是例如焊锡材料。
第二引线框L2例如图1、图2所示，其一端部L2M与在封装部200内的基板B的上端面的端部处设置的第二导电层的上端面接触，其另一端部L2N从封装部200露出。
所述第二引线框L2是用于传送已述的MOSFET(半导体元件S)的栅极信号的控制用引线框。
控制用导电性接合材料HG将半导体元件S的第二端子(栅极端子)TG的上端面与第二引线框L2的一端部L2M之间接合且具有导电性。该导电性接合材料HG是例如焊锡材料。
此外，第二引线框L2的一端部L2M包含：第二拱形部L2b；以及第二折弯部L2a。
并且，第二拱形部L2b被设置为沿着基准方向A2向上方突出。
第二折弯部L2a相连于第二拱形部L2b且位于比第二拱形部L2b更靠近前端侧，并且被折弯成沿着基准方向A2向下方突出。
所述第二折弯部L2a的下侧与第二导电层D2的上端面沿着基准方向A2线接触。
第一引线框L1的一端部L1M的基准方向A2的宽度被设定为比第二引线框L2的一端部L2M的基准方向A2的宽度更大。
第三引线框L3的一端部L3M与作为半导体元件S的上端面的源极端子的第三端子TS电连接，其另一端部L3N从封装部200露出。
并且，源极用导电性接合材料HS将第三端子TS与第三引线框L3的一端部L3M之间接合且具有导电性。
所述源极用导电性接合材料HS是例如焊锡材料。
检测用引线框L31的一端部与作为半导体元件S的上端面的源极端子的第三端子TS电连接(即，从第三引线框L3延伸)，其另一端部从封装部200露出。
所述检测用引线框L31是用于检测例如半导体元件S的源极的电压。
此外，如图1至图4所示，封装部200封装基板B以及半导体元件S。
实施例一
在实施例一的图5A、图5B、图5C所示的图例中的半导体元件S的上端面中，作为第三端子TS的源极端子的面积被设定为比作为栅极端子的第二端子TG的面积更大。
如已述般，第二引线框L2的一端部L2M在封装部200内与半导体元件S的第二端子(栅极端子)TG的上端面相接触。并且，控制用导电性接合材料HG将半导体元件S的第二端子(栅极端子)TG的上端面与第二引线框L2的一端部L2M之间接合且具有导电性。
其中，所述控制用导电性接合材料HG与第一导电性接合材料H1是相同的焊锡材料。
所述第二引线框L2的一端部L2M例如图5A～图5C所示，包含：基准部LGc；中间部LGb，其相连于所述基准部LGc且位于比基准部LGc更靠近一端部L2M的前端侧；以及倾斜部LGa，其相连于所述中间部LGb且位于一端部L2M的前端的同时，具有从中间部LGb向下方倾斜的形状。
如已述般，所述第二引线框L2是输入有控制用信号的控制用引线框，其用于控制作为MOSFET的半导体元件S。
例如图5C所示，倾斜部LGa以及中间部LGb的上下方向的厚度Gb被设定为比基准部LGc的上下方向的厚度Gc更薄。
此外，例如图5C所示，倾斜部LGa的上下方向的厚度被设定为与中间部LGb的上下方向的厚度Gb相同。
例如图5B所示，倾斜部LGa的宽度被设定为比基准部LGc的宽度更小。
例如图5B所示，中间部LGb被形成为其宽度从基准部LGc朝着倾斜部LGa变窄。
因此，就能够使第二引线框L2的一端部L2M(倾斜部LGa)的折弯加工变得容易。
在实施例一中，例如图5A～图5C所示，半导体元件S的第二端子(栅极端子)TG的上端面具有长方形的形状。
并且，第二引线框L2的一端部L2M的倾斜部LGa至少位于第二端子TG的上端面的中心TGa上。其次，控制用导电性接合材料HG位于倾斜部LGa的下端面与第二端子TG的上端面的中心TGa之间，从而将倾斜部LGa的下端面与第二端子TG的上端面之间通过该控制用导电性接合材料HG来进行接合。
特别是例如图5A～图5C所示，在从第二端子TG的上端面的中心TGa偏离的第二端子TG的上端面的第一边TG1的附近的区域处，倾斜部LGa的前端与第二端子TG的上端面在与第一边TG1平行的方向上线接触。
此外，如图5C所示，控制用导电性接合材料HG被连续设置在：从第二端子TG的上端面中的至少倾斜部LGa的前端与第二端子TG相接触的第一边TG1的附近的区域处开始，经过第二端子TG的上端面的中心TGa后，直至与第一边TG1相向的第二边TG2的附近的区域上。
因此，通过仅仅压扁第二引线框L2中的与第二端子(栅极焊盘)TG之间的接合部周边，并在将板的厚度变薄后再次冲压形状，从而就能够进行部分地精细加工。
其次，能够在设置用于防止在搭载引线框时控制用导电性接合材料(焊锡材料)HG从第二端子TG溢出的空间的同时，使其部分地与第二端子TG线接触。
第二引线框L2的上下方向的厚度与第一引线框L1的上下方向的厚度相同。并且，第一引线框L1的一端部L1M与另一端部L1N在上下方向具有相同的厚度。
第二引线框L2的一端部L2M的宽度被设定为比第一引线框L1的一端部L1M的宽度更小。
因此，就能够将第二引线框L2的一端部L2M(倾斜部LGa)的折弯加工变得比第一引线框L1的一端部L1M更为容易(即，精细加工变得容易)。
并且，第二引线框L2中的较薄厚度的倾斜部LGa能够通过折弯加工来容易地形成，而且还能够缩小该第二端子TG的面积。
即，能够在对应于输入有控制信号的第二端子TG的形状，使连接于该端子TG的第二引线框L2的接合部分的加工变得容易的同时，在接合该端子TG与第二引线框L2时，抑制导电性接合材料HG从该端子TG的上端面溢出。
实施例二
在实施例二中，图6是将图1中所示的半导体装置100的第一引线框L1以及检测用引线框L11的附近的区域放大后的斜视图。图7是展示图6中所示的第一引线框L1与第一导电性接合材料H1的构成的一例斜视图。图8A是展示图7中所示的第一引线框L1与第一导电性接合材料H1的构成的一例上端面图。图8B是展示图8A中所示的第一引线框L1的构成的一例截面图。图9是展示图6中所示的第一引线框L1的一端部L1M的附近的构成的一例截面图。
例如图6至图9所示，第一引线框L1的一端部L1M包含：第一拱形部L1b；以及第一折弯部L1a。
并且，第一拱形部L1b被设置为沿着基准方向A2向上方突出。
第一折弯部L1a相连于第一拱形部L1b且位于比第一拱形部L1b更靠近前端侧，并且被折弯成沿着基准方向A2向下方突出。
所述第一引线框L1的第一折弯部L1a的下端面侧与第一导电层D1的上端面沿着基准方向A2线接触。
第一导电性接合材料H1被沿着第一引线框L1的第一折弯部L1a与第一导电层D1的上端面线接触的基准方向A2配置。所述第一导电性接合材料H1在基板B的端部处将第一导电层D1的上端面与第一折弯部L1a的下端面侧之间接合。
在实施例二中，如图6至图9所示，在第一引线框L1的第一折弯部L1a中的与第一导电层D1线接触的部分的位于基准方向A2的两侧的侧面，形成有向基准方向A2凹陷的缺口部L1k。
第一导电性接合材料H1的一部分被填入于缺口部L1k内，并将第一导电层D1的上端面与第一折弯部L1a的缺口部L1k之间接合。
此外，所述第一引线框L1例如图6至图9所示，其被配置为：使得基板B的端部所延伸的边方向A1和第一折弯部L1a的线接触的区域所延伸的基准方向A2成为相互平行。
第一引线框L1具有主体部，该主体部位于一端部L1M与另一端部L1N之间且被封装在封装部200内，第一拱形部L1b的上端面的位置比该主体部的上端面的位置更高。
第一拱形部L1b的边方向A1的宽度与除了第一折弯部L1a的缺口部L1k以外的边方向A1的宽度相同。即，第一拱形部L1b的边方向A1的宽度比第一折弯部L1a的缺口部L1k的边方向A1的宽度更大。
例如，第一引线框L1的一端部L1M与另一端部L1N是具有相同的厚度(即，第一引线框L1未被压印)。
所述第一折弯部L1a的下端面的位置被设定为比主体部的下端面的位置更低。
并且，所述第一拱形部L1b将施加在第一引线框L1的应力分散至周边的封装部200，从而抑制应力被施加在第一引线框L1的第一折弯部L1a。
实施例三
在本实施例三中，对具有已述构成的半导体装置100的制造方法的例子来进行说明。
在实施例三中，图10至图14是展示半导体装置100的制造方法的工序的一例示图。
首先，如图10所示，准备例如由铜等金属所构成的金属板300。
并且，如图11所示，通过选择性地冲压金属板300来同时形成成为第一至第三引线框L1～L3的部分。
特别是在形成所述第一引线框L1时，在形成第一引线框L1的第一折弯部L1a的部分中的与第一导电层D1线接触的部分的位于基准方向A2的两侧的侧面，形成向基准方向A2凹陷的缺口部L1k。
同样地，在形成第二引线框L2时，将形成有第二引线框L2的倾斜部LGa与中间部LGb的一端部L2M的部分压扁，从而来使板的厚度变薄。
并且，如图12所示，在使形成有第二引线框L2的倾斜部LGa与中间部LGb的一端部L2M的部分的板的厚度变薄后，再次冲压形状。
因此，通过仅仅压扁控制用引线框L2中的与第二端子(栅极焊盘)TG之间的接合部周边，并在将板的厚度变薄后再次冲压形状，从而就能够进行部分地精细加工。
如图13所示，通过将第一引线框L1的一端部L1M折弯为沿着基准方向A2向下方突出来形成第一折弯部L1a。
其次，如图13所示，通过将第二引线框L2的一端部L2M沿着基准方向A2向下方折弯来形成：中间部LGb，其比基准部LGc更靠近一端部L2M的前端侧；以及倾斜部LGa，其相连于该中间部LGb且位于一端部L2M的前端的同时，具有从中间部LGb向下方倾斜的形状。
如图14所示，在对第三引线框L3执行规定的加工后形成规定形状L3X。
通过以上这些工序来形成例如图1所示的第一至第三引线框L1～L3。
另一方面，准备在上端面设置有第一导电层D1以及第二导电层D2的基板B。
将半导体元件S配置在基板B的上端面，该半导体元件S具有：设置在其下端面的且电连接于第一导电层D1的第一端子TD；以及设置在其上端面的且输入有控制用信号的第二端子TG。并且，将第一端子TD接合于第一导电层D1，从而将第一导电层D1与第一端子TD电连接。
随后，如图6所示，使第一引线框L1的一端部接触于在基板B的上端面的端部设置的第一导电层D1的上端面。并且，通过第一导电性接合材料H1在基板B的端部将第一导电层的上端面与第一引线框L1的第一折弯部的下端面侧之间接合的同时，将第一导电性接合材料H1的一部分填入于缺口部L1k内，并将第一导电层D1的上端面与第一折弯部L1a的缺口部L1k之间接合。
其次，如图5A至图5C所示，使第二引线框L2的一端部L2M接触于半导体元件的第二端子(栅极端子)TG的上端面。并且，通过具有导电性的控制用导电性接合材料HG将半导体元件的第二端子TG的上端面与第二引线框L2的一端部L2M之间接合(图1)。
进一步使第三引线框L3的一端部接触于半导体元件S的上端面的第三端子TS的上端面。并且，通过具有导电性的源极用导电性接合材料HS将第三端子TS与第三引线框L3的一端部之间接合(图1)。
如图2、图3所示，通过封装部200将基板B、半导体元件S、第一至第三引线框L1～L3、以及检测用引线框L11、L31的一端部封装。
随后，通过切割加工第一至第三引线框L1～L3、以及检测用引线框L11、L31来制造图4所示的半导体装置100。
如上所述，在本实施例中，在冲压金属板300的外形后，通过折弯第一、第二引线框L1、L2的一端部这两个工序，就能够形成第一以及第二折弯部L1a、L2a。因此，就能够降低加工成本，并且由于在接合部的外周部确保了焊锡厚度，所以还能够缓和应力。
此外，在第一引线框L1的前端(一端部)的第一折弯部L1a的两侧形成缺口部(凹部)L1k，从而使该第一折弯部L1a的折弯变得容易的同时，通过将焊锡流入缺口部L1k，就能够确保通过焊锡所进行的固定。
如所述般，由于第一引线框L1的前端被通过折弯加工来进行折弯，并且该折弯后的第一折弯部L1a是通过线接触的方式连接于第一导电层D1，因此就能够降低焊锡材料的分配量。
如上所述，本发明的一种形态所涉及的半导体装置包括：基板B，在其上端面设置有第一导电层D1；半导体元件S，其配置于基板的上端面，并且半导体元件S具有设置在其下端面的且电连接于第一导电层D1的第一端子以及设置在其上端面的且输入有控制用信号的第二端子；封装部，封装基板以及半导体元件；控制用引线框(第二引线框)L2，其一端部在封装部内与半导体元件的第二端子的上端面相接触，其另一端部从封装部露出；以及控制用导电性接合材料HG，其将半导体元件的第二端子的上端面与控制用引线框的一端部之间接合且具有导电性。
并且，控制用引线框L2的一端部L2M包含：基准部LGc；中间部LGb，其相连于基准部且位于比基准部更靠近一端部的前端侧；以及倾斜部LGa，其相连于中间部LGb且位于一端部的前端的同时，具有从中间部LGb向下方倾斜的形状，其中，倾斜部LGa以及中间部LGb的上下方向的厚度Gb比基准部LGc的上下方向的厚度Gc更薄。
在所述本发明的半导体装置中，例如通过仅仅压扁控制用引线框L2中的与第二端子(栅极焊盘)TG之间的接合部周边，并在将板的厚度变薄后再次冲压形状，从而就能够进行部分地精细加工。
其次，能够在设置用于防止在搭载引线框时控制用导电性接合材料(焊锡材料)HG从第二端子溢出的空间的同时，使其部分地与第二端子线接触。
而且，控制用引线框中的较薄厚度的倾斜部能够通过折弯加工来容易地形成，而且还能够缩小该第二端子的面积。
即，在本发明的半导体装置中，能够在对应于输入有控制信号的端子的形状，使连接于该端子的引线框的接合部分的加工变得容易的同时，在接合该端子与引线框时，抑制导电性接合材料从该端子的上端面溢出。
虽然对本发明的几种实施方式进行了说明，但是这些实施方式只是作为示例而提出的，其没有限定发明范围的意图。这些实施方式能够以其他各种形态来实施，并且在不脱离发明主旨的范围内，能够进行各种省略、替换、变更。这些实施方式与其变形被包含在发明范围与主旨内，并且也同样被包含在权利要求中记载的发明与其均等的范围内。
符号说明
100 半导体装置
B 基板
S 半导体元件
200 封装部
L1 第一引线框
L11 检测用引线框
H1 第一导电性接合材料
L2 第二引线框
HG 控制用导电性接合材料
L3 第三引线框
L31 检测用引线框

Claims (14)

1.一种半导体装置，其特征在于，包括：
基板，在其上端面设置有第一导电层；
半导体元件，其配置于所述基板的所述上端面，并且具有：设置在其下端面且被电连接于所述第一导电层的第一端子；以及设置在其上端面且输入有控制用信号的第二端子；
封装部，封装所述基板以及半导体元件；
引线框，其一端部在所述封装部内与所述半导体元件的所述第二端子的上端面相接触，其另一端部从所述封装部露出；以及
控制用导电性接合材料，其将所述半导体元件的所述第二端子的上端面与所述引线框的所述一端部之间接合且具有导电性，
其中，所述引线框的所述一端部包含：基准部；中间部，其相连于所述基准部且位于比所述基准部更靠近所述一端部的前端侧；以及
倾斜部，其相连于所述中间部且位于所述一端部的前端的同时，具有从所述中间部向下方倾斜的形状，
所述倾斜部以及所述中间部的上下方向的厚度比所述基准部的上下方向的厚度更薄,
所述半导体元件是MOSFET，在所述半导体元件中，所述第一端子是漏极端子、所述第二端子是栅极端子、在其上端面设置有面积比所述第二端子更大的作为第三端子的源极端子,
所述半导体装置进一步包括：
漏极用引线框，其一端部在向所述封装部内的所述基板的所述上端面的边方向延伸的端部处与所述第一导电层的上端面接触，其另一端部从所述封装部露出；以及
第一导电性接合材料，其在所述基板的所述端部处将所述第一导电层的上端面与所述漏极用引线框的所述一端部的下端面侧之间接合且具有导电性，
所述漏极用引线框的所述一端部具有：第一拱形部，其被设置为沿着基准方向向上方突出；以及第一折弯部，其相连于所述第一拱形部且位于比所述第一拱形部更靠近前端侧，并且被折弯成沿着所述基准方向向下方突出，
在所述漏极用引线框的所述第一折弯部中的与所述第一导电层线接触的部分的位于所述基准方向的两侧的侧面，形成有向所述基准方向凹陷的缺口部。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第二端子的上端面具有长方形的形状，所述倾斜部至少位于所述第二端子的上端面的中心上，并且所述控制用导电性接合材料位于所述倾斜部的下端面与所述第二端子的上端面的所述中心之间，从而将所述倾斜部的下端面与所述第二端子的上端面之间通过所述控制用导电性接合材料来进行接合。
3.根据权利要求2所述的半导体装置，其特征在于：
其中，在从所述第二端子的上端面的中心偏离的所述第二端子的上端面的第一边的附近的区域处，所述倾斜部的前端与所述第二端子的上端面在与所述第一边平行的方向上线接触。
4.根据权利要求3所述的半导体装置，其特征在于：
其中，所述控制用导电性接合材料被连续设置在：从所述第二端子的上端面中的至少所述倾斜部的前端与所述第二端子相接触的所述第一边的附近的区域处开始，经过所述第二端子的上端面的所述中心后，直至与所述第一边相向的第二边的附近的区域上。
5.根据权利要求4所述的半导体装置，其特征在于：
其中，所述倾斜部的上下方向的厚度与所述中间部的上下方向的厚度相同。
6.根据权利要求5所述的半导体装置，其特征在于：
其中，所述倾斜部的宽度比所述基准部的宽度更小。
7.根据权利要求6所述的半导体装置，其特征在于：
其中，所述中间部被形成为：其宽度从所述基准部朝着所述倾斜部变窄。
8.根据权利要求1所述的半导体装置，其特征在于：
其中，所述引线框是控制用引线框，其输入有用于控制所述MOSFET的所述控制用信号，
所述控制用引线框的上下方向的厚度与所述漏极用引线框的上下方向的厚度相同。
9.根据权利要求8所述的半导体装置，其特征在于：
其中，所述控制用引线框的所述一端部的宽度比所述漏极用引线框的所述一端部的宽度更小。
10.根据权利要求9所述的半导体装置，其特征在于：
其中，所述漏极用引线框的所述一端部与所述另一端部具有相同的厚度。
11.根据权利要求8所述的半导体装置，其特征在于：
其中，所述控制用导电性接合材料以及所述第一导电性接合材料是相同的焊锡材料。
12.根据权利要求9所述的半导体装置，其特征在于：
其中，所述第一导电性接合材料被沿着所述漏极用引线框的第一折弯部与所述第一导电层的上端面线接触的基准方向配置，并且在所述基板的所述端部处将所述第一导电层的上端面与所述第一折弯部的下端面侧之间接合。
13.根据权利要求10所述的半导体装置，其特征在于：
其中，所述漏极用引线框具有主体部，该主体部位于所述一端部与所述另一端部之间且被封装在所述封装部内。
14.一种半导体装置的制造方法，其特征在于，包括：
准备基板的工序，在该基板的上端面设置有第一导电层；
将半导体元件配置于所述基板的所述上端面的工序，该半导体元件具有：第一端子，被设置于所述半导体元件的下端面且电连接于所述第一导电层；以及第二端子，被设置于所述半导体元件的上端面且输入有控制用信号；
使引线框的一端部接触于所述半导体元件的所述第二端子的上端面的工序；
将所述半导体元件的所述第二端子的上端面与所述引线框的所述一端部之间使用具有导电性的控制用导电性接合材料来进行接合的工序；以及
将所述基板、半导体元件、以及所述引线框的一端部通过封装部来进行封装的工序，
其中，所述引线框的所述一端部包含：基准部；中间部，其相连于所述基准部且位于比所述基准部更靠近所述一端部的前端侧；以及
倾斜部，其相连于所述中间部且位于所述一端部的前端的同时，具有从所述中间部向下方倾斜的形状，
所述倾斜部以及所述中间部的上下方向的厚度比所述基准部的上下方向的厚度更薄，
所述半导体元件是MOSFET，在所述半导体元件中，所述第一端子是漏极端子、所述第二端子是栅极端子、在其上端面设置有面积比所述第二端子更大的作为第三端子的源极端子,
所述半导体装置进一步包括：
漏极用引线框，其一端部在向所述封装部内的所述基板的所述上端面的边方向延伸的端部处与所述第一导电层的上端面接触，其另一端部从所述封装部露出；以及
第一导电性接合材料，其在所述基板的所述端部处将所述第一导电层的上端面与所述漏极用引线框的所述一端部的下端面侧之间接合且具有导电性，
所述漏极用引线框的所述一端部具有：第一拱形部，其被设置为沿着基准方向向上方突出；以及第一折弯部，其相连于所述第一拱形部且位于比所述第一拱形部更靠近前端侧，并且被折弯成沿着所述基准方向向下方突出，
在所述漏极用引线框的所述第一折弯部中的与所述第一导电层线接触的部分的位于所述基准方向的两侧的侧面，形成有向所述基准方向凹陷的缺口部。
CN201780093211.6A 2017-10-26 2017-10-26 半导体装置以及半导体装置的制造方法 Active CN111316428B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/038758 WO2019082345A1 (ja) 2017-10-26 2017-10-26 半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111316428A CN111316428A (zh) 2020-06-19
CN111316428B true CN111316428B (zh) 2023-10-20

Family

ID=66246293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780093211.6A Active CN111316428B (zh) 2017-10-26 2017-10-26 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11075154B2 (zh)
EP (1) EP3703119B1 (zh)
JP (1) JP6808849B2 (zh)
CN (1) CN111316428B (zh)
WO (1) WO2019082345A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224261A (ja) * 1993-01-22 1994-08-12 Toppan Printing Co Ltd 半導体装置
JP2000277677A (ja) * 1999-01-19 2000-10-06 Shinko Electric Ind Co Ltd リードフレーム、半導体パッケージ及びその製造方法
JP2005050948A (ja) * 2003-07-31 2005-02-24 Seiko Instruments Inc リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法
JP2014197634A (ja) * 2013-03-29 2014-10-16 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
JP2015026791A (ja) * 2013-07-29 2015-02-05 新電元工業株式会社 半導体装置及びリードフレーム
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置
JP2015095474A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品パッケージ

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576531B2 (ja) * 1987-10-14 1997-01-29 日本電装株式会社 ハイブリッドｉｃ
JPH0992771A (ja) * 1995-09-22 1997-04-04 Hitachi Cable Ltd ボンディングピース、ボンディングピースブロック、半導体装置用リードフレームおよび半導体装置
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP3563387B2 (ja) * 2001-01-23 2004-09-08 Ｎｅｃエレクトロニクス株式会社 半導体装置用導電性硬化樹脂及び半導体装置
JP4112816B2 (ja) * 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
JP4468115B2 (ja) * 2004-08-30 2010-05-26 株式会社ルネサステクノロジ 半導体装置
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
US20070075406A1 (en) * 2005-09-30 2007-04-05 Yueh-Se Ho Wafer-level method for metallizing source, gate and drain contact areas of semiconductor die
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102005054872B4 (de) * 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
JP2007165714A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
JP2008306115A (ja) * 2007-06-11 2008-12-18 Toshiba Corp 半導体装置
US7999365B2 (en) * 2007-08-03 2011-08-16 International Rectifier Corporation Package for monolithic compound semiconductor (CSC) devices for DC to DC converters
JP5011562B2 (ja) 2007-08-22 2012-08-29 三菱電機株式会社 半導体装置およびその製造方法
US20090212405A1 (en) * 2008-02-26 2009-08-27 Yong Liu Stacked die molded leadless package
JP2009231805A (ja) * 2008-02-29 2009-10-08 Renesas Technology Corp 半導体装置
JP2010118577A (ja) * 2008-11-14 2010-05-27 Sumitomo Electric Ind Ltd 樹脂封止型半導体装置およびその製造方法
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US8426952B2 (en) * 2011-01-14 2013-04-23 International Rectifier Corporation Stacked half-bridge package with a common conductive leadframe
US8680627B2 (en) * 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
DE102011008952A1 (de) * 2011-01-19 2012-07-19 Texas Instruments Deutschland Gmbh Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler
US20120200281A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
JP5866774B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 半導体装置の製造方法
JP2013197365A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体装置
JP2015005623A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体装置
JP2015012065A (ja) 2013-06-27 2015-01-19 株式会社デンソー 半導体装置の製造方法
US9607940B2 (en) * 2013-07-05 2017-03-28 Renesas Electronics Corporation Semiconductor device
JP2015090965A (ja) * 2013-11-07 2015-05-11 三菱電機株式会社 半導体装置
JP2015176916A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置およびモジュール
EP2930747A1 (en) * 2014-04-07 2015-10-14 Nxp B.V. Lead for connection to a semiconductor device
WO2016084483A1 (ja) * 2014-11-27 2016-06-02 新電元工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
DE102015110078A1 (de) * 2015-06-23 2016-12-29 Infineon Technologies Austria Ag Elektronische Vorrichtung und Verfahren zum Herstellen derselben
US9818677B2 (en) * 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component having group III nitride semiconductor device mounted on substrate and interconnected to lead frame
US9899481B2 (en) * 2016-01-18 2018-02-20 Infineon Technologies Austria Ag Electronic component and switch circuit
US9496208B1 (en) * 2016-02-25 2016-11-15 Texas Instruments Incorporated Semiconductor device having compliant and crack-arresting interconnect structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224261A (ja) * 1993-01-22 1994-08-12 Toppan Printing Co Ltd 半導体装置
JP2000277677A (ja) * 1999-01-19 2000-10-06 Shinko Electric Ind Co Ltd リードフレーム、半導体パッケージ及びその製造方法
JP2005050948A (ja) * 2003-07-31 2005-02-24 Seiko Instruments Inc リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法
JP2014197634A (ja) * 2013-03-29 2014-10-16 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
JP2015026791A (ja) * 2013-07-29 2015-02-05 新電元工業株式会社 半導体装置及びリードフレーム
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置
JP2015095474A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品パッケージ

Also Published As

Publication number Publication date
US20200395284A1 (en) 2020-12-17
JP6808849B2 (ja) 2021-01-06
EP3703119B1 (en) 2022-06-08
EP3703119A1 (en) 2020-09-02
JPWO2019082345A1 (ja) 2020-04-16
US11075154B2 (en) 2021-07-27
WO2019082345A1 (ja) 2019-05-02
EP3703119A4 (en) 2020-09-02
CN111316428A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
US9418918B2 (en) Lead for connection to a semiconductor device
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
CN107039297B (zh) 电极端子、半导体装置以及电力变换装置
US9196577B2 (en) Semiconductor packaging arrangement
US20150262960A1 (en) Power Semiconductor Package with Conductive Clips
US8933518B2 (en) Stacked power semiconductor device using dual lead frame
US20170372987A1 (en) Semiconductor power device having single in-line lead module and method of making the same
JP7594950B2 (ja) 半導体装置
CN110892526B (zh) 半导体装置的制造方法
CN111316428B (zh) 半导体装置以及半导体装置的制造方法
JP2006202976A (ja) 樹脂封止型半導体装置およびリードフレーム
CN110892527B (zh) 半导体装置以及半导体装置的制造方法
CN120376535A (zh) 半导体装置
JP2022143657A (ja) 半導体装置及びその製造方法
JP4749181B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant