[go: up one dir, main page]

JP2015090965A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015090965A
JP2015090965A JP2013231312A JP2013231312A JP2015090965A JP 2015090965 A JP2015090965 A JP 2015090965A JP 2013231312 A JP2013231312 A JP 2013231312A JP 2013231312 A JP2013231312 A JP 2013231312A JP 2015090965 A JP2015090965 A JP 2015090965A
Authority
JP
Japan
Prior art keywords
solder
wiring board
recess
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013231312A
Other languages
English (en)
Inventor
幸紘 森下
Yukihiro Morishita
幸紘 森下
宏貴 園田
Hirotaka Sonoda
宏貴 園田
広志 岩永
Hiroshi Iwanaga
広志 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013231312A priority Critical patent/JP2015090965A/ja
Publication of JP2015090965A publication Critical patent/JP2015090965A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/5363
    • H10W72/884
    • H10W90/753

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

【課題】大幅なはんだ量の増加なくはんだ付け強度を向上させることができる半導体装置を提供する。
【解決手段】放熱板上に配線基板が配置されている。配線基板上に半導体チップが実装されている。中空のケースが配線基板及び半導体チップを取り囲むように放熱板に接合されている。電極端子は、ケースに固定される固定部と、ケース内において配線基板にはんだ9により接合された平面部8bとを有する。平面部8bの上面に凹部11が設けられている。平面部8bの下面から凹部11の底面に達する貫通孔12が設けられている。平面部8bの下面と配線基板がはんだ9により接合されている。はんだ9は貫通孔12内と凹部11の底面上にも延在する。
【選択図】図3

Description

本発明は、大幅なはんだ量の増加なくはんだ付け強度を向上させることができる半導体装置に関する。
電力用の半導体装置(パワーモジュール)において、中空のケースが配線基板及び半導体チップを取り囲むように放熱板に接合され、ケースに固定された電極端子の平面部が配線基板にはんだにより接合されている。
しかし、半導体装置の動作中に温度が上昇し、配線基板と電極端子のはんだ接合面に線膨張係数の違いに起因して熱応力が発生する。これにより、電極端子が配線基板から剥離して故障が発生するという問題があった。これに対して、電極端子の平面部に貫通孔を設けることが提案されている(例えば、特許文献1参照)。貫通孔を通って平面部の上面に存在するはんだがリベットになるため、はんだバルクによるアンカー効果が得られ、はんだ付け強度を向上させることができる。
特開昭62−202548号公報
しかし、単純な貫通孔のみではリベットを構成するために、はんだ量を大幅に増加する必要がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は大幅なはんだ量の増加なくはんだ付け強度を向上させることができる半導体装置を得るものである。
本発明に係る半導体装置は、放熱板と、前記放熱板上に配置された配線基板と、前記配線基板上に実装された半導体チップと、前記配線基板及び前記半導体チップを取り囲むように前記放熱板に接合された中空のケースと、前記ケースに固定される固定部と、前記ケース内において前記配線基板にはんだにより接合された平面部とを有する電極端子とを備え、前記平面部の上面に凹部が設けられ、前記平面部の下面から前記凹部の底面に達する貫通孔が設けられ、前記平面部の前記下面と前記配線基板が前記はんだにより接合され、前記はんだは前記貫通孔内と前記凹部の前記底面上にも延在することを特徴とする。
本発明では貫通孔内と凹部の底面上に存在するはんだがリベットになるため、はんだバルクによるアンカー効果が得られ、はんだ付け強度を向上させ、信頼性において優れた半導体装置を得ることができる。また、単純な貫通孔のみではリベットを構成するために、はんだ量を大幅に増加する必要がある。そこで、平面部の上面に凹部を設け、平面部の下面から凹部の底面に達する貫通孔を設ける。これにより、大幅なはんだ量の増加なくはんだ付け強度を向上させることができる。
本発明の実施の形態1に係る半導体装置を示す断面図である。 本発明の実施の形態1に係る電極端子と配線基板との接合部を示す斜視図である。 図2のI−IIに沿った断面図である。 本発明の実施の形態2に係る電極端子の平面部を示す断面図である。 本発明の実施の形態3に係る電極端子と配線基板との接合部を示す斜視図である。 本発明の実施の形態4に係る電極端子の平面部を示す断面図である。 本発明の実施の形態5に係る電極端子と配線基板との接合部を示す斜視図である。 図7のI−IIに沿った断面図である。 図7のI−IIに沿った断面図である。 本発明の実施の形態6に係る電極端子の平面部を示す断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置を示す断面図である。放熱板1上に配線基板2が配置されている。両者ははんだ3により接合されている。配線基板2は絶縁基板上に回路が形成されたものである。絶縁基板は、放熱性に優れるAlN(窒化アルミニウム)等である。
配線基板2上にIGBT(Insulated-Gate Bipolar Transistor)等の半導体チップ4がはんだ5により実装されている。半導体チップ4はワイヤ6により配線基板2に接続されている。中空のケース7が配線基板2及び半導体チップ4を取り囲むように放熱板1に接合されている。ケース7はエンプラ(PPS)等である。
電極端子8は、ケース7に固定される固定部8aと、ケース7内において配線基板2にはんだ9により接合された平面部8bとを有し、直線状の固定部8aに対して平面部8bが横に折れ曲がったL字型となっている。電極端子8は、はんだ付け性を向上させるためNiめっきを施したCu等である。ケース7の内部にはシリコーンゲル10が充填されている。
図2は、本発明の実施の形態1に係る電極端子と配線基板との接合部を示す斜視図である。図3は、図2のI−IIに沿った断面図である。平面部8bの上面に凹部11が設けられている。平面部8bの下面から凹部11の底面に達する貫通孔12が設けられている。平面部8bの下面と配線基板2がはんだ9により接合されている。はんだ9は貫通孔12内と凹部11の底面上にも延在する。凹部11の側面及び底面の一部にはんだ9が接合されているが、側面及び底面の全面にはんだ9が接合されていてもよい。
続いて、本実施の形態の効果を説明する。半導体装置の動作中に発生した熱で、ケース7、放熱板1、配線基板2が変形する。この変形により、ケース7に固定された電極端子8と配線基板2との接合部に応力が発生する。電極端子8を覆うシリコーンゲル10はモールド樹脂のように電極を固定するほどの強度がない。このため、電極端子8と配線基板2との接合部に大きな負荷が加わる。しかし、貫通孔12と凹部11が無い従来構造では、はんだ付け強度は平面部8bの下面と配線基板2の接合界面での強度だけで決まってしまう。
一方、本実施の形態では、貫通孔12内と凹部11の底面上に存在するはんだ9がリベットになるため、はんだバルクによるアンカー効果が得られる。例えば変形により図3に示す上下の引張応力が印加された際に、はんだ9のリベットが凹部11の底面に下向きの抗力を発生させる。従って、はんだ付け強度を向上させ、信頼性において優れた半導体装置を得ることができる。また、単純な貫通孔12のみではリベットを構成するために、はんだ量を大幅に増加する必要がある。そこで、平面部8bの上面に凹部11を設け、平面部8bの下面から凹部11の底面に達する貫通孔12を設ける。これにより、大幅なはんだ量の増加なくはんだ付け強度を向上させることができる。
実施の形態2.
図4は、本発明の実施の形態2に係る電極端子の平面部を示す断面図である。凹部11の断面形状は円弧型である。凹部11の円弧の部分の一部にはんだ9が接合されているが、円弧の部分の全面にはんだ9が接合されていてもよい。
パワーモジュールの動作により斜め上下方向に引張応力が印加された際に、凹部11の円弧の部分でその応力に対抗する抗力を発生させることができる。よって、上下方向だけでなく、斜め方向への応力に対してはんだバルクの強度を付加することができる。
実施の形態3.
図5は、本発明の実施の形態3に係る電極端子と配線基板との接合部を示す斜視図である。はんだ付けされる平面部8bに発生する応力は特に先端角部で大きくなり、この部分を起点にしてはんだにクラックができ、内部に進行していき、最終的には剥離に至る。そこで、本実施の形態では凹部11を平面部8bの先端角部に設けている。これにより、クラックの起点となる部分の耐剥離強度が大きくなるため、クラックの発生を抑え、はんだ付け強度を向上させることができる。
実施の形態4.
図6は、本発明の実施の形態4に係る電極端子の平面部を示す断面図である。貫通孔12の下端部に直線状又は曲面状の面取り13が施されている。これにより、はんだ9の濡れ上がり性が向上するために、はんだ9が貫通孔12を通って凹部11の底面上に達しやすくなり、はんだ9によるリベット形状が安定して形成される。
実施の形態5.
図7は、本発明の実施の形態5に係る電極端子と配線基板との接合部を示す斜視図である。図8及び図9は、図7のI−IIに沿った断面図である。平面部8bの上面三辺にそれぞれ凹部14が少なくとも1つ設けられている。平面部8bの下面と配線基板2がはんだ9により接合されている。はんだ9は平面部8bの下面から側面を這い上がって凹部14の底面上にも延在する。この凹部14の側面と底面の一部にはんだ9が接合されているが、側面と底面の全面にはんだ9が接合されていてもよい。
剥離が発生しやすい平面部8bの周辺部において、はんだバルクによるアンカー効果が得られ、はんだ付け強度を向上させることができる。そして、図8に示すように、平面部8bを上に向かって引き剥がそうとする応力に対し、凹部14の底面上のはんだ9が平面部8bを上方から押さえることができる。また、平面部8bの上面三辺にそれぞれ凹部14を設けることにより、図9に示すように左右方向の応力に対しても抗力を持たせることができる。
実施の形態6.
図10は、本発明の実施の形態6に係る電極端子の平面部を示す断面図である。本実施の形態において電極端子8と配線基板2との接合部は図7と同様であり、図10は図7のI−IIに沿った断面図に対応する。平面部8bの下面から凹部14の底面に達する円柱状の貫通孔15が設けられている。はんだ9は貫通孔15内にも延在する。これにより、はんだ9の濡れ上がり性が向上するために、はんだ9が貫通孔15を通って凹部14の底面上に達しやすくなり、はんだ9によるリベット形状が安定して形成される。
なお、半導体チップ4は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップ4は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップ4を用いることで、この素子を組み込んだ半導体装置も小型化できる。また、半導体チップ4の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップ4の電力損失が低く高効率であるため、半導体装置を高効率化できる。
1 放熱板、2 配線基板、4 半導体チップ、7 ケース、8 電極端子、8a 固定部、8b 平面部、9 はんだ、11,14 凹部、12,15 貫通孔、13 面取り

Claims (6)

  1. 放熱板と、
    前記放熱板上に配置された配線基板と、
    前記配線基板上に実装された半導体チップと、
    前記配線基板及び前記半導体チップを取り囲むように前記放熱板に接合された中空のケースと、
    前記ケースに固定される固定部と、前記ケース内において前記配線基板にはんだにより接合された平面部とを有する電極端子とを備え、
    前記平面部の上面に凹部が設けられ、
    前記平面部の下面から前記凹部の底面に達する貫通孔が設けられ、
    前記平面部の前記下面と前記配線基板が前記はんだにより接合され、
    前記はんだは前記貫通孔内と前記凹部の前記底面上にも延在することを特徴とする半導体装置。
  2. 前記凹部の断面形状は円弧型であることを特徴とする請求項1に記載の半導体装置。
  3. 前記凹部は前記平面部の先端角部に設けられていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記貫通孔の下端部に面取りが施されていることを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
  5. 放熱板と、
    前記放熱板上に配置された配線基板と、
    前記配線基板上に実装された半導体チップと、
    前記配線基板及び前記半導体チップを取り囲むように前記放熱板に接合された中空のケースと、
    前記ケースに固定される固定部と、前記ケース内において前記配線基板にはんだにより接合された平面部とを有する電極端子とを備え、
    前記平面部の上面三辺にそれぞれ凹部が設けられ、
    前記平面部の前記下面と前記配線基板が前記はんだにより接合され、
    前記はんだは前記凹部の底面上にも延在することを特徴とする半導体装置。
  6. 前記平面部の下面から前記凹部の底面に達する貫通孔が設けられ、
    前記はんだは前記貫通孔内にも延在することを特徴とする請求項5に記載の半導体装置。
JP2013231312A 2013-11-07 2013-11-07 半導体装置 Pending JP2015090965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013231312A JP2015090965A (ja) 2013-11-07 2013-11-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013231312A JP2015090965A (ja) 2013-11-07 2013-11-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2015090965A true JP2015090965A (ja) 2015-05-11

Family

ID=53194341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013231312A Pending JP2015090965A (ja) 2013-11-07 2013-11-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2015090965A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019082344A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置の製造方法
WO2019082343A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置
JPWO2019082345A1 (ja) * 2017-10-26 2020-04-16 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP2020202311A (ja) * 2019-06-11 2020-12-17 株式会社デンソー 半導体装置
CN112289764A (zh) * 2020-09-21 2021-01-29 西安中车永电电气有限公司 Igbt电极焊接脚结构、igbt模块及焊接方法
JP2021125635A (ja) * 2020-02-07 2021-08-30 日立Astemo株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202548A (ja) * 1986-02-28 1987-09-07 Mitsubishi Electric Corp 半導体装置
JPH05136541A (ja) * 1991-11-11 1993-06-01 Nippon Avionics Co Ltd プリント配線板
JPH05291467A (ja) * 1992-04-08 1993-11-05 Hitachi Ltd リードフレームおよび半導体装置
JPH07154048A (ja) * 1993-12-01 1995-06-16 Toyota Autom Loom Works Ltd 電子部品の外部リード
JPH10223822A (ja) * 1997-02-03 1998-08-21 Matsushita Electric Works Ltd 半導体装置
JP2002076615A (ja) * 2000-08-31 2002-03-15 Asahi Chem Res Lab Ltd プリント配線基板及びそのスルーホールへの半田付け方法
JP2003273308A (ja) * 2002-03-19 2003-09-26 Rohm Co Ltd 電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202548A (ja) * 1986-02-28 1987-09-07 Mitsubishi Electric Corp 半導体装置
JPH05136541A (ja) * 1991-11-11 1993-06-01 Nippon Avionics Co Ltd プリント配線板
JPH05291467A (ja) * 1992-04-08 1993-11-05 Hitachi Ltd リードフレームおよび半導体装置
JPH07154048A (ja) * 1993-12-01 1995-06-16 Toyota Autom Loom Works Ltd 電子部品の外部リード
JPH10223822A (ja) * 1997-02-03 1998-08-21 Matsushita Electric Works Ltd 半導体装置
JP2002076615A (ja) * 2000-08-31 2002-03-15 Asahi Chem Res Lab Ltd プリント配線基板及びそのスルーホールへの半田付け方法
JP2003273308A (ja) * 2002-03-19 2003-09-26 Rohm Co Ltd 電子部品

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309232B2 (en) 2017-10-26 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
WO2019082343A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置
JPWO2019082343A1 (ja) * 2017-10-26 2020-04-16 新電元工業株式会社 半導体装置
JPWO2019082345A1 (ja) * 2017-10-26 2020-04-16 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JPWO2019082344A1 (ja) * 2017-10-26 2020-04-16 新電元工業株式会社 半導体装置の製造方法
US11075091B2 (en) 2017-10-26 2021-07-27 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing semiconductor device
US11075154B2 (en) 2017-10-26 2021-07-27 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2019082344A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置の製造方法
JP2020202311A (ja) * 2019-06-11 2020-12-17 株式会社デンソー 半導体装置
JP7183964B2 (ja) 2019-06-11 2022-12-06 株式会社デンソー 半導体装置
JP2021125635A (ja) * 2020-02-07 2021-08-30 日立Astemo株式会社 半導体装置
JP7341078B2 (ja) 2020-02-07 2023-09-08 日立Astemo株式会社 半導体装置
CN112289764A (zh) * 2020-09-21 2021-01-29 西安中车永电电气有限公司 Igbt电极焊接脚结构、igbt模块及焊接方法

Similar Documents

Publication Publication Date Title
US9881846B2 (en) Semiconductor device
JP6337957B2 (ja) 半導体モジュールユニットおよび半導体モジュール
US10170433B2 (en) Insulated circuit board, power module and power unit
JP6407451B2 (ja) 半導体モジュール
JP2021093441A (ja) 半導体モジュール
JP6366723B2 (ja) 半導体装置およびその製造方法
US20150130042A1 (en) Semiconductor module with radiation fins
WO2015064232A1 (ja) 半導体モジュール
JP2013219267A (ja) パワーモジュール
CN104282641A (zh) 半导体装置
JPWO2013118478A1 (ja) 半導体装置
JP2015090965A (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
JP2019125708A (ja) 半導体装置
JP6337954B2 (ja) 絶縁基板及び半導体装置
CN207381382U (zh) 电力电子模块和电力电子元器件封装基板
CN105103286A (zh) 半导体模块
JP5916651B2 (ja) 電力用半導体装置の製造方法
CN102710102A (zh) 一种液冷的igbt变流装置和制造方法
JP4614107B2 (ja) 半導体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JPWO2018096656A1 (ja) 半導体装置
JPWO2018029801A1 (ja) 半導体装置
JP4797492B2 (ja) 半導体装置
WO2014045758A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170516