[go: up one dir, main page]

CN111200014A - 结型场效应晶体管及其制作方法 - Google Patents

结型场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN111200014A
CN111200014A CN201811372629.3A CN201811372629A CN111200014A CN 111200014 A CN111200014 A CN 111200014A CN 201811372629 A CN201811372629 A CN 201811372629A CN 111200014 A CN111200014 A CN 111200014A
Authority
CN
China
Prior art keywords
region
conductivity type
field effect
effect transistor
junction field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811372629.3A
Other languages
English (en)
Inventor
雷天飞
毛焜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Bright Power Semiconductor Co Ltd
Original Assignee
Shanghai Bright Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Bright Power Semiconductor Co Ltd filed Critical Shanghai Bright Power Semiconductor Co Ltd
Priority to CN201811372629.3A priority Critical patent/CN111200014A/zh
Publication of CN111200014A publication Critical patent/CN111200014A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/051—Manufacture or treatment of FETs having PN junction gates
    • H10D64/013—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种结型场效应晶体管及其制作方法，结型场效应晶体管包括：衬底；第一导电类型漂移区；第一导电类型源区；第二导电类型栅区，呈包围式结构围绕于第一导电类型源区，结型场效应晶体管的沟道区包含由第二导电类型栅区所包围的限定区域；以及第一导电类型漏区，与第二导电类型栅区相隔设置。本发明沟道区的沟道开启和关闭通过P型栅区对该沟道区进行横向耗尽实现。因而，通过调整P型栅区之间的间距，就可以改变沟道区的宽度，进而改变夹断电压。本发明可以将多个具有不同夹断电压的结型场效应晶体管集成在同一电路里，可满足不同的电路性能要求，并有效节约制造成本。

Description

结型场效应晶体管及其制作方法
技术领域
本发明属于半导体集成电路设计制造领域，特别是涉及一种结型场效应晶体管及其制作方法。
背景技术
随着半导体技术的不断发展，使得例如电脑以及周边数字产品日益更新。在电脑及周边数字产品的应用集成电路中，由于半导体工艺的快速发展，造成集成电路电源的更多样化需求，升压器、降压器等各种不同组合的电压调节器被用来实现各种集成电路的不同电源需求，也成为能否提供各种多样化数字产品的重要因素之一。
在各种电压调节电路中，结型场效应晶体管(Junction Field EffectTransistor，JFET)由于具有极为方便的电压调节性能，成为前级电压调节器的优良选择。与金属-氧化物层-半导体场效应管相比，结型场效应晶体管的栅电流比较大，但是比双极性晶体管小。同时，结型场效应晶体管的跨导比金属-氧化物层-半导体场效应管高，因此被用于一些低噪声、高输入阻抗的运算放大器中。
结型场效应晶体管(JFET)是采用PN结作为器件的栅控制沟道的开通和截止，当栅上加PN结负偏压，PN结两边耗尽，当沟道被完全耗尽，器件处于沟道夹断状态，器件截止。反之，当栅极不施加压或施加使PN结正偏的电压时，耗尽区变窄，沟道区展宽，器件处于导通状态。
高压结型场效应晶体管(JFET)需要承受高电压，因此漂移区(漏和栅之间的距离)较长。以N沟道高压结型场效应晶体管(JFET)为例，在栅极加负压或者源极加正压，可以使N型沟道区域完全耗尽，从而夹断沟道，器件进入截止区。结型场效应晶体管(JFET)的N沟道的耗尽由两部分组成，表面P型栅区以及衬底P型区。
传统的结型场效应晶体管(JFET)的沟道为纵向夹断，此结构的缺点是沟道的夹断电压是唯一不可调的。如果要实现不同夹断电压的结型场效应晶体管(JFET)集成在同一电路里，则需要调整工艺，增加光罩层数等，从而增加了生产成本。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种结型场效应晶体管及其制作方法，用于解决现有技术中结型场效应晶体管(JFET)沟道为纵向夹断而导致其夹断电压单一的问题。
为实现上述目的及其他相关目的，本发明提供一种结型场效应晶体管，所述结型场效应晶体管包括：衬底；第一导电类型漂移区，形成于所述衬底中；第一导电类型源区，形成于所述第一导电类型漂移区中；第二导电类型栅区，形成于所述第一导电类型漂移区中，所述第二导电类型栅区呈包围式结构围绕于所述第一导电类型源区，所述结型场效应晶体管的沟道区包含由所述第二导电类型栅区所包围的限定区域；以及第一导电类型漏区，形成于所述第一导电类型漂移区中，且与所述第二导电类型栅区相隔。
可选地，所述结型场效应晶体管的沟道区的沟道开启和关闭通过所述第二导电类型栅区对所述第二导电类型栅区所包围的限定区域进行横向耗尽实现。
可选地，通过调节所述第二导电类型栅区所包围的限定区域的横向尺寸调节所述结型场效应晶体管的夹断电压，其中，所述夹断电压随所述限定区域的横向尺寸的增大而提高，随所述限定区域的横向尺寸的减小而降低。
可选地，所述横向尺寸的范围介于1微米～3微米。
可选地，所述第二导电类型栅区的包围式结构包括封闭环结构、间断式环结构及两侧夹持结构中的一种。
可选地，所述第二导电类型栅区包括自上而下的若干第二导电型掺杂区，所述若干第二导电类型掺杂区的离子掺杂浓度逐渐减小。
可选地，所述第二导电类型栅区包括自上而下的掺杂接触区、第一掺杂区及第二掺杂区，所述第一掺杂区包覆所述掺杂接触区，所述掺杂接触区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一掺杂区的离子掺杂浓度介于5e17cm-3～5e18cm-3之间，所述第二掺杂区的离子掺杂浓度介于5e17cm-3～5e18cm-3之间。
可选地，所述第一导电类型源区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一导电类型漏区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一导电类型漂移区的离子掺杂浓度介于5e16cm-3～5e17cm-3之间。
可选地，所述第一导电类型漂移区包括深阱及外延层中的一种。
可选地，所述结型场效应晶体管还包括场氧化层，形成于所述第一导电类型漂移区中，且位于所述第二导电类型栅区和所述漏区之间，所述场氧化层包括局部场氧化层及浅沟槽场氧化层中的一种。
可选地，所述结型场效应晶体管为N型器件，所述第一导电类型为N型，所述第二导电类型为P型。
可选地，所述结型场效应晶体管为P型器件，所述第一导电类型为P型，所述第二导电类型为N型。
本发明还提供一种半导体器件，所述半导体器件包括：如上所述的结型场效应晶体管以及横向扩散金属氧化物场效应晶体管，所述横向扩散金属氧化物场效应晶体管与所述结型场效应晶体管共用所述第一导电类型漂移区及所述第一导电类型漏区，所述横向扩散金属氧化物场效应晶体管还包括第一导电类型的LDMOS源区及LDMOS栅，所述LDMOS源区形成于所述第二导电类型栅区中，并由所述第二导电类型栅区与所述第一导电类型漂移区隔离，所述LDMOS栅覆盖于所述LDMOS源区与所述第一导电类型漂移区之间。
可选地，所述横向扩散金属氧化物场效应晶体管还包括第二导电类型降场层，形成于所述第一导电类型的LDMOS源区与所述第一导电类型漏区之间的所述第一导电类型漂移区中。
本发明还提供一种结型场效应晶体管的制作方法，包括：1)提供衬底，于所述衬底上形成第一导电类型漂移区；2)于所述第一导电类型漂移区中形成第二导电类型栅区；以及3)于所述第一导电类型漂移区中形成第一导电类型源区及第一导电类型漏区，所述第二导电类型栅区呈包围式结构围绕于所述第一导电类型源区，所述结型场效应晶体管的沟道区包含由所述第二导电类型栅区所包围的限定区域，所述第一导电类型漏区与所述第二导电类型栅区相隔。
可选地，所述结型场效应晶体管的沟道区的沟道开启和关闭通过所述第二导电类型栅区对所述第二导电类型栅区所包围的限定区域进行横向耗尽实现。
可选地，步骤2)通过调节所述第二导电类型栅区所包围的限定区域的横向尺寸调节所述结型场效应晶体管的夹断电压，其中，所述夹断电压随所述限定区域的横向尺寸的增大而提高，随所述限定区域的横向尺寸的减小而降低。
可选地，所述横向尺寸的范围介于1微米～3微米。
可选地，步骤2)中，所述第二导电类型栅区的包围式结构包括封闭环结构、间断式环结构及两侧夹持结构中的一种。
可选地，步骤1)包括：采用深阱工艺于所述衬底形成所述第一导电类型漂移区，或者采用外延工艺于所述衬底形成所述第一导电类型漂移区。
可选地，步骤2)中，采用离子注入工艺于所述第一导电类型漂移区中形成自上而下的若干第二导电型掺杂区，作为所述第一导电类型栅区，所述若干第二导电类型掺杂区的离子掺杂浓度逐渐减小。
可选地，所述第二导电类型栅区包括自上而下的掺杂接触区、第一掺杂区及第二掺杂区，所述第一掺杂区包覆所述掺杂接触区，所述掺杂接触区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一掺杂区的离子掺杂浓度介于5e17cm-3～5e18cm-3之间，所述第二掺杂区的离子掺杂浓度介于5e17cm-3～5e18cm-3之间。
可选地，所述第一导电类型源区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一导电类型漏区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一导电类型漂移区的离子掺杂浓度介于5e16cm-3～5e17cm-3之间。
可选地，步骤1)还包括于所述第一导电类型漂移区中形成场氧化层，所述场氧化层位于所述第二导电类型栅区和所述漏区之间，所述场氧化层包括局部场氧化层及浅沟槽场氧化层中的一种。
可选地，所述结型场效应晶体管为N型器件，所述第二导电类型为P型，所述第一导电类型为N型。
可选地，所述结型场效应晶体管为P型器件，所述第二导电类型为N型，所述第一导电类型为P型。
如上所述，本发明的结型场效应晶体管及其制作方法，具有以下有益效果：
本发明通过在沟道区的周侧配置呈包围式结构的P型栅区，从而使得沟道区由传统的纵向夹断改为横向夹断，沟道区的沟道开启和关闭通过P型栅区对该沟道区进行横向耗尽实现。因而，通过调整P型栅区之间的间距，就可以改变沟道区的宽度，进而改变夹断电压。
本发明可以在不需要增加光罩或离子注入的情况下，同时将多个具有不同夹断电压的结型场效应晶体管集成在同一电路里，可满足不同的电路性能要求，并有效节约制造成本。
附图说明
图1显示为本发明实施例1的结型场效应晶体管的结构示意图。
图2～图4显示为本发明实施例1的几种具有不同的P型栅区的结型场效应晶体管的俯视结构示意图。
图5显示为本发明实施例1的结型场效应晶体管在导通时的电流方向示意图。
图6显示为本发明实施例1的结型场效应晶体管在关闭时，P型栅区与沟道区形成反偏，从而使两者间的耗尽区展宽示意图。
图7显示为本发明实施例1的结型场效应晶体管的沟道宽度与夹断电压的关系曲线图。
图8～图11显示为本发明实施例1的结型场效应晶体管的制作方法各步骤所呈现的结构示意图。
图12显示为本发明实施例2的结型场效应晶体管的结构示意图。
图13显示为本发明实施例3中的集成结型场效应晶体管与横向扩散金属氧化物场效应晶体管的半导体器件的结构示意图。
元件标号说明
101 P型衬底
102 N型漂移区
103 场氧化层
104 第二掺杂区
105 第一掺杂区
106 沟道区
107 掺杂接触区
108 N型源区
109 N型漏区
110 耗尽区
111 LDMOS源区
112 LDMOS栅
113 第二导电类型降场层
201 N型衬底
202 P型漂移区
203 场氧化层
204 第二掺杂区
205 第一掺杂区
206 沟道区
207 掺杂接触区
208 P型源区
209 P型漏区
211 N型埋层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1所示，本实施例提供一种结型场效应晶体管，所述结型场效应晶体管包括衬底、第一导电类型漂移区、第一导电类型源区、第二导电类型栅区以及第一导电类型漏区。在本实施例中，以所述结型场效应晶体管为N型器件为例对本示例的器件进行阐述，即在本实施例中，所述第一导电类型为N型，所述第二导电类型为P型。对应的结型场效应晶体管包括P型衬底101、N型漂移区102、N型源区108、P型栅区以及N型漏区109。
如图1所示，所述衬底可以为硅衬底、锗硅衬底、锗衬底、碳化硅衬底等半导体衬底，所述衬底为P型衬底101，其P型离子掺杂浓度可以为5e17cm-3～5e18cm-3之间。
如图1所示，所述N型漂移区102形成于所述衬底中，例如，可选地，所述N型漂移区102包括深阱及外延层中的一种。所述N型漂移区102的离子掺杂浓度可以为5e16cm-3～5e17cm-3之间。
如图1所示，所述N型源区108形成于所述N型漂移区102中，所述N型源区108的离子掺杂浓度可以为1e19cm-3～2e20cm-3之间。
如图1所示，所述P型栅区形成于所述N型漂移区102中，所述P型栅区呈包围式结构围绕于所述N型源区108，所述结型场效应晶体管的沟道区106包含由所述P型栅区所包围的限定区域，所述结型场效应晶体管的沟道区106的沟道开启和关闭通过所述P型栅区对所述P型栅区所包围的限定区域进行横向耗尽实现。在本发明中，当P型栅区施加负压(或N型源区108加正压)时，造成P型栅区与N型沟道区106形成反偏，从而使两者间的耗尽区110展宽，当沟道区106左右两侧的耗尽区110重合时，器件的沟道被夹断，此时器件被关闭。
基于以上所述，本实施例可以通过调节所述P型栅区所包围的限定区域的横向尺寸调节所述结型场效应晶体管的夹断电压，其中，所述夹断电压随所述限定区域的横向尺寸的增大而提高，随所述限定区域的横向尺寸的减小而降低。例如，所述横向尺寸的范围可以介于1微米～3微米。
如图2～图4所示，所述P型栅区的包围式结构包括封闭环结构、间断式环结构及两侧夹持结构中的一种。例如，当所述P型栅区的包围式结构为封闭环结构，如图2所示，可以更有效的限定出器件的沟道区106，并且，在保证沟道有效宽度的情况下，大大降低器件的夹断电压。当所述P型栅区的包围式结构为间断式环结构时，如图3所示，能够保证器件具有较低的夹断电压的同时，还能有效降低器件的导通电阻，当P型栅区的包围式结构为两侧夹持结构时，如图4所示，可以在有效限定出器件的沟道区106的同时，使结构更为简单，有效降低工艺难度和工艺成本。当然，所述封闭环结构及间断式环结构的形状可以为圆形，椭圆形，多边形等，且并不限于此处所列举的示例。
如图1所示，所述P型栅区包括自上而下的若干P型掺杂区，所述若干P型掺杂区的离子掺杂浓度逐渐减小。在本实施例中，所述P型栅区包括自上而下的掺杂接触区107、第一掺杂区105及第二掺杂区104，所述第一掺杂区105包覆所述掺杂接触区107，所述掺杂接触区107的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一掺杂区105的离子掺杂浓度介于5e17cm-3～5e18cm-3之间，所述第二掺杂区104的离子掺杂浓度介于5e17cm-3～5e18cm-3之间。所述若干P型掺杂区的离子掺杂浓度逐渐减小可以提高器件的耐压，可以保证在器件关闭时，沟道的夹断电压较低，同时保证在器件导通时，器件的导通电阻较小。
如图1所示，所述N型漏区109形成于所述N型漂移区102中，且与所述P型栅区相隔，所述N型漏区109的离子掺杂浓度可以介于1e19cm-3～2e20cm-3之间。
如图1所示，所述结型场效应晶体管还包括场氧化层103，形成于所述N型漂移区102中，且位于所述P型栅区和所述漏区之间，所述场氧化层103包括局部场氧化层103及浅沟槽场氧化层103中的一种。
本实施例的结型场效应晶体管工作时，当源极及栅极接地，漏极接高压时，结型场效应晶体管的沟道导通，器件正常工作，器件导通时的电流如图5的剪头所示。基于正常工作的条件，当栅极加负压(或源极加正压)时，造成P型栅区与沟道区106的N-型区域形成反偏，从而使两者间的耗尽区110展宽，如图6所示，当沟道区106左右两侧的耗尽区110重合时，沟道被夹断，此时器件被关闭。
图7显示为本实施例的结型场效应晶体管的沟道宽度(即P型栅区所包围的限定区域的横向尺寸)与夹断电压的关系曲线图，由图7可见，本实施例可以通过设置沟道宽度调节结型场效应晶体管的夹断电压，例如，在沟道宽度分别在1微米、1.2微米、1.4微米、1.8微米、2微米时，其夹断电压大致分别为-3V、-5V、-7.5V、-11V、-15V及-22V，由此，可拟合出夹断电压y与沟道宽度x的关系方程式，其中，图7中所示公式为本实施例拟合的夹断电压y与沟道宽度x的关系方程式。
如图8～图11所示，本实施例还提供一种结型场效应晶体管的制作方法，所述制作方法包括以下步骤：
如图8～图9所示，首先进行步骤1)，提供衬底，例如，所述衬底可以为硅衬底、锗硅衬底、锗衬底、碳化硅衬底等半导体衬底，所述衬底为P型掺杂，其P型离子掺杂浓度可以为5e17cm-3～5e18cm-3之间，然后于所述衬底上形成N型漂移区102，例如，可以采用深阱工艺于所述衬底形成所述N型漂移区102，或者采用外延工艺于所述衬底形成所述N型漂移区102。
如图9所示，然后于所述N型漂移区102中形成场氧化层103，所述场氧化层103形成于所述N型漂移区102中，所述场氧化层103位于所述P型栅区和所述漏区之间，所述场氧化层103包括局部场氧化层103及浅沟槽场氧化层103中的一种。
如图10所示，然后进行步骤2)，于所述N型漂移区102中形成P型栅区。
例如，可以采用离子注入工艺于所述N型漂移区102中形成自上而下的若干P型掺杂区，作为所述N型栅区，所述若干P型掺杂区的离子掺杂浓度逐渐减小。在本实施例中，所述P型栅区包括自上而下的掺杂接触区107、第一掺杂区105及第二掺杂区104，所述第一掺杂区105包覆所述掺杂接触区107，所述掺杂接触区107的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一掺杂区105的离子掺杂浓度介于5e17cm-3～5e18cm-3之间，所述第二掺杂区104的离子掺杂浓度介于5e17cm-3～5e18cm-3之间。所述若干P型掺杂区的离子掺杂浓度逐渐减小，可以保证在器件关闭时，沟道的夹断电压较低，同时保证在器件导通时，器件的导通电阻较小。
如图11所示，最后进行步骤3)，于所述N型漂移区102中形成N型源区108及N型漏区109，所述P型栅区呈包围式结构围绕于所述N型源区108，所述结型场效应晶体管的沟道区106包含由所述P型栅区所包围的限定区域，所述N型漏区109与所述P型栅区相隔。例如，所述N型源区108的离子掺杂浓度可以介于1e19cm-3～2e20cm-3之间，所述N型漏区109的离子掺杂浓度可以介于1e19cm-3～2e20cm-3之间。
所述P型栅区呈包围式结构围绕于所述N型源区108，所述结型场效应晶体管的沟道区106包含由所述P型栅区所包围的限定区域，所述结型场效应晶体管的沟道区106的沟道开启和关闭通过所述P型栅区对所述P型栅区所包围的限定区域进行横向耗尽实现。在本发明中，当P型栅区施加负压(或N型源区108加正压)时，造成P型栅区与N型沟道区106形成反偏，从而使两者间的耗尽区110展宽，当沟道区106左右两侧的耗尽区110重合时，器件的沟道被夹断，此时器件被关闭。
基于以上所述，本实施例可以通过调节所述P型栅区所包围的限定区域的横向尺寸调节所述结型场效应晶体管的夹断电压，其中，所述夹断电压随所述限定区域的横向尺寸的增大而提高，随所述限定区域的横向尺寸的减小而降低。例如，所述横向尺寸的范围可以介于1微米～3微米。
如图2～图4所示，所述P型栅区的包围式结构包括封闭环结构、间断式环结构及两侧夹持结构中的一种。例如，当所述P型栅区的包围式结构为封闭环结构，如图2所示，可以更有效的限定出器件的沟道区106，并且，在保证沟道有效宽度的情况下，大大降低器件的夹断电压。当所述P型栅区的包围式结构为间断式环结构时，如图3所示，能够保证器件具有较低的夹断电压的同时，还能有效降低器件的导通电阻，当P型栅区的包围式结构为两侧夹持结构时，如图4所示，可以在有效限定出器件的沟道区106的同时，使结构更为简单，有效降低工艺难度和工艺成本。当然，所述封闭环结构及间断式环结构的形状可以为圆形，椭圆形，多边形等，且并不限于此处所列举的示例。
实施例2
如图12所示，本实施例提供一种结型场效应晶体管，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述结型场效应晶体管为P型器件，所述第一导电类型为P型，所述第二导电类型为N型，所述结型场效应晶体管包括N型衬底201、P型漂移区202、场氧化层203、N型栅区(N型的第一掺杂区205、N型的第二掺杂区204、N型的掺杂接触区207)、沟道区206、P型源区208、以及P型漏区209，所述衬底与漂移区之间，还设置有N型埋层211。
如图12所示，本实施例还提供一种结型场效应晶体管，其基本步骤如实施例1，其中，与实施例1的不同之处在于，所述结型场效应晶体管为P型器件，所述第二导电类型为N型，所述第一导电类型为P型，在形成所述漂移区之前，还包括先于所述衬底上形成N型埋层211的步骤。
实施例3
如图13所示，本实施例提供一种集成结型场效应晶体管(JFET)与横向扩散金属氧化物半导体晶体管(LDMOS)的半导体器件，本实施例以所述第一导电类型为N型，第二导电类型为P型为例，当然，在其他的实施例中，也可以将所述第一导电类型配置为P型，第二导电类型配置为N型。
在本实施例中，所述半导体器件包括：如实施例1所述的结型场效应晶体管，以及横向扩散金属氧化物场效应晶体管，所述横向扩散金属氧化物场效应晶体管与所述结型场效应晶体管共用所述第一导电类型漂移区及所述第一导电类型漏区，所述横向扩散金属氧化物场效应晶体管还包括第一导电类型的LDMOS源区111及LDMOS栅112，所述LDMOS源区111形成于所述第二导电类型栅区中，并由所述第二导电类型栅区与所述第一导电类型漂移区隔离，所述LDMOS栅112覆盖于所述LDMOS源区与所述第一导电类型漂移区之间。
所述横向扩散金属氧化物场效应晶体管还包括第二导电类型降场层113，所述第二导电类型降场层113形成于所述第一导电类型的LDMOS源区111与所述第一导电类型漏区之间的所述第一导电类型漂移区中。所述第二导电类型降场层113可以有效改善第一导电类型漂移区的表面电场，提高所述半导体器件的耐压能力。
本实施例将结型场效应晶体管(JFET)与横向扩散金属氧化物半导体晶体管(LDMOS)集成，可以使得集成器件获得良好的夹断性能的同时，具有高击穿电压特性，大大拓展了器件的适用范围。
如上所述，本发明的结型场效应晶体管及其制作方法，具有以下有益效果：
本发明通过在沟道区的周侧配置呈包围式结构的P型栅区，从而使得沟道区由传统的纵向夹断改为横向夹断，沟道区的沟道开启和关闭通过P型栅区对该沟道区进行横向耗尽实现。因而，通过调整P型栅区之间的间距，就可以改变沟道区的宽度，进而改变夹断电压。
本发明可以在不需要增加光罩或离子注入的情况下，同时将多个具有不同夹断电压的结型场效应晶体管集成在同一电路里，可满足不同的电路性能要求，并有效节约制造成本。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (26)

1.一种结型场效应晶体管，其特征在于，所述结型场效应晶体管包括：
衬底；
第一导电类型漂移区，形成于所述衬底中；
第一导电类型源区，形成于所述第一导电类型漂移区中；
第二导电类型栅区，形成于所述第一导电类型漂移区中，所述第二导电类型栅区呈包围式结构围绕于所述第一导电类型源区，所述结型场效应晶体管的沟道区包含由所述第二导电类型栅区所包围的限定区域；以及
第一导电类型漏区，形成于所述第一导电类型漂移区中，且与所述第二导电类型栅区相隔。
2.根据权利要求1所述的结型场效应晶体管，其特征在于：所述结型场效应晶体管的沟道区的沟道开启和关闭通过所述第二导电类型栅区对所述第二导电类型栅区所包围的限定区域进行横向耗尽实现。
3.根据权利要求1所述的结型场效应晶体管，其特征在于：通过调节所述第二导电类型栅区所包围的限定区域的横向尺寸调节所述结型场效应晶体管的夹断电压，其中，所述夹断电压随所述限定区域的横向尺寸的增大而提高，随所述限定区域的横向尺寸的减小而降低。
4.根据权利要求3所述的结型场效应晶体管，其特征在于：所述横向尺寸的范围介于1微米～3微米。
5.根据权利要求1所述的结型场效应晶体管，其特征在于：所述第二导电类型栅区的包围式结构包括封闭环结构、间断式环结构及两侧夹持结构中的一种。
6.根据权利要求1所述的结型场效应晶体管，其特征在于：所述第二导电类型栅区包括自上而下的若干第二导电型掺杂区，所述若干第二导电类型掺杂区的离子掺杂浓度逐渐减小。
7.根据权利要求6所述的结型场效应晶体管，其特征在于：所述第二导电类型栅区包括自上而下的掺杂接触区、第一掺杂区及第二掺杂区，所述第一掺杂区包覆所述掺杂接触区，所述掺杂接触区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一掺杂区的离子掺杂浓度介于5e17cm-3～5e18cm-3之间，所述第二掺杂区的离子掺杂浓度介于5e17cm-3～5e18cm-3之间。
8.根据权利要求1所述的结型场效应晶体管，其特征在于：所述第一导电类型源区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一导电类型漏区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一导电类型漂移区的离子掺杂浓度介于5e16cm-3～5e17cm-3之间。
9.根据权利要求1所述的结型场效应晶体管，其特征在于：所述第一导电类型漂移区包括深阱及外延层中的一种。
10.根据权利要求1所述的结型场效应晶体管，其特征在于：所述结型场效应晶体管还包括场氧化层，形成于所述第一导电类型漂移区中，且位于所述第二导电类型栅区和所述漏区之间，所述场氧化层包括局部场氧化层及浅沟槽场氧化层中的一种。
11.根据权利要求1所述的结型场效应晶体管，其特征在于：所述结型场效应晶体管为N型器件，所述第一导电类型为N型，所述第二导电类型为P型。
12.根据权利要求1所述的结型场效应晶体管，其特征在于：所述结型场效应晶体管为P型器件，所述第一导电类型为P型，所述第二导电类型为N型。
13.一种半导体器件，其特征在于，包括：
如权利要求1～12任意一项所述的结型场效应晶体管；以及
横向扩散金属氧化物场效应晶体管，所述横向扩散金属氧化物场效应晶体管与所述结型场效应晶体管共用所述第一导电类型漂移区及所述第一导电类型漏区，所述横向扩散金属氧化物场效应晶体管还包括第一导电类型的LDMOS源区及LDMOS栅，所述LDMOS源区形成于所述第二导电类型栅区中，并由所述第二导电类型栅区与所述第一导电类型漂移区隔离，所述LDMOS栅覆盖于所述LDMOS源区与所述第一导电类型漂移区之间。
14.根据权利要求13所述的半导体器件，其特征在于：所述横向扩散金属氧化物场效应晶体管还包括第二导电类型降场层，形成于所述第一导电类型的LDMOS源区与所述第一导电类型漏区之间的所述第一导电类型漂移区中。
15.一种结型场效应晶体管的制作方法，其特征在于，包括：
1)提供衬底，于所述衬底上形成第一导电类型漂移区；
2)于所述第一导电类型漂移区中形成第二导电类型栅区；以及
3)于所述第一导电类型漂移区中形成第一导电类型源区及第一导电类型漏区，所述第二导电类型栅区呈包围式结构围绕于所述第一导电类型源区，所述结型场效应晶体管的沟道区包含由所述第二导电类型栅区所包围的限定区域，所述第一导电类型漏区与所述第二导电类型栅区相隔。
16.根据权利要求15所述的结型场效应晶体管的制作方法，其特征在于：所述结型场效应晶体管的沟道区的沟道开启和关闭通过所述第二导电类型栅区对所述第二导电类型栅区所包围的限定区域进行横向耗尽实现。
17.根据权利要求15所述的结型场效应晶体管的制作方法，其特征在于：步骤2)通过调节所述第二导电类型栅区所包围的限定区域的横向尺寸调节所述结型场效应晶体管的夹断电压，其中，所述夹断电压随所述限定区域的横向尺寸的增大而提高，随所述限定区域的横向尺寸的减小而降低。
18.根据权利要求17所述的结型场效应晶体管的制作方法，其特征在于：所述横向尺寸的范围介于1微米～3微米。
19.根据权利要求15所述的结型场效应晶体管的制作方法，其特征在于：步骤2)中，所述第二导电类型栅区的包围式结构包括封闭环结构、间断式环结构及两侧夹持结构中的一种。
20.根据权利要求15所述的结型场效应晶体管的制作方法，其特征在于：步骤1)包括：采用深阱工艺于所述衬底形成所述第一导电类型漂移区，或者采用外延工艺于所述衬底形成所述第一导电类型漂移区。
21.根据权利要求15所述的结型场效应晶体管的制作方法，其特征在于：步骤2)中，采用离子注入工艺于所述第一导电类型漂移区中形成自上而下的若干第二导电型掺杂区，作为所述第一导电类型栅区，所述若干第二导电类型掺杂区的离子掺杂浓度逐渐减小。
22.根据权利要求21所述的结型场效应晶体管的制作方法，其特征在于：所述第二导电类型栅区包括自上而下的掺杂接触区、第一掺杂区及第二掺杂区，所述第一掺杂区包覆所述掺杂接触区，所述掺杂接触区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一掺杂区的离子掺杂浓度介于5e17cm-3～5e18cm-3之间，所述第二掺杂区的离子掺杂浓度介于5e17cm-3～5e18cm-3之间。
23.根据权利要求15所述的结型场效应晶体管的制作方法，其特征在于：所述第一导电类型源区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一导电类型漏区的离子掺杂浓度介于1e19cm-3～2e20cm-3之间，所述第一导电类型漂移区的离子掺杂浓度介于5e16cm-3～5e17cm-3之间。
24.根据权利要求15所述的结型场效应晶体管的制作方法，其特征在于：步骤1)还包括于所述第一导电类型漂移区中形成场氧化层，所述场氧化层位于所述第二导电类型栅区和所述漏区之间，所述场氧化层包括局部场氧化层及浅沟槽场氧化层中的一种。
25.根据权利要求15所述的结型场效应晶体管的制作方法，其特征在于：所述结型场效应晶体管为N型器件，所述第二导电类型为P型，所述第一导电类型为N型。
26.根据权利要求15所述的结型场效应晶体管的制作方法，其特征在于：所述结型场效应晶体管为P型器件，所述第二导电类型为N型，所述第一导电类型为P型。
CN201811372629.3A 2018-11-19 2018-11-19 结型场效应晶体管及其制作方法 Pending CN111200014A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811372629.3A CN111200014A (zh) 2018-11-19 2018-11-19 结型场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811372629.3A CN111200014A (zh) 2018-11-19 2018-11-19 结型场效应晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN111200014A true CN111200014A (zh) 2020-05-26

Family

ID=70745548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811372629.3A Pending CN111200014A (zh) 2018-11-19 2018-11-19 结型场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN111200014A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097309A (zh) * 2021-03-31 2021-07-09 上海晶丰明源半导体股份有限公司 结型场效应晶体管及半导体器件
CN116072709A (zh) * 2023-03-09 2023-05-05 中芯先锋集成电路制造(绍兴)有限公司 结型场效应晶体管及其制造方法、芯片
CN118136686A (zh) * 2024-02-19 2024-06-04 芯联先锋集成电路制造(绍兴)有限公司 一种半导体器件及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313617A1 (en) * 2012-05-25 2013-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded JFETs for High Voltage Applications
CN103840012A (zh) * 2012-11-22 2014-06-04 无锡华润上华半导体有限公司 一种结型场效应晶体管及其制备方法
CN104518034A (zh) * 2014-06-17 2015-04-15 上海华虹宏力半导体制造有限公司 Jfet器件及其制造方法
KR20160004193A (ko) * 2014-07-02 2016-01-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 정션 게이트 전계효과 트랜지스터, 반도체 디바이스 및 제조 방법
CN105765730A (zh) * 2013-11-22 2016-07-13 ams有限公司 高电压半导体器件及其制备方法
CN107785365A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN107785366A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN108417642A (zh) * 2018-02-27 2018-08-17 上海华虹宏力半导体制造有限公司 结型场效应晶体管
CN208985987U (zh) * 2018-11-19 2019-06-14 上海晶丰明源半导体股份有限公司 结型场效应晶体管

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313617A1 (en) * 2012-05-25 2013-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded JFETs for High Voltage Applications
CN103840012A (zh) * 2012-11-22 2014-06-04 无锡华润上华半导体有限公司 一种结型场效应晶体管及其制备方法
CN105765730A (zh) * 2013-11-22 2016-07-13 ams有限公司 高电压半导体器件及其制备方法
US20160293777A1 (en) * 2013-11-22 2016-10-06 Ams Ag High-voltage semiconductor device and method of producing the same
CN104518034A (zh) * 2014-06-17 2015-04-15 上海华虹宏力半导体制造有限公司 Jfet器件及其制造方法
KR20160004193A (ko) * 2014-07-02 2016-01-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 정션 게이트 전계효과 트랜지스터, 반도체 디바이스 및 제조 방법
CN105280718A (zh) * 2014-07-02 2016-01-27 台湾积体电路制造股份有限公司 结型栅场效应晶体管（jfet）、半导体器件及其制造方法
CN107785365A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN107785366A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN108417642A (zh) * 2018-02-27 2018-08-17 上海华虹宏力半导体制造有限公司 结型场效应晶体管
CN208985987U (zh) * 2018-11-19 2019-06-14 上海晶丰明源半导体股份有限公司 结型场效应晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097309A (zh) * 2021-03-31 2021-07-09 上海晶丰明源半导体股份有限公司 结型场效应晶体管及半导体器件
CN116072709A (zh) * 2023-03-09 2023-05-05 中芯先锋集成电路制造(绍兴)有限公司 结型场效应晶体管及其制造方法、芯片
CN118136686A (zh) * 2024-02-19 2024-06-04 芯联先锋集成电路制造(绍兴)有限公司 一种半导体器件及其制备方法
CN118136686B (zh) * 2024-02-19 2025-03-07 芯联先锋集成电路制造(绍兴)有限公司 一种半导体器件及其制备方法
WO2025176119A1 (zh) * 2024-02-19 2025-08-28 芯联先锋集成电路制造(绍兴)有限公司 一种半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
US11152459B2 (en) Lateral MOSFET with buried drain extension layer
US11133413B2 (en) High voltage PMOS (HVPMOS) transistor with a composite drift region and manufacture method thereof
JP5547361B2 (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
CN102983168B (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
CN103151268B (zh) 一种垂直双扩散场效应管及其制造工艺
JP2010135791A (ja) 半導体素子及びその製造方法
US7525138B2 (en) JFET device with improved off-state leakage current and method of fabrication
CN103681861B (zh) 半导体元件及其制造方法
US20160372591A1 (en) Lateral double diffused metal oxide semiconductor field-effect transistor
CN111200014A (zh) 结型场效应晶体管及其制作方法
CN107492495A (zh) 半导体结构及其形成方法
CN111211171B (zh) 横向扩散金属氧化物半导体装置
US10930776B2 (en) High voltage LDMOS transistor and methods for manufacturing the same
CN107026202A (zh) 高压mosfet、半导体结构及其制造方法
US8704296B2 (en) Trench junction field-effect transistor
CN118136686B (zh) 一种半导体器件及其制备方法
US9396949B2 (en) Method of adjusting a threshold voltage of a multi-gate structure device
CN113097309B (zh) 结型场效应晶体管及半导体器件
CN208985987U (zh) 结型场效应晶体管
CN105322023B (zh) 结场效晶体管
CN111293163B (zh) 横向扩散金属氧化物半导体场效应晶体管
CN102881593A (zh) 一种结型场效应晶体管的制作方法
CN223007818U (zh) 半导体器件
CN104078495B (zh) 双极性结晶体管及其操作方法与制造方法
CN103426881A (zh) 一种bcd集成器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200526

RJ01 Rejection of invention patent application after publication