[go: up one dir, main page]

CN111192524B - 元件基板 - Google Patents

元件基板 Download PDF

Info

Publication number
CN111192524B
CN111192524B CN202010013671.7A CN202010013671A CN111192524B CN 111192524 B CN111192524 B CN 111192524B CN 202010013671 A CN202010013671 A CN 202010013671A CN 111192524 B CN111192524 B CN 111192524B
Authority
CN
China
Prior art keywords
active device
circuit
electrically connected
auxiliary circuit
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010013671.7A
Other languages
English (en)
Other versions
CN111192524A (zh
Inventor
黄宝玉
陈冠宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN111192524A publication Critical patent/CN111192524A/zh
Application granted granted Critical
Publication of CN111192524B publication Critical patent/CN111192524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种元件基板，包括基板、第一输出电路、第一辅助电路以及第一备用电路。基板具有主动区以及位于主动区至少一侧的周边区。切割路径重叠于主动区以及周边区。第一输出电路位于周边区。第一辅助电路位于周边区。第一辅助电路重叠于切割路径。第一备用电路位于周边区，且电性连接第一辅助电路。第一辅助电路与第一备用电路皆属于下拉电路或皆属于上拉电路。第一备用电路与切割路径之间的最短距离为125微米～300微米。

Description

元件基板
技术领域
本发明是有关于一种元件基板，且特别是有关于一种具有备用电路的元件 基板。
背景技术
随着科技的进展，单纯提升显示面板的显示品质已经很难满足消费者对新 产品的需求。为了增加产品的吸引力，各家厂商致力于研发异形显示面板。异 形显示面板不同于传统矩形的显示面板，异形显示面板在外观上的多变性能够 吸引消费者的注意。
目前，通常会切割大型面板来获得特定形状的异形显示面板，藉此节省制 造异形显示面板所需的光罩成本。然而，大型面板内的驱动电路若在切割制程 中受损，往往会导致切下来的异形显示面板不能正常运作，因此，目前亟需一 种可以提升切割制程良率的方法。
发明内容
本发明提供一种元件基板，能提升切割制程的良率。
本发明的至少一实施例提供一种元件基板，包括基板、第一输出电路、第 一辅助电路以及第一备用电路。基板具有主动区以及位于主动区至少一侧的周 边区。切割路径重叠于主动区以及周边区。第一输出电路位于周边区。第一辅 助电路位于周边区。第一辅助电路重叠于切割路径。第一备用电路位于周边区， 且电性连接第一辅助电路。第一辅助电路与第一备用电路皆属于下拉电路或皆 属于上拉电路。第一备用电路与切割路径之间的最短距离为125微米～300微 米。
本发明的至少一实施例提供一种元件基板，包括基板、第一驱动单元以及 第二驱动单元。基板具有主动区以及位于主动区至少一侧的周边区。第一驱动 单元位于基板上，且包括第一输出电路、第一辅助电路、第一备用电路以及第 二辅助电路。第一辅助电路位于周边区。第一备用电路，电性连接第一辅助电 路。第一辅助电路与第一备用电路皆属于上拉电路或下拉电路，且接收相同的 信号。第二辅助电路位于周边区，第二驱动单元位于基板上，且包括第二输出 电路、第三辅助电路、第二备用电路以及第四辅助电路。第三辅助电路位于周 边区。第二备用电路电性连接第三辅助电路。第三辅助电路与第二备用电路皆属于上拉电路或下拉电路。第四辅助电路位于周边区。
本发明的至少一实施例提供一种元件基板，包括基板、第一驱动单元、第 二驱动单元以及第一连接线。基板具有主动区以及位于主动区至少一侧的周边 区。第一驱动单元位于基板上，且包括第一输出电路、第一辅助电路以及第二 辅助电路。第一辅助电路位于周边区。第二辅助电路位于周边区。第二驱动单 元位于基板上，且包括第二输出电路、一备用电路以及第三辅助电路。第一备 用电路位于周边区。第三辅助电路位于周边区。第一连接线电性连接第一备用 电路至第一辅助电路。第一备用电路与第一辅助电路皆属于上拉电路或皆属于 下拉电路，且接收相同的信号。
本发明的目的之一为增加元件基板切割制程的良率。
本发明的目的之一为利用异形切割来获得尺寸弹性高的元件基板。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所 附图式作详细说明如下。
附图说明
图1A是依照本发明的一实施例的一种元件基板的上视示意图。
图1B是图1A的元件基板的局部电路示意图。
图1C是图1A的元件基板的局部电路示意图。
图1D是图1A的元件基板的信号时序图。
图2A是图1A的局部放大示意图。
图2B至图2D分别是图2A不同区域的局部放大示意图。
图3A是依照本发明的一实施例的一种元件基板的上视示意图。
图3B是图3A的元件基板的局部电路示意图。
图4A是图3A的局部放大示意图。
图4B是图4A的局部放大示意图。
图5A是依照本发明的一实施例的一种元件基板的上视示意图。
图5B是图5A的元件基板的局部电路示意图。
图6A是图5A的局部放大示意图。
图6B至图6D分别是图6A不同区域的局部放大示意图。
图7A是依照本发明的一实施例的一种元件基板的上视示意图。
图7B是图7A的元件基板的局部电路示意图。
图8A是图7A的局部放大示意图。
图8B是图8A的局部放大示意图。
图9A是依照本发明的一实施例的一种元件基板的上视示意图。
图9B是图9A的元件基板的局部电路示意图。
图10A是图9A的局部放大示意图。
图10B是图10A的局部放大示意图。
图11是依照本发明的一实施例的一种元件基板的局部电路示意图。
其中，附图标记：
10、10a、10b、10c、10d：元件基板
100：基板
110：主动区
120：周边区
200：驱动电路
A1～A4：第一开关元件～第四开关元件
CT：切割路径
D：距离
D1、D2：方向
DL1～DLy：数据线
DS1～DS3：第一下传电路～第三下传电路
EX：延伸部
G：控制端
GD：栅极驱动电路
GDn：第n级栅极驱动电路
GDn-2：第n-2级栅极驱动电路
GDn+2：第n+2级栅极驱动电路
HC(m)：第一高频时脉信号线
HC(m+4)：第二高频时脉信号线
FB1～FB3：第一反馈元件～第三反馈元件
F(n)：第n级下传信号
F(n+2)：第n+2级下传信号
F(n-2)：第n-2级下传信号
K1、K2、K3：第二辅助电路
K1’、P2’：第二备用电路
K(n)、P(n)、Q(n)：点
LC1：第一低频时脉信号线
LC2：第二低频时脉信号线
M1：第一金属层
M2：第二金属层
O、H1、H2：开口
OP1～OP3：第一输出电路～第三输出电路
P：像素结构
P1、P2、P3：第一辅助电路
P1’：第一备用电路
PE：像素电极
SD：源极驱动电路
SL1～SLx：扫描线
SM：半导体图案层
ST1～ST6：第一稳压电路～第六稳压电路
T：主动元件
T1～T18：第一主动元件～第十八主动元件
T1a～T4a、T1b～T4b：第一主动元件～第四主动元件
UP1～UP3：第一电压控制电路～第三电压控制电路
UP1’：第一备用电路
VSS：电源线
X1：第一端
X2：第二端
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的 限定。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于 描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/ 或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层 或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第 一元件”、“部件”、“区域”、“层”或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
图1A是依照本发明的一实施例的一种元件基板的上视示意图。
请参考图1A，元件基板10包括基板100、驱动电路200、
多条扫描线SL1～SLx、多条数据线DL1～DLy以及多个像素结构P。基 板100具有主动区110以及位于主动区110至少一侧的周边区120。
驱动电路200位于周边区120上。驱动电路200包括栅极驱动电路GD以 及源极驱动电路SD，其中栅极驱动电路GD例如为栅极整合驱动电路(gate driver-on-array，GOA)，源极驱动电路SD例如为晶片或其他合适的驱动装置。
多条扫描线SL1～SLx、多条数据线DL1～DLy以及多个像素结构P位于 主动区110上。
扫描线SL1～SLx电性连接栅极驱动电路GD，数据线DL1～DLy电性连 接源极驱动电路SD。在本实施例中，多个栅极驱动电路GD分别位于基板100 相对两侧，且以双边单驱的方式将各级栅极信号分别提供给扫描线SL1～SLx， 但本发明不以此为限，在其他实施例中，可使用单边单驱或双边双驱的技术将 各级栅极信号分别提供给扫描线SL1～SLx。扫描线SL1～SLx与数据线DL1～ DLy彼此相交设置，且扫描线SL1～SLx与数据线DL1～DLy之间夹有绝缘层。 换言之，扫描线SL1～SLx的延伸方向与数据线DL1～DLy的延伸方向不平行，较佳的是，扫描线SL1～SLx的延伸方向与数据线DL1～DLy的延伸方向垂直。 基于导电性的考量，扫描线SL1～SLx与数据线DL1～DLy一般是使用金属材 料。然，本发明不限于此，根据其他实施例，扫描线SL1～SLx与数据线DL1～ DLy也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的 氧化物、金属材料的氮氧化物或其它合适的材料)或是金属材料与其它导材料 的堆叠层。
像素结构P包括主动元件T以及像素电极PE。主动元件T可以是底部栅 极型薄膜晶体管或是顶部栅极型薄膜晶体管，其包括栅极、通道、源极以及汲 极。主动元件T与对应的一条扫描线SL1～SLx及对应的一条数据线DL1～ DLy电性连接。另外，主动元件T与像素电极PE电性连接。在本实施例中， 主动区110可作为显示区，位于主动区110的像素结构P构成的阵列可搭配液 晶层(未绘示)、对向基板(未绘示)以及背光模块(未绘示)而用以显示画面，但本 发明不以此为限，在其他变化例中，主动区110可作为显示区，位于主动区 110的像素结构P构成的阵列可搭配电激发光元件而用以显示画面。
图1B是图1A的元件基板10的局部电路示意图。图1B绘示了对应于扫 描线SLn的栅极驱动电路GD，换句话说，图1B显示了与扫描线SLn电性连 接的第n级驱动单元GDn，n为1～x的正整数，为方便说明，图1B省略了部 分线路的绘制，栅极驱动电路GD的详细内容将于后文说明。在本实施例中， 栅极驱动电路GD例如为双边单驱的架构，第n级驱动单元GDn位于第n-2 级驱动单元GDn-2以及第n+2级驱动单元GDn+2之间，举例来说，第一级驱 动单元GD1、第三级驱动单元GD3、第五级驱动单元GD5、...等奇数级驱动 单元位于主动区110的左侧，第二级驱动单元GD2、第四级驱动单元GD4、 第六级驱动单元GD6、...等偶数级驱动单元位于主动区110的右侧，但本发明 不以此为限。
第n级驱动单元GDn(或称为第一驱动单元)包括第一输出电路OP1、 第一辅助电路P1以及第一备用电路P1’，其中第一辅助电路P1与第一备用电 路P1’皆属于下拉电路或皆属于上拉电路，第一备用电路P1’可作为第一辅助 电路P1的备用电路，第一备用电路P1’与第一辅助电路P1传送相同的信号。 第n级驱动单元GDn还包括第二辅助电路K1、第一下传电路DS1、第一稳压 电路ST1、第二稳压电路ST2、第一电压控制电路UP1以及第一反馈元件FB1。 换句话说，第一备用电路P1’、第一输出电路OP1、第一辅助电路P1、第二辅 助电路K1、第一下传电路DS1、第一稳压电路ST1、第二稳压电路ST2、第 一电压控制电路UP1以及第一反馈元件FB1位于第n级驱动单元中。
第一输出电路OP1、第一辅助电路P1、第一备用电路P1’、第二辅助电路 K1、第一下传电路DS1、第一稳压电路ST1、第二稳压电路ST2、第一电压控 制电路UP1以及第一反馈元件FB1位于周边区120。
在本实施例中，第一辅助电路P1与第一备用电路P1’皆属于下拉电路， 且第一电压控制电路UP1属于上拉电路。电源线VSS电性连接至第一辅助电 路P1、第一备用电路P1’、第二辅助电路K1、第一稳压电路ST1、第二稳压 电路ST2以及第一反馈元件FB1。
图1C是图1A的元件基板的局部电路示意图，图1C绘示了第n级驱动单 元GDn以及与第n级驱动单元GDn相邻的第n+2级驱动单元GDn+2的局部 电路示意图。图1D是图1A的元件基板的信号时序图，其中图1D显示了电 源线VSS、多条数据线DL1～DLy中的其中一条数据线DLn、信号线STV1、 信号线STV2、信号线STV3、信号线STV4、八条高频时脉信号线HC1～HC8、 第一低频时脉信号线LC1以及第二低频时脉信号线LC2的时序图。虽然图1D 中以宽度W为单位绘示出各信号线上不同波形的信号，但本发明中各信号线 的波形并非以图1D的波形为限。
图2A是图1A的局部放大示意图。图2B至图2D分别是图2A不同区域 的局部放大示意图，图2A至图2D绘示了第n级驱动单元GDn的上视示意图。
请参考图1C与图2A至图2D，第一主动元件T1a、第二主动元件T2a、 第三主动元件T3a、第四主动元件T4a、第一主动元件T1b、第二主动元件T2b、 第三主动元件T3b、第四主动元件T4b、第五主动元件T5、第六主动元件T6、 第七主动元件T7、第八主动元件T8、第九主动元件T9、第十主动元件T10、 第十一主动元件T11、第十二主动元件T12、第十三主动元件T13、第十四主 动元件T14、第十五主动元件T15、第十六主动元件T16、第十七主动元件T17、第十八主动元件T18以及第一反馈元件FB1各自包括控制端G、第一端X1 以及第二端X2。控制端G举例属于第一金属层M1(图2A中最下层的膜层)， 第一端X1以及第二端X2举例属于第二金属层M2(图2A中最上层的膜层)， 第二金属层M2与第一金属层M1之间夹有半导体图案层SM。第一金属层 M1与半导体图案层SM之间夹有栅极绝缘层(未绘出)，部分第二金属层M2通过开口O而电性连接至第一金属层M1，开口O至少贯穿栅极绝缘层。 在基板100的法线方向上，基板100、第一金属层M1、栅极绝缘层(未绘出)、 半导体图案层SM、第二金属层M2系依序排列设置，但本发明不以此为限。
请参考图1C与图2A至图2D中的第n级驱动单元GDn，第一辅助电路 P1包括第一主动元件T1a、第二主动元件T2a、第三主动元件T3a以及第四主 动元件T4a。
第一主动元件T1a的控制端G与第一主动元件T1a的第二端X2电性连接 至第一低频时脉信号线LC1。第一主动元件T1a的第一端X1电性连接至第二 主动元件T2a的控制端G以及第三主动元件T3a的第二端X2。
第二主动元件T2a的第二端X2电性连接至第一低频时脉信号线LC1。第 二主动元件T2a的第一端X1以及第四主动元件T4a的第二端X2电性连接至 P(n)点。
第三主动元件T3a的控制端G以及第四主动元件T4a的控制端G电性连 接至Q(n)点。第三主动元件T3a的第一端X1以及第四主动元件T4a的第一端 X1电性连接至电源线VSS。
第一备用电路P1’包括第一主动元件T1b、第二主动元件T2b、第三主动 元件T3b以及第四主动元件T4b。
第一主动元件T1b的控制端G与第一主动元件T1b的第二端X2电性连 接至第一低频时脉信号线LC1。第一主动元件T1b的第一端X1电性连接至第 二主动元件T2b的控制端G以及第三主动元件T3b的第二端X2。
第二主动元件T2b的第二端X2电性连接至第一低频时脉信号线LC1。第 二主动元件T2b的第一端X1以及第四主动元件T4b的第二端X2电性连接至 P(n)点。
第三主动元件T3b的控制端G以及第四主动元件T4b的控制端G电性连 接至Q(n)点。第三主动元件T3b的第一端X1以及第四主动元件T4b的第一端 X1电性连接至电源线VSS。
第一辅助电路P1与第一备用电路P1’接收相同的信号且传送相同的信号， 举例来说，在第n级驱动单元GDn中，第一低频时脉信号线LC1电性连接第 一辅助电路P1以及第一备用电路P1’，第一低频时脉信号线LC1提供第一低 频时脉信号给第一辅助电路P1以及第一备用电路P1’。在本实施例中，在第n 级驱动单元GDn中，第一辅助电路P1与第一备用电路P1’皆用以接收第一低 频时脉信号线LC1所提供的第一低频时脉信号。
第二辅助电路K1包括第五主动元件T5、第六主动元件T6、第七主动元 件T7以及第八主动元件T8。
在第n级驱动单元GDn中，第五主动元件T5的控制端G与第五主动元 件T5的第二端X2电性连接至第二低频时脉信号线LC2。第五主动元件T5的 第一端X1电性连接至第六主动元件T6的控制端G以及第七主动元件T7的 第二端X2。
在第n级驱动单元GDn中，第六主动元件T6的第二端X2电性连接至第 二低频时脉信号线LC2。第六主动元件T6的第一端X1以及第八主动元件T8 的第二端X2电性连接至K(n)点。
第七主动元件T7的控制端G以及第八主动元件T8的控制端G电性连接 至Q(n)点。第七主动元件T7的第一端X1以及第八主动元件T8的第一端X1 电性连接至电源线VSS。
第二辅助电路K1与第一辅助电路P1接收反向的信号，举例来说，在第n 级驱动单元GDn中，第二低频时脉信号线LC2电性连接第二辅助电路K1， 并提供第二低频时脉信号给第二辅助电路K1，第一低频时脉信号线LC1电性 连接第一辅助电路P1，并提供第一低频时脉信号给第一辅助电路P1，其中第 一时脉信号与第二时脉信号为反向信号，如图1D所示。
第一稳压电路ST1包括第九主动元件T9、第十主动元件T10以及第十一 主动元件T11。
第九主动元件T9的控制端G、第十主动元件T10的控制端G以及第十一 主动元件T11的控制端G电性连接至P(n)点。第九主动元件T9的第一端X1、 第十主动元件T10的第一端X1以及第十一主动元件T11的第一端X1电性连 接至电源线VSS。第九主动元件T9的第二端X2电性连接至Q(n)点。
第十主动元件T10的第二端X2电性连接至第一输出电路OP1的输出端。 第n级栅极驱动电路的第一输出电路OP1的输出端适用于输出第n级栅极信 号G(n)。
第十一主动元件T11的第二端X2电性连接至第一下传电路DS1的输出 端。第n级栅极驱动电路的第一下传电路DS1的输出端适用于输出第n级下 传信号F(n)。
第二稳压电路ST2包括第十二主动元件T12、第十三主动元件T13以及 第十四主动元件T14。
第十二主动元件T12的控制端G、第十三主动元件T13的控制端G以及 第十四主动元件T14的控制端G电性连接至K(n)点。第十二主动元件T12的 第一端X1、第十三主动元件T13的第一端X1以及第十四主动元件T14的第 一端X1电性连接至电源线VSS。第十二主动元件T12的第二端X2电性连接 至Q(n)点。
第十三主动元件T13的第二端X2电性连接至第一输出电路OP1的输出 端。
第十四主动元件T14的第二端X2电性连接至第一下传电路DS1的输出 端。
第一下传电路DS1包括第十五主动元件T15。第十五主动元件T15的控 制端G电性连接至Q(n)点。第十五主动元件T15的第一端X1作为第一下传 电路DS1的输出端而输出第n级下传信号F(n)。第十五主动元件T15的第二 端X2电性连接至高频时脉信号线以接收高频时脉信号HC(m)。
第一输出电路OP1包括第十六主动元件T16。第十六主动元件T16的控 制端G电性连接至Q(n)点。第十六主动元件T16的第二端X2电性连接至高 频时脉信号线以接收高频时脉信号HC(m)。第十六主动元件T16的第一端X1 作为第一输出电路OP1的输出端而输出第n级栅极信号G(n)，藉此驱动对应 的扫描线SLn。
第一反馈元件FB1的控制端G电性连接至高频时脉信号线以接收高频时 脉信号HC(m+4)。第一反馈元件FB1的第一端X1电性连接至电源线VSS， 且第一反馈元件FB1的第二端X2电性连接至Q(n)点。
在本实施例中，元件基板10包括八条高频时脉信号线HC1～HC8(如图 1D所示)，其中高频时脉信号HC(m)与高频时脉信号HC(m+4)分别由八条高 频时脉信号线HC1～HC8中的其中两条所提供。在本实施例中，请参考图1C， 第n级驱动单元GDn的第一输出电路OP1所接收的高频时脉信号HC(m)不同 于第n+2级驱动单元GDn+2的第二输出电路OP2所接收的高频时脉信号 HC(m+2)，第n级驱动单元GDn的第一反馈元件FB1所接收的高频时脉信号 HC(m+4)不同于第n+2级驱动单元GDn+2的第二反馈元件FB2所接收的高频 时脉信号线HC(m+6)。
接下来将说明本实施例中第一至第八高频时脉信号线HC1～HC8及对应的 高频时脉信号的关系。高频时脉信号HC(1+8i)的信号由第一高频时脉信号线 HC1所提供，i为0及正整数，亦即i＝0、1、2、3、…，换句话说，高频时脉 信号HC(1)、HC(9)、HC(17)、…均由第一高频时脉信号线HC1所提供，其信 号波形如图1D中HC1对应的波形所示。类似地，高频时脉信号HC(2+8i)的 信号由第二高频时脉信号线HC2所提供，高频时脉信号HC(3+8i)的信号由第 三高频时脉信号线HC3所提供，高频时脉信号HC(4+8i)的信号由第四高频时 脉信号线HC4所提供，高频时脉信号HC(5+8i)的信号由第五高频时脉信号线 HC5所提供，高频时脉信号HC(6+8i)的信号由第六高频时脉信号线HC6所提 供，高频时脉信号HC(7+8i)的信号由第七高频时脉信号线HC7所提供，高频 时脉信号HC(8+8i)的信号由第八高频时脉信号线HC8所提供，其信号波形如 图1D中HC2～CH8分别对应的波形所示，在此不赘述，但本发明不以此为限。 在其他变化例中，高频时脉信号线的数量可视需求减少或增加，且对应调整各 个驱动单元的输出电路及反馈元件所分别接收的高频时脉信号。
举例来说，请同时参考图1A、图1C及图2D，在本实施例中，当n及m 举例均为9时，第九级驱动单元GD9及其相邻的第十一级驱动单元GD11系 位于主动区110的左侧的栅极驱动电路GD中。第九级驱动单元GD9的第一 输出电路OP1的第十六主动元件T16的第二端X2以及第一下传电路DS1的 第十五主动元件T15的第二端X2举例系电性连接至第一高频时脉信号线HC1 以接收高频时脉信号HC(9)，第九级驱动单元GD9的第一反馈元件FB1的控 制端G举例系电性连接至第五高频时脉信号线HC5以接收高频时脉信号 HC(13)；第十一级驱动单元GD11的第二输出电路OP2的第十六主动元件T16 的第二端X2以及第二下传电路DS2的第十五主动元件T15的第二端X2举例 系电性连接至第三高频时脉信号线HC3以接收高频时脉信号HC(11)，第十一 级驱动单元GD11的第二反馈元件FB2的控制端G举例系电性连接至第七高 频时脉信号线HC7以接收高频时脉信号HC(15)。
电压控制电路UP1包括第十七主动元件T17以及第十八主动元件T18。
在本实施例中，电压控制电路UP1属于上拉电路。第十七主动元件T17 的控制端G以及第十七主动元件G17的第二端X2电性连接至第n-2级驱动单 元GDn-2所提供的下传信号F(n-2)。换句话说，第n级驱动单元GDn的第十 七主动元件G17的控制端G以及第二端X2电性连接至第n-2级驱动单元 GDn-2的第十五开关元件G15的第一端X1。第十七主动元件T17的第一端 X1电性连接至Q(n)点。在最前面两级的驱动单元中，因为不存在更前面两级 的驱动单元，因此，最前面两级的驱动单元的第十七主动元件G17的控制端G 以及第二端X2分别电性连接至其他信号线，举例来说，信号线STV1以及信 号线STV2(图1D绘出信号线STV1以及信号线STV2的信号时序)分别电 性连接至最前面两级的驱动单元的第十七主动元件G17的控制端G以及第二 端X2。
第十八主动元件T18的控制端G以及第十八主动元件T18的第二端X2 电性连接至第n+2级驱动单元GDn+2所提供的下传信号F(n+2)。换句话说， 第n级驱动单元GDn的第十八主动元件T18的第二端X2电性连接至第n+2 级驱动单元GDn+2的第十五开关元件G15的第一端X1。第十八主动元件T18 的第一端X1电性连接至Q(n)点。在最后面两级的驱动单元中，因为不存在更 后面两级的驱动单元，因此，最后面两级的驱动单元的第十八主动元件G18 的控制端G以及第二端X2分别电性连接至其他信号线，举例来说，信号线 STV3以及信号线STV4(图1D绘出信号线STV3以及信号线STV4的信号时 序)分别电性连接至最后面两级的驱动单元的第十八主动元件T18的控制端G 以及第二端X2。
请参考图1C，在本实施例中，元件基板10中的每个驱动单元皆包括备用 电路，且每个驱动单元的结构皆类似，举例来说，第n级驱动单元GDn(或 称为第一驱动单元)包括第一备用电路P1’、第一输出电路OP1、第一辅助电 路P1、第二辅助电路K1、第一下传电路DS1、第一稳压电路ST1、第二稳压 电路ST2、第一电压控制电路UP1以及第一反馈元件FB1，相邻于第n级驱 动单元GDn的第n+2级驱动单元GDn+2(或称为第二驱动单元)包括第二备 用电路P2’、第二输出电路OP2、第一辅助电路P2、第二辅助电路K2、第二 下传电路DS2、第三稳压电路ST3、第四稳压电路ST4、第二电压控制电路 UP2以及第二反馈元件FB2。第n级驱动单元GDn与第n+2级驱动单元GDn+2 类似的部分于此不再赘述。
第n+2级驱动单元GDn+2中，第二备用电路P2’电性连接第一辅助电路P2。第一辅助电路P2与第二备用电路P2’皆属于上拉电路或下拉电路。第一 辅助电路P2与第二备用电路P2’接收相同的信号且传送相同的信号，换句话 说，第二备用电路P2’为第一辅助电路P2的备用电路，第一辅助电路P2与第 二备用电路P2’具有相同的功能。
在本实施例中，第一低频时脉信号线LC1电性连接第一辅助电路P1、第 一备用电路P1’与第二辅助电路K2，并提供第一低频时脉信号给第一辅助电 路P1、第一备用电路P1’与第二辅助电路K2。第二低频时脉信号线LC2电性 连接第一辅助电路P2、第二备用电路P2’与第二辅助电路K1，并提供第二低 频时脉信号给第一辅助电路P2、第二备用电路P2’与第二辅助电路K1。电源 线VSS电性连接至第一辅助电路P1、第二辅助电路K1、第一辅助电路P2、 第二辅助电路K2、第一备用电路P1’以及第二备用电路P2’。
图3A是依照本发明的一实施例的一种元件基板的上视示意图。图3B是 图3A的元件基板的局部电路示意图。图4A是图3A的局部放大示意图。图 4B是图4A的局部放大示意图。
请参考图3A、图3B、图4A与图4B，沿着切割路径CT切割元件基板10 以形成两块新的元件基板，其中一者为元件基板10a，图3A中切割路径CT 的下侧即为元件基板10a。切割路径CT重叠于主动区110以及周边区120。 由于第一辅助电路P1重叠于切割路径CT，因此，第一辅助电路P1在切割后 损坏，如图3B的上图、图4A及图4B所示。
在本实施例中，请参考图4B，第一辅助电路P1的第一主动元件T1a与第 一备用电路P1’的第一主动元件T1b的排列方向D1不同于切割路径CT的延 伸方向D2。第一备用电路P1’不重叠于切割路径CT。第一备用电路P1’与切 割路径CT之间的最短距离D为125微米～300微米。在本实施例中，最短距 离D指的为切割路径CT与第一主动元件T1b、第二主动元件T2b、第三主动 元件T3b以及第四主动元件T4b中的最接近一者之间的距离。
请继续参考图4B，延伸部EX借由多个开口O电性连接第一低频时脉信 号线LC1，多个开口O实质上沿着第一低频时脉信号线LC1的延伸方向排列， 延伸部EX的延伸方向实质上相同于第一低频时脉信号线LC1的延伸方向， 第一低频时脉信号线LC1可借由这些开口O以及延伸部EX传送低频时脉信 号给第一辅助电路P1的第一主动元件T1a以及第一备用电路P1’的第一主动 元件T1b，延伸部EX举例属于第二金属层M2。当沿着切割路径CT切割元件基板10后，形成两块新的元件基板，其中一者为元件基板10a，这些开口O 可被定义为分别位于切割路径CT相对两侧的第一开口H1以及第二开口H2， 第一辅助电路P1的第一主动元件T1a在切割后损坏，故第一辅助电路P1无 法运作正常的功能，而第一备用电路P1’举例系不借由第一开口H1与第一低 频时脉信号线LC1电性连接，第一备用电路P1’系借由延伸部EX以及至少一 第二开口H2接收来自第一低频时脉信号线LC1的低频时脉信号，由于第一备 用电路P1’与第一辅助电路P1接收相同的信号(第一低频时脉信号线LC1提 供的第一低频时脉信号)，因此，即使第一辅助电路P1损坏，第一低频时脉 信号线LC1提供的第一低频时脉信号仍可传递至第一备用电路P1’，使第n级 驱动单元GDn可以运作，藉此提升元件基板10a的切割制程的良率。此外， 借由异形切割可以获得尺寸弹性高的元件基板10a。
图5A是依照本发明的一实施例的一种元件基板的上视示意图。图5B是 图5A的元件基板的局部电路示意图。图6A是图5A的局部放大示意图。图 6B至图6D分别是图6A不同区域的局部放大示意图。在此必须说明的是，图 5A、图5B和图6A至图6B的实施例沿用图1A至图1D和图2A至图2D的 实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似 的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图5A的元件基板10b与图1A的元件基板10的主要差异在于：在元件基 板10b中，第一输出电路OP1、第一辅助电路P1以及第二辅助电路K1位于 第n级驱动单元GDn(第一驱动单元)中，第二输出电路OP2、第一备用电 路P1’以及第三辅助电路P2位于第n+2级驱动单元GDn+2(第二驱动单元) 中。
请参考图5A、图5B和图6A，第n-2级驱动单元GDn-2、第n级驱动单 元GDn以及第n+2级驱动单元GDn+2举例系位于主动区110左侧的周边区 120内且依序排列及电性连接，第n级驱动单元GDn位于第n-2级驱动单元 GDn-2和第n+2级驱动单元GDn+2之间，第n级驱动单元GDn相邻于第n-2 级驱动单元GDn-2和第n+2级驱动单元GDn+2。在本实施例中，以三个依序 排列的驱动单元为一组，每组包含一条第一连接线CL1以及一条第二连接线CL2，且两组之间并不会以第一连接线CL1或第二连接线CL2电性连接，举 例来说，第n-2级、第n级以及第n+2级等三个驱动单元构成第一组，第n+4 级、第n+6级以及第n+8级等三个驱动单元构成第二组，依此类推，且第一 组和第二组之间并不会以第一连接线CL1或第二连接线CL2电性连接，第一 组和第二组(或相邻两组)之间不设置其他的驱动单元，但本发明不以此为限。在其他变化例中，各组可包含多于三个驱动单元，且/或相邻两组之间可设置 至少一个驱动单元不属于任一组，换句话说，至少一个驱动单元不连接于第一 连接线CL1或第二连接线CL2。第一连接线CL1或第二连接线CL2与其他元 件的关系和功能将于后文详述。
请继续参考图5B，第n级驱动单元GDn(或称为第一驱动单元)包括第 一输出电路OP1、第一辅助电路P1、第二辅助电路K1、第一下传电路DS1、 第一稳压电路ST1、第二稳压电路ST2、第一电压控制电路UP1以及第一反 馈元件FB1。
第n+2级驱动单元GDn+2(或称为第二驱动单元)包括第一备用电路 P1’(或称为第n+2级驱动单元GDn+2的第一辅助电路P2)、第二输出电路OP2、 第三辅助电路(或称为第n+2级驱动单元GDn+2的第二辅助电路K2)、第二下 传电路DS2、第三稳压电路ST3、第四稳压电路ST4、第二电压控制电路UP2 以及第二反馈元件FB2。
第n-2级驱动单元GDn-2(或称为第三驱动单元)包括第二备用电路K1’(或 称为第n-2级驱动单元GDn-2的第二辅助电路K3)、第三输出电路OP3、第四 辅助电路(或称为第n-2级驱动单元GDn-2的第一辅助电路P3)、第三下传电路 DS3、第五稳压电路ST5、第六稳压电路ST6、第三电压控制电路UP3以及第 三反馈元件FB3。
电源线VSS电性连接至第一辅助电路P1、第二辅助电路K1、第三辅助 电路(或称为第n+2级驱动单元GDn+2的第二辅助电路K2)、第四辅助电路(或 称为第n-2级驱动单元GDn-2的第一辅助电路P3)、第一备用电路P1’以及第 二备用电路K1’。
在本实施例中，第n级驱动单元GDn(第一驱动单元)的第一辅助电路 P1、第n+2级驱动单元GDn+2(第二驱动单元)的第一备用电路P1’以及第 n-2级驱动单元GDn-2(第三驱动单元)的第四辅助电路(或称为第n-2级驱动 单元GDn-2的第一辅助电路P3)各自包括第一主动元件T1、第二主动元件T2、 第三主动元件T3、第四主动元件T4、第一开关元件A1以及第二开关元件A2。
第一主动元件T1的控制端G与第一主动元件T1的第二端X2电性连接 至第一低频时脉信号线LC1。第一主动元件T1的第一端X1电性连接至第二 主动元件T2的控制端G、第一开关元件A1的第二端X2以及第三主动元件 T3的第二端X2。
第二主动元件T2的第二端X2电性连接至第一低频时脉信号线LC1。在 第n级驱动单元GDn中，第二主动元件T2的第一端X1、第二开关元件A2 的第二端X2以及第四主动元件T4的第二端X2电性连接至P(n)点。在第n+2 级驱动单元GDn+2中，第二主动元件T2的第一端X1、第二开关元件A2的 第二端X2以及第四主动元件T4的第二端X2电性连接至P(n+2)点。在第n-2 级驱动单元GDn-2中，第二主动元件T2的第一端X1、第二开关元件A2的第 二端X2以及第四主动元件T4的第二端X2电性连接至P(n-2)点。
第一开关元件A1的第一端X1、第二开关元件A2的第一端X1、第三主 动元件T3的第一端X1以及第四主动元件T4的第一端X1电性连接至电源线 VSS。
在第n级驱动单元GDn(第一驱动单元)的第一辅助电路P1中，第三主 动元件T3的控制端G以及第四主动元件T4的控制端G电性连接至Q(n)点， 且第一开关元件A1的控制端G以及第二开关元件A2的控制端G电性连接至 Q(n+2)点，亦即第n+2级驱动单元GDn+2(第二驱动单元)中的Q(n+2)点。
在第n+2级驱动单元GDn+2(第二驱动单元)的第一备用电路P1’(或称 为第n+2级驱动单元GDn+2的第一辅助电路P2)中，第三主动元件T3的控制 端G以及第四主动元件T4的控制端G电性连接至Q(n+2)点，且第一开关元 件A1的控制端G以及第二开关元件A2的控制端G电性连接至Q(n)点，亦即 第n级驱动单元GD中的Q(n)点。
在第n-2级驱动单元GDn-2(第三驱动单元)的第四辅助电路(或称为第 n-2级驱动单元GDn-2的第一辅助电路P3)中，第三主动元件T3的控制端G 以及第四主动元件T4的控制端G电性连接至Q(n-2)点，且第一开关元件A1 的控制端G以及第二开关元件A2的控制端G电性连接至Q(n-4)点，亦即第 n-4级驱动单元GDn-4中的Q(n-4)点。
请继续参考图5B，第一连接线CL1电性连接第一备用电路P1’至第一辅 助电路P1，在本实施例中，第一连接线CL1电性连接第n级驱动单元GDn(第 一驱动单元)的P(n)点与第n+2级驱动单元GDn+2(第二驱动单元)的P(n+2) 点，换句话说，第n级驱动单元GDn(第一驱动单元)的第一辅助电路P1的 输出端电性连接第n+2级驱动单元GDn+2(第二驱动单元)的第一辅助电路 P2的输出端。另一方面，第n级驱动单元GDn(第一驱动单元)的第一辅助 电路P1的第一开关元件A1的控制端G、第二开关元件A2的控制端G以及 第n+2级驱动单元GDn+2(第二驱动单元)的第一辅助电路P2的第三主动元 件T3的控制端G、第四主动元件T4的控制端G均电性连接至Q(n+2)点，第 n级驱动单元GDn(第一驱动单元)的第一辅助电路P1的第三主动元件T3 的控制端G、第四主动元件T4的控制端G以及第n+2级驱动单元GDn+2(第 二驱动单元)的第一辅助电路P2的第一开关元件A1的控制端G、第二开关 元件A2的控制端G均电性连接至Q(n)点，故第n级驱动单元GDn(第一驱 动单元)的第一辅助电路P1和第n+2级驱动单元GDn+2(第二驱动单元)的 第一辅助电路P2可被相同的信号同时控制。第一备用电路P1’与第一辅助电 路P1皆属于上拉电路或皆属于下拉电路，且第一备用电路P1’与第一辅助电 路P1接收相同的信号。在本实施例中，第一备用电路P1’与第一辅助电路P1 皆属于下拉电路。第一低频时脉信号线LC1电性连接第一辅助电路P1、第四 辅助电路(或称为第n-2级驱动单元GDn-2的第一辅助电路P3)以及第一备用电 路P1’，并提供第一低频时脉信号给第一辅助电路P1、第四辅助电路(或称为 第n-2级驱动单元GDn-2的第一辅助电路P3)以及第一备用电路P1’。
在本实施例中，第n级驱动单元GDn(第一驱动单元)的第二辅助电路 K1、第n+2级驱动单元GDn+2(第二驱动单元)的第三辅助电路(或称为第 n+2级驱动单元GDn+2的第二辅助电路K2)以及第n-2级驱动单元GDn-2(第 三驱动单元)的第二备用电路K1’(或称为第n-2级驱动单元GDn-2的第二辅 助电路K3)各自包括第五主动元件T5、第六主动元件T6、第七主动元件T7、 第八主动元件T8、第三开关元件A3以及第四开关元件A4。
第五主动元件T5的控制端G与第五主动元件T5的第二端X2电性连接 至第二低频时脉信号线LC2。第五主动元件T5的第一端X1电性连接至第六 主动元件T6的控制端G、第七主动元件T7的第二端X2以及第三开关元件A3的第二端X2。第六主动元件T6的第二端X2电性连接至第二低频时脉信 号线LC2。
在第n级驱动单元GDn中，第六主动元件T6的第一端X1、第八主动元 件T8的第二端X2以及第四开关元件A4的第二端X2电性连接至K(n)点。在 第n+2级驱动单元GDn+2中，第六主动元件T6的第一端X1、第八主动元件 T8的第二端X2以及第四开关元件A4的第二端X2电性连接至K(n+2)点。在 第n-2级驱动单元GDn-2中，第六主动元件T6的第一端X1、第八主动元件 T8的第二端X2以及第四开关元件A4的第二端X2电性连接至K(n-2)点。
第七主动元件T7的第一端X1、第八主动元件T8的第一端X1、第三开 关元件A3的第一端X1以及第四开关元件A4的第一端X1电性连接至电源线 VSS。
在第n级驱动单元GDn的第二辅助电路K1中，第七主动元件T7的控制 端G以及第八主动元件T8的控制端G电性连接至Q(n)点，且第三开关元件 A3的控制端G以及第四开关元件A4的控制端G电性连接至Q(n-2)点。
在第n+2级驱动单元GDn+2的第三辅助电路(或称为第n+2级驱动单元 GDn+2的第二辅助电路K2)中，第七主动元件T7的控制端G以及第八主动元 件T8的控制端G电性连接至Q(n+2)点，且第三开关元件A3的控制端G以及 第四开关元件A4的控制端G电性连接至Q(n+4)点，亦即第n+4级驱动单元 GDn+4中的Q(n)点。
在第n-2级驱动单元GDn-2的第二备用电路K1’(或称为第n-2级驱动单元 GDn-2的第二辅助电路K3)中，第七主动元件T7的控制端G以及第八主动元 件T8的控制端G电性连接至Q(n-2)点，且第三开关元件A3的控制端G以及 第四开关元件A4的控制端G电性连接至Q(n)点。
第二连接线CL2电性连接第二备用电路K1’至第二辅助电路K1，在本实 施例中，第二连接线CL2电性连接第n级驱动单元GDn(第一驱动单元)的 K(n)点与第n-2级驱动单元GDn-2(第三驱动单元)的K(n-2)点，换句话说， 第n级驱动单元GDn(第一驱动单元)的第二辅助电路K1的输出端电性连接 第n-2级驱动单元GDn-2(第三驱动单元)的第二辅助电路K3的输出端。另 一方面，第n级驱动单元GDn(第一驱动单元)的第二辅助电路K1的第三开 关元件A3的控制端G、第四开关元件A4的控制端G以及第n-2级驱动单元GDn-2(第三驱动单元)的第二辅助电路K3的第七主动元件T7的控制端G、 第八主动元件T8的控制端G均电性连接至Q(n-2)点，第n级驱动单元GDn (第一驱动单元)的第二辅助电路K1的第七主动元件T7的控制端G、第八 主动元件T8的控制端G以及第n-2级驱动单元GDn-2(第三驱动单元)的第 二辅助电路K3的第三开关元件A3的控制端G、第四开关元件A4的控制端G 均电性连接至Q(n)点，故第n级驱动单元GDn(第一驱动单元)的第二辅助 电路K1和第n-2级驱动单元GDn-2(第三驱动单元)的第二辅助电路K3可 被相同的信号同时控制。第二备用电路K1’与第二辅助电路K1皆属于上拉电 路或皆属于下拉电路，且第二备用电路K1’与第二辅助电路K1接收相同的信 号且传送相同的信号。在本实施例中，第二备用电路K1’与第二辅助电路K1 皆属于下拉电路。第二低频时脉信号线LC2电性连接第二辅助电路K1、第三 辅助电路(或称为第n+2级驱动单元GDn+2的第二辅助电路K2)以及第二备用 电路K1’，并提供第二低频时脉信号给第二辅助电路K1、第三辅助电路(或称 为第n+2级驱动单元GDn+2的第二辅助电路K2)以及第二备用电路K1’。第 一低频时脉信号与第二低频时脉信号为反向信号。
图7A是依照本发明的一实施例的一种元件基板的上视示意图。图7B是 图7A的元件基板的局部电路示意图。图8A是图7A的局部放大示意图。图 8B是图8A的局部放大示意图。在此必须说明的是，图7A、图7B与图8A、 图8B的实施例沿用图2A、图2B与图3A至图3B的实施例的元件标号与部 分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相 同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请同时参考图7A、图7B、图8A与图8B，沿着切割路径CT切割元件基 板10b以形成两块新的元件基板，其中一者为元件基板10c，图7A中切割路 径CT的下侧即为元件基板10c。切割路径CT重叠于主动区110以及周边区 120。由于第一辅助电路P1重叠于切割路径CT，因此，第一辅助电路P1在 切割后损坏。
在本实施例中，由于第一备用电路P1’与第一辅助电路P1接收相同的信 号(第一低频时脉信号线LC1提供的第一低频时脉信号)，且两者通过第一 连接线CL1电性连接使得第一备用电路P1’的输出端与第一辅助电路P1的输 出端彼此电性连接，亦即P(n+2)点以及P(n)点彼此电性连接，因此，即使第一 辅助电路P1损坏，可借由第n+2级驱动单元GDn+2的第一备用电路P1’取代 第一辅助电路P1，使第n级驱动单元GDn可以运作，藉此提升元件基板10c 的切割制程的良率。此外，在异形切割设计下可以获得尺寸弹性高的元件基板 10c，元件基板10c的基板举例可为矩形或异形，异形为非矩形。
图9A是依照本发明的一实施例的一种元件基板的上视示意图。图9B是 图9A的元件基板的局部电路示意图。图10A是图9A的局部放大示意图。图 10B是图10A的局部放大示意图。在此必须说明的是，图9A、图9B与图10A、 图10B的实施例沿用图5A、图5B与图6A至图6C的实施例的元件标号与部 分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相 同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图9A、图9B与图10A、图10B，沿着切割路径CT切割元件基板 10b以形成两块新的元件基板，其中一者为元件基板10d，图9A中切割路径 CT的上侧即为元件基板10d。切割路径CT重叠于主动区110以及周边区120。 由于第n级驱动单元GDn(第一驱动单元)的第二辅助电路K1重叠于切割路 径CT，因此，第n级驱动单元GDn(第一驱动单元)的第二辅助电路K1在 切割后损坏，如图9B所示。
在本实施例中，由于第二备用电路K1’(或称为第n-2级驱动单元GDn-2 的第二辅助电路K3)与第二辅助电路K1接收相同的信号(第二低频时脉信号 线LC2提供的第二低频时脉信号)，且两者通过第二连接线CL2电性连接使 得第二备用电路K1’(或称为第n-2级驱动单元GDn-2的第二辅助电路K3)的输 出端与第二辅助电路K1的输出端彼此电性连接，亦即K(n-2)点以及K(n)点彼 此电性连接，因此，即使第二辅助电路K1损坏，可借由第n-2级驱动单元GDn-2 的第二备用电路K1’取代第二辅助电路K1，使第n级驱动单元GDn可以运作，藉此提升元件基板10d的切割制程的良率。
图11是依照本发明的一实施例的一种元件基板的局部电路示意图。在此 必须说明的是，图11的实施例沿用图2A、图2B与图3A至图3B的实施例的 元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件， 并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在 此不赘述。
请参考图11，在本实施例中，第n级驱动单元GDn(或称为第一驱动单 元)包括第一输出电路OP1、第一电压控制电路UP1以及第一备用电路UP1’， 其中第一电压控制电路UP1与第一备用电路UP1’皆属于上拉电路。在本实施 例中，第一电压控制电路UP1也可称为第一辅助电路。
第一电压控制电路UP1重叠于切割路径，因此，第一电压控制电路UP1 在切割后损坏。
在本实施例中，由于第一备用电路UP1’不重叠于切割路径，且第一电压 控制电路UP1以及第一备用电路UP1’接收相同的信号(第n-2级下传信号 F(n-2)以及第n+2级下传信号F(n+2))并传送相同的信号，第一电压控制电路 UP1的输出端以及第一备用电路UP1’的输出端均电性连接至Q(n)点，因此， 即使第一电压控制电路UP1损坏，可借由第一备用电路UP1’取代第一电压控 制电路UP1，使第n级驱动单元GDn可以运作，藉此提升元件基板的切割制 程的良率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技 术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更 动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (18)

1.一种元件基板，其特征在于，包括：
一基板，具有一主动区以及位于该主动区至少一侧的一周边区，一切割路径重叠于该主动区以及该周边区；
一第一输出电路，位于该周边区；
一第一辅助电路，位于该周边区，其中该第一辅助电路重叠于该切割路径；以及
一第一备用电路，位于该周边区，其中该第一辅助电路与该第一备用电路皆属于下拉电路或皆属于上拉电路，其中该第一备用电路与该切割路径之间的最短距离为125微米～300微米；
其中，该第一备用电路不重叠于该切割路径。
2.如权利要求1所述的元件基板，其特征在于，更包括：
一第二辅助电路，位于该周边区；
一第一低频时脉信号线，适用于提供一第一低频时脉信号给该第一辅助电路以及该第一备用电路中的至少一者；
一第二低频时脉信号线，适用于提供一第二低频时脉信号给该第二辅助电路，其中该第一低频时脉信号与该第二低频时脉信号为反向信号；以及
一电源线，电性连接至该第一辅助电路、该第一备用电路以及该第二辅助电路。
3.如权利要求2所述的元件基板，其特征在于，该第一备用电路、该第一输出电路、该第一辅助电路以及该第二辅助电路位于一第一驱动单元中。
4.如权利要求3所述的元件基板，其特征在于，该第一驱动单元的该第一备用电路包括：
一第一主动元件；
一第二主动元件；
一第三主动元件，该第一主动元件的第一端电性连接至该第二主动元件的控制端以及该第三主动元件的第二端；以及
一第四主动元件，该第三主动元件的控制端以及该第四主动元件的控制端电性连接至一Q(n)点，该第三主动元件的第一端以及该第四主动元件的第一端电性连接至该电源线，该第二主动元件的第一端以及该第四主动元件的第二端电性连接至一P(n)点；且
该第二辅助电路包括：
一第五主动元件，该第五主动元件的控制端与该第五主动元件的第二端电性连接至该第二低频时脉信号线；
一第六主动元件，该第六主动元件的第二端电性连接至该第二低频时脉信号线；
一第七主动元件，该第五主动元件的第一端电性连接至该第六主动元件的控制端以及该第七主动元件的第二端；以及
一第八主动元件，该第七主动元件的控制端以及该第八主动元件的控制端电性连接至该Q(n)点，该第七主动元件的第一端以及该第八主动元件的第一端电性连接至该电源线，该第六主动元件的第一端以及该第八主动元件的第二端电性连接至一K(n)点。
5.如权利要求4所述的元件基板，其特征在于，该第一备用电路的该第一主动元件的控制端与该第一备用电路的该第一主动元件的第二端电性连接至该第一低频时脉信号线，其中该第一备用电路的该第二主动元件的第二端电性连接至该第一低频时脉信号线，且该第一辅助电路的一第一主动元件与该第一备用电路的该第一主动元件的排列方向不同于该切割路径的延伸方向，其中多个第一开口位于该切割路径的一侧，多个第二开口位于该切割路径的另一侧，该第一辅助电路不借由该些第一开口而是借由一延伸部以及该些第二开口电性连接于该第一低频时脉信号线。
6.如权利要求1所述的元件基板，其特征在于，更包括：
一第二辅助电路，位于该周边区；
一第二输出电路，位于该周边区；
一第三辅助电路，位于该周边区；
一第一低频时脉信号线，电性连接该第一备用电路，并适用于提供一第一低频时脉信号给该第一备用电路；
一第二低频时脉信号线，电性连接该第二辅助电路以及该第三辅助电路，并适用于提供一第二低频时脉信号给该第二辅助电路以及该第三辅助电路，其中该第一低频时脉信号与该第二低频时脉信号为反向信号；以及
一电源线，电性连接至该第一辅助电路、该第二辅助电路、该第三辅助电路以及该第一备用电路。
7.如权利要求6所述的元件基板，其特征在于，该第一输出电路、该第一辅助电路以及该第二辅助电路位于一第一驱动单元中，该第二输出电路、该第一备用电路以及该第三辅助电路位于一第二驱动单元中，其中该第一驱动单元相邻于该第二驱动单元。
8.一种元件基板，其特征在于，包括：
一基板，具有一主动区以及位于该主动区至少一侧的一周边区；
一第一驱动单元，位于该基板上，且包括：
一第一输出电路，位于该周边区；
一第一辅助电路，位于该周边区；
一第一备用电路，位于该周边区，其中该第一辅助电路与该第一备用电路皆属于上拉电路或下拉电路，且该第一辅助电路与该第一备用电路接收相同的信号；以及
一第二辅助电路，位于该周边区；以及
一第二驱动单元，相邻于该第一驱动电路且位于该基板上，且包括：
一第二输出电路，位于该周边区；
一第三辅助电路，位于该周边区；以及
一第二备用电路，位于该周边区，其中该第三辅助电路与该第二备用电路皆属于上拉电路或下拉电路，且该第三辅助电路与该第二备用电路接收相同的信号；以及
一第四辅助电路，位于该周边区。
9.如权利要求8所述的元件基板，其特征在于，更包括：
一第一低频时脉信号线，电性连接该第一辅助电路、该第一备用电路与该第四辅助电路，并适用于提供一第一低频时脉信号给该第一辅助电路、该第一备用电路与该第四辅助电路；以及
一第二低频时脉信号线，电性连接该第三辅助电路、该第二备用电路与该第二辅助电路，并适用于提供一第二低频时脉信号给该第三辅助电路、该第二备用电路与该第二辅助电路，其中该第一低频时脉信号与该第二低频时脉信号为反向信号；以及
一电源线，电性连接至该第一辅助电路、该第二辅助电路、该第三辅助电路、该第四辅助电路、该第一备用电路以及该第二备用电路。
10.如权利要求9所述的元件基板，其特征在于，该第一驱动单元的该第一辅助电路与该第一备用电路各自包括：
一第一主动元件，该第一主动元件的控制端与该第一主动元件的第二端电性连接至该第一低频时脉信号线；
一第二主动元件，该第二主动元件的第二端连接至该第一低频时脉信号线；
一第三主动元件，该第一主动元件的第一端电性连接至该第二主动元件的控制端以及该第三主动元件的第二端；以及
一第四主动元件，该第三主动元件的控制端以及该第四主动元件的控制端电性连接至一Q(n)点，该第三主动元件的第一端以及该第四主动元件的第一端电性连接至该电源线，该第二主动元件的第一端以及该第四主动元件的第二端电性连接至一P(n)点；且
该第二辅助电路包括：
一第五主动元件，该第五主动元件的控制端与该第五主动元件的第二端电性连接至该第二低频时脉信号线；
一第六主动元件，该第六主动元件的第二端电性连接至该第二低频时脉信号线；
一第七主动元件，该第五主动元件的第一端电性连接至该第六主动元件的控制端以及该第七主动元件的第二端；以及
一第八主动元件，该第七主动元件的控制端以及该第八主动元件的控制端电性连接至该Q(n)点，该第七主动元件的第一端以及该第八主动元件的第一端电性连接至该电源线，该第六主动元件的第一端以及该第八主动元件的第二端电性连接至一K(n)点。
11.如权利要求10所述的元件基板，其特征在于，该第一驱动单元更包括：
一第一稳压电路，电性连接于该第一驱动单元的该第一辅助电路与该第一备用电路，该第一稳压电路包括：
一第九主动元件，该第九主动元件的第二端电性连接至该Q(n)点；
一第十主动元件，该第十主动元件的第二端电性连接至该第一输出电路的一输出端；以及
一第十一主动元件，该第九主动元件的控制端、该第十主动元件的控制端以及该第十一主动元件的控制端电性连接至该P(n)点，该第九主动元件的第一端、该第十主动元件的第一端以及该第十一主动元件的第一端电性连接至该电源线；
一第二稳压电路，包括：
一第十二主动元件，该第十二主动元件的第二端电性连接至该Q(n)点；
一第十三主动元件，该第十三主动元件的第二端电性连接至该第一输出电路的该输出端；以及
一第十四主动元件，该第十二主动元件的控制端、该第十三主动元件的控制端以及该第十四主动元件的控制端电性连接至该K(n)点，该第十二主动元件的第一端、该第十三主动元件的第一端以及该第十四主动元件的第一端电性连接至该电源线；
一第一下传电路，包括一第十五主动元件，该第十五主动元件的控制端电性连接至该Q(n)点，该第十五开关元件的第一端适用于输出第n级下传信号F(n)，该第十五主动元件的第二端电性连接至一第一高频时脉信号线，该第十一主动元件的第二端与该第十四主动元件的第二端电性连接至该第一下传电路；
其中该第一输出电路包括一第十六主动元件，该第十六主动元件的控制端电性连接至该Q(n)点，该第十六开关元件的第一端系作为该第一输出电路的该输出端而适用于输出第n级栅极信号G(n)，该第十六主动元件的第二端电性连接至该第一高频时脉信号线；
一第一电压控制电路，包括：
一第十七主动元件，该第十七主动元件的控制端以及该第十七主动元件的第二端适用于接收第n-2级下传信号F(n-2)；以及
一第十八主动元件，该第十八主动元件的控制端以及该第十八主动元件的第二端适用于接收第n+2级下传信号F(n+2)，该第十七主动元件的第一端以及该第十八主动元件的第一端电性连接至该Q(n)点；以及
一第一反馈元件，该第一反馈元件的控制端电性连接至一第二高频时脉信号线，该第一反馈元件的第一端电性连接至该电源线，且该第一反馈元件的第二端电性连接至该Q(n)点。
12.一种元件基板，其特征在于，包括：
一基板，具有一主动区以及位于该主动区至少一侧的一周边区；
一第一驱动单元，位于该基板上，且包括：
一第一输出电路，位于该周边区；
一第一辅助电路，位于该周边区；以及
一第二辅助电路，位于该周边区；
一第二驱动单元，相邻于该第一驱动单元，且包括：
一第二输出电路，位于该周边区；
一第一备用电路，位于该周边区；以及
一第三辅助电路，位于该周边区；以及
一第一连接线，电性连接该第一备用电路至该第一辅助电路，其中该第一备用电路与该第一辅助电路皆属于上拉电路或皆属于下拉电路，且该第一备用电路与该第一辅助电路接收相同的信号。
13.如权利要求12所述的元件基板，其特征在于，更包括：
一第一低频时脉信号线，电性连接该第一辅助电路与该第一备用电路，并提供一第一低频时脉信号给该第一辅助电路以及该第一备用电路；以及
一第二低频时脉信号线，电性连接该第二辅助电路以及该第三辅助电路，并提供一第二低频时脉信号给该第二辅助电路以及该第三辅助电路，其中该第一低频时脉信号与该第二低频时脉信号为反向信号；以及
一电源线，电性连接至该第一辅助电路、该第二辅助电路、该第三辅助电路以及该第一备用电路。
14.如权利要求13所述的元件基板，其特征在于，该第一驱动单元的该第一辅助电路与该第二驱动单元的该第一备用电路各自包括：
一第一主动元件，该第一主动元件的控制端与该第一主动元件的第二端电性连接至该第一低频时脉信号线；
一第二主动元件，该第二主动元件的第二端电性连接至该第一低频时脉信号线；
一第三主动元件；
一第四主动元件，该第三主动元件的控制端与该第四主动元件的控制端电性连接；
一第一开关元件，该第一主动元件的第一端电性连接至该第二主动元件的控制端、该第一开关元件的第二端以及该第三主动元件的第二端；以及
一第二开关元件，该第一开关元件的控制端与该第二开关元件的控制端电性连接，该第一开关元件的第一端、该第二开关元件的第一端、该第三主动元件的第一端以及该第四主动元件的第一端电性连接至该电源线，该第二主动元件的第一端、该第二开关元件的第二端以及该第四主动元件的第二端彼此电性连接。
15.如权利要求14所述的元件基板，其特征在于，该第一备用电路与该第一辅助电路皆属于上拉电路，该第一驱动单元的该第一辅助电路的该第二主动元件的第一端、该第二开关元件的第二端以及该第四主动元件的第二端系借由该第一连接线电性连接于该第二驱动单元的该第一备用电路的该第二主动元件的第一端、该第二开关元件的第二端以及该第四主动元件的第二端。
16.如权利要求13所述的元件基板，其特征在于，更包括：
一第三驱动单元，位于该基板上，其中该第一驱动单元位于该第三驱动单元与该第二驱动单元之间，且该第三驱动单元包括：
一第三输出电路；
一第二备用电路；以及
一第四辅助电路；以及
一第二连接线，电性连接该第二备用电路至该第二辅助电路，其中该第二备用电路与该第二辅助电路皆属于上拉电路或皆属于下拉电路，且该第二备用电路与该第二辅助电路接收相同的信号。
17.如权利要求16所述的元件基板，其特征在于，该第一驱动单元的该第二辅助电路以及该第三驱动单元的该第二备用电路各自包括：
一第五主动元件，该第五主动元件的控制端与该第五主动元件的第二端电性连接至该第二低频时脉信号线；
一第六主动元件，该第六主动元件的第二端电性连接至该第二低频时脉信号线；
一第七主动元件；
一第八主动元件，该第七主动元件的控制端与该第八主动元件的控制端电性连接；
一第三开关元件，该第五主动元件的第一端电性连接至该第六主动元件的控制端、该第三开关元件的第二端以及该第七主动元件的第二端；以及
一第四开关元件，该第三开关元件的控制端与该第四开关元件的控制端电性连接，该第三开关元件的第一端、该第四开关元件的第一端、该第七主动元件的第一端以及该第八主动元件的第一端电性连接至该电源线，该第六主动元件的第一端、该第四开关元件的第二端以及该第八主动元件的第二端彼此电性连接。
18.如权利要求17所述的元件基板，其特征在于，该第一驱动单元的该第二辅助电路以及该第三驱动单元的该第二备用电路皆属于下拉电路，该第一驱动单元的该第二辅助电路的该第六主动元件的第一端、该第四开关元件的第二端以及该第八主动元件的第二端借由该第二连接线电性连接于该第三驱动单元的该第二备用电路的该第六主动元件的第一端、该第四开关元件的第二端以及该第八主动元件的第二端。
CN202010013671.7A 2019-06-17 2020-01-07 元件基板 Active CN111192524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108120866A TWI719505B (zh) 2019-06-17 2019-06-17 元件基板
TW108120866 2019-06-17

Publications (2)

Publication Number Publication Date
CN111192524A CN111192524A (zh) 2020-05-22
CN111192524B true CN111192524B (zh) 2021-10-08

Family

ID=70709880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010013671.7A Active CN111192524B (zh) 2019-06-17 2020-01-07 元件基板

Country Status (3)

Country Link
US (1) US10886302B1 (zh)
CN (1) CN111192524B (zh)
TW (1) TWI719505B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110406A (zh) * 2009-12-29 2011-06-29 三星电子株式会社 栅极驱动电路
CN102176099A (zh) * 2010-12-30 2011-09-07 友达光电股份有限公司 液晶显示器及其修补方法
CN103345093A (zh) * 2013-06-28 2013-10-09 京东方科技集团股份有限公司 像素单元、阵列基板及其制造、修复方法和显示装置
CN104064569A (zh) * 2014-05-08 2014-09-24 友达光电股份有限公司 主动元件阵列基板及其修补方法
TW201533717A (zh) * 2014-02-20 2015-09-01 Au Optronics Corp 檢測及修復顯示面板之方法
CN105047125A (zh) * 2015-09-18 2015-11-11 京东方科技集团股份有限公司 移位寄存器、其修复方法、栅极集成驱动电路及相应装置
CN108230986A (zh) * 2018-02-01 2018-06-29 京东方科技集团股份有限公司 栅极驱动电路、显示装置及其修复方法
CN108766334A (zh) * 2018-05-23 2018-11-06 南京中电熊猫平板显示科技有限公司 一种栅极驱动电路及其修复方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414152B (zh) 2010-12-08 2013-11-01 Au Optronics Corp 移位暫存器電路
CN103247275B (zh) * 2013-04-22 2015-03-11 合肥京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及阵列基板
CN106782365B (zh) * 2016-12-15 2019-05-03 武汉华星光电技术有限公司 一种栅极驱动电路及驱动方法、显示装置
CN107068077B (zh) * 2017-01-03 2019-02-22 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110406A (zh) * 2009-12-29 2011-06-29 三星电子株式会社 栅极驱动电路
CN102176099A (zh) * 2010-12-30 2011-09-07 友达光电股份有限公司 液晶显示器及其修补方法
CN103345093A (zh) * 2013-06-28 2013-10-09 京东方科技集团股份有限公司 像素单元、阵列基板及其制造、修复方法和显示装置
TW201533717A (zh) * 2014-02-20 2015-09-01 Au Optronics Corp 檢測及修復顯示面板之方法
CN104064569A (zh) * 2014-05-08 2014-09-24 友达光电股份有限公司 主动元件阵列基板及其修补方法
TW201543448A (zh) * 2014-05-08 2015-11-16 Au Optronics Corp 主動元件陣列基板及其修補方法
CN105047125A (zh) * 2015-09-18 2015-11-11 京东方科技集团股份有限公司 移位寄存器、其修复方法、栅极集成驱动电路及相应装置
CN108230986A (zh) * 2018-02-01 2018-06-29 京东方科技集团股份有限公司 栅极驱动电路、显示装置及其修复方法
CN108766334A (zh) * 2018-05-23 2018-11-06 南京中电熊猫平板显示科技有限公司 一种栅极驱动电路及其修复方法

Also Published As

Publication number Publication date
US10886302B1 (en) 2021-01-05
CN111192524A (zh) 2020-05-22
TWI719505B (zh) 2021-02-21
US20200395387A1 (en) 2020-12-17
TW202101149A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
US6839046B1 (en) Display driving device and manufacturing method thereof and liquid crystal module employing the same
US10840265B2 (en) Display panel and method of improving display quality in peripheral regions thereof
US9928797B2 (en) Shift register unit and driving method thereof, gate driving apparatus and display apparatus
US10872910B2 (en) Display substrate motherboard, display substrate and fabrication method thereof, and display device
CN115699155B (zh) 显示基板和显示装置
KR102315888B1 (ko) 게이트 회로 및 이를 이용한 표시 장치
US7612856B2 (en) Display device
US20130039455A1 (en) Shift register and display device
KR20110027623A (ko) 반도체 장치 및 표시 장치
KR20000057871A (ko) 액정 표시 장치
TW202109489A (zh) 畫素陣列基板
CN115050315B (zh) 显示面板及显示装置
CN116643424B (zh) 阵列基板、显示基板及显示装置
CN111341238B (zh) 元件基板
TWI849879B (zh) 顯示裝置
CN111192524B (zh) 元件基板
CN204406964U (zh) 显示器的闸极驱动电路结构
JPS59214075A (ja) アクテイブパネル用集積回路基板
CN114898721A (zh) 阵列基板及显示面板
JP5458399B2 (ja) 表示装置
US11004415B2 (en) Shift register circuit and display panel using the same
WO2020224318A1 (zh) 显示面板驱动装置
JP5594630B2 (ja) 表示装置
CN112419886B (zh) 像素阵列基板
US11004416B2 (en) Shift register circuit and display panel using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant