CN111199875A

CN111199875A - 图形化硬掩膜层制备方法、电容器阵列结构及其制备方法

Info

Publication number: CN111199875A
Application number: CN201811366169.3A
Authority: CN
Inventors: 不公告发明人
Original assignee: Changxin Memory Technologies Inc
Current assignee: Changxin Memory Technologies Inc
Priority date: 2018-11-16
Filing date: 2018-11-16
Publication date: 2020-05-26
Anticipated expiration: 2038-11-16
Also published as: CN111199875B

Abstract

本发明提供一种图形化硬掩膜层制备方法、电容器阵列结构及其制备方法。提供一硬掩膜层，并在其上依次沉积第一有机材料层和第二有机材料层，先后沿第一方向和第二方向延伸部分刻蚀第二有机材料层；然后沉积硬掩膜薄层于刻蚀后的第二有机材料层的侧壁，以刻蚀后的第二有机材料层及硬掩模薄层为掩膜刻蚀第一有机材料层直至显露出硬掩模层，在第一有机材料层上形成具有蜂巢式排布的窗口的图形。本发明的技术方案，显著提高了电容孔密度，因此在相同的尺寸下，可以提供更多电容器。对于相同电容器数量，本发明中的芯片尺寸更小，进而有利于实现器件尺寸的缩减。

Description

图形化硬掩膜层制备方法、电容器阵列结构及其制备方法

技术领域

本发明涉及半导体集成电路制造技术领域，具体涉及一种图形化硬掩膜层制备方法、电容器阵列结构及其制备方法。

背景技术

电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波等功能，广泛用于集成电路中。在20nm以下的动态随机存储器(Dynamic Random Access Memory，简称：DRAM)制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状。垂直电容器是在衬底中形成深槽，利用深槽的侧壁提供主要的极板面积，以此减少电容器在芯片表面的占用面积，同时仍然可以获得较大的电容。

但是，随着芯片尺寸的不断减小，现有技术中的上述堆栈式的电容构造不能保证在芯片尺寸减小的前提下，保证相同或更多数量的电容器。因此，为了增加电容器数量，减少电容器在芯片表面的占用面积，提高电容器的密度是必须的。

现有技术中多道光刻工艺制备形成电容器的电容孔，多到光刻工艺中光罩存在对准偏差的问题，进而会对存储器中的组件之间的电性连接和隔离造成影响，影响后续所形成的存储器的性能，并且也不利于实现组件尺寸的缩小。

发明内容

鉴于现有技术的上述缺陷和不足，本发明提供了一种图形化硬掩膜层制备方法、电容器阵列结构及其制备方法，该方法能够在相同的芯片尺寸下，提供更多数量的电容器，有利于器件微缩，同时能够保证后续产品的良好功能性。

根据本发明的第一方面，本发明提供了一种图形化硬掩膜层的制备方法，包括：

提供一硬掩膜层，依次沉积第一有机材料层和第二有机材料层于所述硬掩膜层上；

沿第一方向延伸部分刻蚀所述第二有机材料层，在所述第二有机材料层上形成间隔排布的条状凸起部和条状凹入部；

沿第二方向延伸部分刻蚀所述条状凸起部，同时刻蚀所述条状凹入部直至显露出所述第一有机材料层；

沉积硬掩膜薄层于部分刻蚀后的所述条状凸起部及刻蚀后的所述条状凹入部的侧壁，以所述硬掩膜薄层、刻蚀后的所述条状凸起部及刻蚀后的所述条状凹入部为掩膜刻蚀所述第一有机材料层直至显露出所述硬掩膜层，在所述第一有机材料层中形成具有蜂巢式排布的窗口图形。

可选地，沿第二方向延伸部分刻蚀所述条状凸起部还包括以下步骤：

在沿第一方向延伸部分刻蚀的所述第二有机材料层上方沉积第三有机材料层；

沿第二方向延伸刻蚀所述第三有机材料层并部分蚀刻所述所述条状凸起部，同时刻蚀所述条状凹入部直至显露出所述第一有机材料层，在所述第二有机材料层上形成第一柱状凸起部和第二柱状凸起部。

可选地，所述步骤沉积硬掩膜薄层于部分刻蚀后的所述条状凸起部的侧壁，以所述硬掩膜薄层及刻蚀后的所述条状凸起部为掩膜刻蚀所述第一有机材料层直至显露出所述硬掩膜层，在所述第一有机材料层中形成具有蜂巢式排布的窗口图形，还包括以下步骤：

在所述第一柱状凸起部和第二柱状凸起部的的表面及侧壁上沉积硬掩膜薄层；

刻蚀去除所述第一柱状凸起部表面的硬掩膜薄层，继续刻蚀所述第一柱状凸起部直至显露所述第一有机材料层；

刻蚀去除所述第二凸起部表面的所述硬掩膜薄层，保留侧壁上的硬掩膜薄层；

以所述第二柱状突出部及剩余的硬掩膜薄层为掩膜，刻蚀所述第一有机材料层直至显露出所述硬掩膜层，在所述第一有机材料层中形成具有蜂巢式排布的窗口图形。

可选地，刻蚀去除所述第一柱状凸起部表面的硬掩膜薄层之前还包括以下步骤：

在沉积的所述硬掩膜薄层的上方沉积填充材料，直至所述填充材料高出所述第一柱状凸起部；

刻蚀所述填充材料及所述硬掩膜薄层材料至所述第一柱状凸起部停止；

去除剩余的所述填充材料；

以剩余的所述薄层掩膜材料为掩膜刻蚀所述第一柱状凸起部至所述第一有机材料层停止。

可选地，所述硬掩模层包括二氧化硅，所述硬掩模层的厚度介于250nm～350nm。

可选地，所述第一有机材料层包括厚度介于70nm～100nm的含碳材料，所述第二有机材料层包括厚度介于70nm～100nm的氮氧化硅。

可选地，在沿第一方向延伸部分刻蚀所述第二有机材料层的步骤中，刻蚀掉的所述第二有机材料层的厚度介于30nm～50nm。

可选地，在沿第二方向延伸部分刻蚀所述第二有机材料层的条状凸起部的步骤中，刻蚀掉的所述第二有机材料层的厚度介于30nm～50nm。

可选地，采用原子沉积方式沉积所述硬掩膜薄层，所述硬掩膜薄层包括厚度介于2nm～8nm的氮化硅。

可选地，所述第一方向和所述第二方向的夹角介于30～90°。

根据本发明的第二方面，本发明提供了一种电容器阵列结构制备方法，包括：

提供一半导体衬底，所述半导体衬底包含多个位于内存数组结构中的电容接触节点，所述半导体衬底上依次形成第一和第二牺牲层、中支撑层、第三牺牲层及上支撑层，并在所述第二支撑层上方沉积形成阻挡层；

在上述结构上形成本发明第一方面所述的图形化硬掩膜层，并基于图形化的所述硬掩膜层刻蚀所述阻挡层、第二支撑层、第二牺牲层、第一支撑层及第一牺牲层，以形成与所述窗口对应的电容孔，所述电容孔显露所述电容接触点。

可选地，还包括以下步骤：

在所述电容孔的底部及侧壁上形成电容下电极；

去除所述第一、第二和第三牺牲层及阻挡层；

在所述电容下电极的内表面以及裸露的外表面上形成电容介质层；

在所述电容介质层的表面形成上电极内衬层；

所述上电极内衬层的表面形成上电极填孔体，所述上电极填孔体填充于所述电容下电极之间及所述下电极层内的间隙并延伸覆盖所述上电极内衬层；以及

在所述上电极填孔体表面形成上电极覆盖层。

根据本发明的第三方面，本发明提供了一种电容器阵列结构，包括：

半导体衬底，所述半导体衬底包含若干个位于内存数组结构中的电容接触点；

电容下电极，结合于所述电容接触点上；

电容介质层，覆盖于所述下电极层的内表面及显露的外表面；

上电极内衬层，覆盖形成于所述电容介质层的表面；

上电极填孔体，填充与所述下电极层之间及所述下电极层内的间隙，并延伸覆盖所述上电极内衬层的表面；以及

上电极覆盖层，覆盖形成于所述上电极填孔体的表面。

如上所述，本发明的图形化硬掩膜层制备方法、电容器阵列结构及其制备方法具有如下技术效果：

1、本发明所述的图形化硬掩膜层制备方法，利用光刻工艺在第一和第二方向上形成四方连续的图形，然后在以原子沉积技术夹出中间的窗口图形，进而形成具有蜂巢式排布的窗口的图形化的硬掩膜层。减少了光刻工艺步骤，进而减少光罩引起的对准偏差问题。

2、本发明的电容器阵列结构制备方法中，在半导体衬底上形成具有蜂巢式排布的窗口的图形化的硬掩膜层，利用该图形化的硬掩膜层刻蚀半导体衬底，形成具有蜂巢式排布的电容孔，然后在电容孔中形成完成的电容器结构，在该方法中，利用图形化的硬掩膜层蚀刻直接得到具有蜂巢式排布的电容孔阵列，在相同尺寸的芯片上，利用本发明所述的方法能够形成更多数量的电容孔，因此，利用本发明的方法可以使得具有相同数量的电容孔的芯片的尺寸更小，有利于实现器件尺寸的微缩。

3、本发明提供的电容器阵列结构具有蜂巢式排布阵列结构，相同的芯片尺寸下，具有更多数量的电容器，有利于器件的微缩，并且能够保证产品的良好功能性。

附图说明

通过参考附图会更加清楚地理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：

图1显示为本发明所述图形化硬掩膜层的制备方法的流程图。

图2显示为本发明方法中在半导体衬底上形成的硬掩模层、第一有机材料层和第二有机材料层的剖面结构示意图。

图3显示在图2所示的结构上方旋涂沿第一方向图形化的第一光刻胶层的剖面结构示意图。

图4显示为部分刻蚀第二有机材料层形成的结构的立体示意图。

图5显示为沿图4所示的A-A₁方向的剖面结构示意图。

图6显示为在图4所示的结构上方沉积第三有机材料层所形成的结构沿图4所示的A-A₁方向的剖面结构示意图。

图7显示为在图4所示的结构上方沉积第三有机材料层所形成的结构沿图4所示的B-B₁方向的剖面结构示意图。

图8显示为在图7所示结构上方旋涂沿第二方向图形化的第二光刻胶层的结构示意图。

图9显示为以图7所示的光刻胶部分刻蚀第二有机材料层形成的结构的立体示意图。

图10显示为沿图9中的LL₁方向的剖面结构示意图。

图11显示为沿图9中的LL₂方向的剖面结构示意图。

图12显示为在图9所示的结构上沉积薄层硬掩膜材料并沉积填充材料后形成的结构沿图9示意的LL₁方向的剖面结构示意图。

图13显示为图9所示的结构上沉积薄层硬掩膜材料并沉积填充材料后形成的结构沿图9示意的LL₂方向的剖面结构示意图。

图14显示为刻蚀填充材料和薄层硬掩膜材料至第二有机材料层所得结构沿图9示意的LL₁方向的剖面结构示意图。

图15显示为刻蚀填充材料和薄层硬掩膜材料至第二有机材料层所得结构沿图9示意的LL₂方向的剖面结构示意图。

图16显示为去除填充材料后的结构的立体示意图。

图17显示为沿图16的LL₁方向的剖面结构示意图。

图18显示为沿图16的LL₂方向的剖面结构示意图。

图19显示为以薄层硬掩膜材料为掩膜刻蚀第二有机材料层所得结构沿图16示意的LL₁方向的剖面结构示意图。

图20显示为以薄层硬掩膜材料为掩膜刻蚀第二有机材料层所得结构沿图16示意的LL₂方向的剖面结构示意图。

图21显示为刻蚀打开地有机材料及第二有机材料层上方的薄层硬掩膜材料所得结构的俯视示意图。

图22显示为沿图21的LL₁方向的剖面结构示意图。

图23显示为沿图21的LL₂方向的剖面结构示意图。

图24显示为去除剩余的薄层掩膜材料所得结构的俯视示意图。

图25显示为去除图24所示的第二有机材料层后形成的结构的俯视示意图。

图26显示为沿图25的LL₁方向的剖面结构示意图。

图27显示为沿图25的LL₂方向的剖面结构示意图。

图28显示为本发明所述电容器阵列结构的制备方法的流程图。

图29显示为图28所示方法中提供的半导体衬底的剖面结构示意图。

图30显示为在图29所示的半导体衬底上形成电容孔后的剖面结构示意图。

图31显示为图28所示方法形成的具有电容孔阵列的半导体结构俯视图。

图32显示为在图30所述的电容孔中形成电容下电极的结构的剖面示意图。

图33显示为在图32的基础上形成的电容器结构的剖面示意图。

附图标记

01 半导体衬底

02 电容接触点

21 停止层

10 电容下电极

11 电容介质层

12 上电极内衬层

13 上电极填孔体

20 电容孔

21 蚀刻停止层

22 第一牺牲层

23 第二牺牲层

24 中支撑层

25 第三牺牲层

26 上支撑层

27 阻挡层

31 硬掩膜层

32 第一有机材料层

33 第二有机材料层

331 条状凸起部

332 条状凹入部

333 第一柱状凸起部

334 第二柱状凸起部

34 第一光刻胶层

35 第三有机材料层

36 第二光刻胶层

37 硬掩膜薄层

38 填充材料层

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本实施例提供一种图形化硬掩膜层的制备方法。如图1所示，本实施例的方法包括以下步骤：

下面结合附图2-27，并继续参阅附图1，对本实施例的方法进行详细说明。

首先，如图2所示，提供一硬掩膜层31，在本实施例的一优选实施例中，硬掩膜层31可以选择二氧化硅，厚度范围大约介于250nm至350nm，该硬掩膜层31用于将蜂巢式排布的窗口转移至阻挡层27。

然后在硬掩膜层31上方依次沉积第一有机材料层32和第二有机材料层33。在本实施例的一优选实施例中，第一有机材料层32的可以选择含碳材料层，厚度范围大约介于70nm至100nm；第二有机材料层33可以选择氮氧化硅层厚度范围大约介于70nm至100nm；

如图4所示，沿第一方向延伸部分蚀刻上述第二有机材料层33，在第二有机材料层33上形成间隔排布的条状凸起部331和条状凹入部332。沿图4所示的A-A₁方向的剖面图如图5所示。在本实施例的一优选实施例中，沿所述第一方向刻蚀掉的有机材料层33的厚度大约介于30nm至50nm。

在本实施例的一优选实施例中，如图3所示，在上述第二有机材料层33上方旋涂第一光刻胶层34，通过曝光、显影等工艺使第一光刻胶层34沿第一方向延伸图形化，再以图形化的第一光刻胶层为掩膜刻蚀第二有机材料层33，通过控制刻蚀时间对第二有机材料层33进行部分刻蚀。

如图6和7所示，在部分刻蚀的上述第二有机材料层33上方沉积第三有机材料层35，第三材料层35完全填充第二有材料层33的条状凹入部部分(如图6所示)，沉积的第三有机材料层35的厚度大约介于30nm至60nm。

然后沿第二方向延伸刻蚀上述第三有机材料层35并部分刻蚀第二有机材料层33，直至显露出第一有机材料层32。在第二有机材料层33上形成第一柱状凸起部333和第二柱状凸起部334。此时形成如图9所述的图形。所示图形沿图9所示的LL₁方向及LL₂方向的剖面视图分别如图10和11所示。

在本实施例的一优选实施例中，如图8所示，沿第二方向延伸刻蚀上述第三有机材料层35并部分刻蚀第二有机材料层33还包括在沉积的第三有机材料层35上方旋涂第二光刻胶层36，通过曝光、显影等工艺沿第二方向延伸对第二光刻胶层36图形化，以该图形化的光刻胶层36为掩膜刻蚀第三有机材料层35并部分刻蚀第二有机材料层33，形成图9所示的图形。

在本实施例的更进一步的实施例中，沿第二方向延伸部分刻蚀的第二有机材料层33的厚度介于30nm至50nm。

在本实施例的一优选实施例中，上述方法还包括，形成的图9所示的第一柱状凸起部333的侧壁及第二柱状凸起部334的表面和侧壁上沉积硬掩膜薄层37，形成如图16所示的结构，沿图16所示的LL₁方向及LL₂方向的剖面视图分别如图17和18所示。然后如图19和20所示，以图16所示的硬掩模薄层37为掩膜，刻蚀第二有机材料层33，具体地，刻蚀第二有机材料层33的第一柱状凸起部333，直至显露出第一有机材料层32，形成结构俯视图如图21所示，沿图21所示的LL₁方向及LL₂方向的剖面视图分别如图22和23所示。

在本实施例的一优选实施例中，采用原子层沉积(ALD)方式沉积上述硬掩模薄层37，如图12和13所示，硬掩模薄层37覆盖图9所示的图形的表面及侧壁上。沉积的该硬掩膜薄层37厚度大约介于2nm至8nm，该硬掩模薄层可以选择氮化硅。

在本实施例的另一优选实施例中，在图9所示的第一柱状凸起部333和第二凸起部334的表面及侧壁上沉积硬掩模薄层37，然后如图12和13所示，在硬掩模薄层37上沉积填充材料层38，填充材料38高出第一柱状凸起部333，以便完全填充第一柱状凸起部333和第二柱状凸起部334之间的沟槽及孔洞。在该实施例中，填充材料层38可选的材料包括二氧化硅，沉积的方法可以包括低压化学气相沉积(LPCVD)、高密度等离子体化学气相沉积(PECVD)或旋转涂布(SOD)等。

在本实施例的一优选实施例中，如图14和15所示，还包括刻蚀填充材料38及硬掩膜薄层37至第一柱状凸起部333停止。对填充材料38和硬掩膜薄层37进行刻蚀时，通过控制刻蚀气体的通入，使对填充材料层38及硬掩膜薄层37具有相同的刻蚀速率，刻蚀在刚刚刻蚀第二有机材料层33的第一柱状凸起部333时停止。在本实施例的更优选的实施例中，可以通过抓取刻蚀停止信号实现该刻蚀。然后去除剩余的填充材料层38。在本实施例的优选实施例中，可以通过干法刻蚀控制薄层掩模材料37以及第二有机材料层33与填充材料层38的刻蚀选择比不同，或者采用湿法刻蚀去除剩余的填充材料层38。所述湿法刻蚀采用的腐蚀液包括氢氟酸溶液和氢氟酸氨水溶液其中之一。

经上述刻蚀后形成的结构如图16所示，沿图16所示的LL₁方向及LL₂方向的剖面视图分别如图17和18所示。然后以图16所示的薄层掩模材料37为掩膜，刻蚀第二有机材料层33的第一柱状凸起部333直至显露出第一有机材料层32，形成图21所示的结构。沿图21所示的LL₁、LL₂方向的剖面视图，如图22、23所示。如图23所示，该刻蚀停止在第一有机材料层32上，例如可以采用干法刻蚀，通过抓取蚀刻停止信号实现刻蚀停止在第一有机材料层32上。

之后，以图22和23所示的第二柱状凸起部334及剩余的硬掩模薄层37为掩膜刻蚀第一有机材料层32直至显露硬掩模层31，在第一有机材料层32中形成具有蜂巢式排布的窗口图形，其俯视图如图24所示。

在本实施例的一优选实施例中，刻蚀第一有机材料层32之前，还包括打开沉积在第一有机材料层32及第二有机材料层33的第二柱状凸起部333上方的薄层掩膜材料37，形成如图21所示的结构。

在本实施例的更进一步实施例中，还包括去除剩余的硬掩膜薄层37的步骤。例如可以采用干法刻蚀通过控制蚀刻选着比去除硬掩膜薄层37，或者直接通过湿法去除残余的硬掩膜薄层37，形成图24所示的结构。

在本实施例的更进一步实施例中，还包括去除第二有机材料层的第二柱状凸起部334的步骤，形成图25所示的结构。如图26和27所示，将图25所示的第一有机材料层32上的蜂巢式排布的窗口转移至硬掩模层31，并以该硬掩模31为掩膜刻蚀半导体衬底01，将蜂巢式排布的窗口转移至半导体衬底上，以在半导体衬底上形成蜂巢式排布的电容孔。

在本实施例的一优选实施例中，上述第一方向和第二方向的夹角介于30°～90°之间。本实施例及本实施例所参照附图均以第一方向与第二方向的夹角为90°为示例。

实施例二

本实施例提供了一种电容器阵列结构的制备方法，如图28所示，本实施例的方法包括以下步骤：

提供一半导体衬底，所述半导体衬底包含若干位于内存数组结构中的电容接触节点，所述半导体衬底上依次形成第一和第二牺牲层、中支撑层、第三牺牲层及上支撑层，并在所述第二支撑层上方沉积形成阻挡层；

在上述结构上形成具有蜂巢式排布的窗口的图形化硬掩膜层，并基于图形化的所述硬掩膜层刻蚀所述阻挡层、第二支撑层、第二牺牲层、第一支撑层及第一牺牲层，以形成与所述窗口对应的电容孔，所述电容孔显露所述电容接触点。

如图29所示，首先提供以半导体衬底01，所述半导体衬底01上形成有多个位于内存数组结构中的电容接触点02。在所述半导体衬底上一次沉积第一牺牲层22、第二牺牲层23、中支撑层24、第三牺牲层25及上支撑26。

其中，在本实施例的一优选实施例中，第一和第二牺牲层22和23可以选择硼磷硅玻璃(BPSG)，第一牺牲层22的厚度范围大约介于100nm～800nm，硼的比例约为3～8％，磷的比例约3～10％；第二牺牲层23的层厚度范围大约介于250nm至800nm，硼的比例约2.5～7％，磷的比例约3～10％。在本实施例的更加优选的实施例中，第一牺牲层22的硼的含量比例要比第二牺牲层23的硼的含量比例略高，这样第二牺牲层23的硬度比第一牺牲层22的硬度大，在进行深沟槽蚀刻时不至于造成结构破坏。

在本实施例的一优选实施例中，中支撑层24可以选择氮化硅，厚度范围大约介于10nm至100nm，该中间支撑层24为垂直电容器提供支撑作用。

在本实施例的一优选实施例中，第三牺牲层25的可以选择二氧化硅(TEOS)，厚度范围大约介于200nm至800nm。

在本实施例的一优选实施例中，上支撑层26可以选择氮化硅，厚度范围约50nm米至500nm。该上支撑层26与中支撑层24共同向垂直电容器提供支撑作用。

同样如图29所示，在本实施例的一优选实施例中，上支撑层上方还沉积有沉积阻挡层27。在本实施例的更加优选的实施例中，阻挡层可以选择多晶硅，厚度范围大约介于300nm至5000nm。在垂直电容孔深沟槽刻蚀时该阻挡层26能够提供遮蔽功能。

如图30和图31所示，利用具有蜂巢式排布的窗口的图形化硬掩膜层31刻蚀上述半导体衬底01，具体地，刻蚀半导体衬底上形成的第一牺牲层22、第二牺牲层23、中支撑层24、第三牺牲层25、上支撑层26及阻挡层27，形成电容孔20，该电容孔20暴露半导体衬底内的电容接触点02。如图31所示，本实施例中在半导体衬底01上形成了具有蜂巢式排布的电容孔阵列。

实施例三

本实施例同样提供一种电容器阵列结构的制备方法，本实施例与实施例二的相同之处不再赘述，其不同之处在于：

本实施例所述的方法还包括，如图32所示在电容孔20的底部及侧壁上沉积导电材料形成电容下电极10，然后去除第一牺牲层22、第二牺牲层23、第三牺牲层25及阻挡层27。然后，如图33所示，在电容下电极10的内表面及裸露的外表面上沉积形成电容介质层11，在电容介质层11的表面形成上电极内衬层12，并在上电极内衬层12的表面形成上电极填孔体13。该上电极填孔体13填充于电容下电极10之间，以及电容下电极内的间隙内并延伸覆盖上电极内衬层12。

在本实施例的一优选实施例中，还包括在上电极填孔体13的表面形成上电极覆盖层。

实施例四

本实施例提供一种电容器阵列结构，该电容器阵列结构通过实施例二或实施例三的方法制备。

仍然参照图32及图33，本实施例所述的电容器阵列结构，包括：

半导体衬底01，所述半导体衬底包含若干个位于内存数组结构中的电容接触点02；

电容下电极10，其结合于所述电容接触点02上；

电容介质层11，其覆盖于所述电容下电极10的内表面及显露的外表面；

上电极内衬层12，覆盖形成于所述电容介质层11的表面；

上电极填孔体13，填充与所述电容下电极10之间及所述电容下电极10内的间隙，并延伸覆盖所述上电极内衬层12的表面；以及

上电极覆盖层，覆盖形成于所述上电极填孔体的表面。

综上，本发明上述实施例提供的电容器阵列结构的制备方法及电容器阵列结构具有如下技术效果：

1、本发明所述的电容器阵列结构制备方法，在半导体衬底上形成具有蜂巢式排布的窗口的图形化的硬掩膜层，利用该图形化的硬掩膜层刻蚀半导体衬底，形成具有蜂巢式排布的电容孔，然后在电容孔中形成完成的电容器结构，在该方法中，利用图形化的硬掩膜层蚀刻直接得到具有蜂巢式排布的电容孔阵列，在相同尺寸的芯片上，利用本发明所述的方法能够形成更多数量的电容孔，因此，利用本发明的方法可以使得具有相同数量的电容孔的芯片的尺寸更小，有利于实现器件尺寸的微缩。

2、本发明的方法中，利用光刻工艺在第一和第二方向上形成四方连续的图形，然后在以原子沉积技术夹出中间的窗口图形，进而形成具有蜂巢式排布的窗口的图形化的硬掩膜层。减少了光刻工艺步骤，进而减少光罩引起的对准偏差问题。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims

1.一种图形化硬掩膜层的制备方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的制备方法，其特征在于，沿第二方向延伸部分刻蚀所述条状凸起部还包括以下步骤：

在所述条状凸起部和所述条状凹入部上方沉积第三有机材料层；

沿第二方向延伸刻蚀所述第三有机材料层并部分蚀刻所述条状凸起部，同时刻蚀所述条状凹入部直至显露出所述第一有机材料层，在所述第二有机材料层上形成第一柱状凸起部和第二柱状凸起部。

3.根据权利要求2所述的制备方法，其特征在于，所述步骤沉积硬掩膜薄层于部分刻蚀后的所述条状凸起部及刻蚀后的所述条状凹入部的侧壁，以所述硬掩膜薄层、刻蚀后的所述条状凸起部及刻蚀后的所述条状凹入部为掩膜刻蚀所述第一有机材料层直至显露出所述硬掩膜层，在所述第一有机材料层中形成具有蜂巢式排布的窗口图形，还包括以下步骤：

在所述第一柱状凸起部和第二柱状凸起部的表面及侧壁上沉积硬掩膜薄层；

刻蚀去除所述第二柱状凸起部表面的所述硬掩膜薄层，保留侧壁上的硬掩膜薄层；

以所述第二柱状凸起部及剩余的硬掩膜薄层为掩膜，刻蚀所述第一有机材料层直至显露出所述硬掩膜层，在所述第一有机材料层中形成具有蜂巢式排布的窗口图形。

4.根据权利要求3所述的制备方法，其特征在于，刻蚀去除所述第一柱状凸起部表面的硬掩膜薄层之前还包括以下步骤：

去除剩余的所述填充材料；

以剩余的所述硬掩膜薄层为掩膜刻蚀所述第一柱状凸起部至所述第一有机材料层停止。

5.根据权利要求1所述的制备方法，其特征在于，所述硬掩模层包括二氧化硅，所述硬掩模层的厚度介于250nm～350nm。

6.根据权利要求1所述的制备方法，其特征在于，所述第一有机材料层包括厚度介于70nm～100nm的含碳材料，所述第二有机材料层包括厚度介于70nm～100nm的氮氧化硅。

7.根据权利要求6所述的制备方法，其特征在于，在沿第一方向延伸部分刻蚀所述第二有机材料层的步骤中，刻蚀掉的所述第二有机材料层的厚度介于30nm～50nm。

8.根据权利要求6所述的制备方法，其特征在于，在沿第二方向延伸部分刻蚀所述第二有机材料层的步骤中，刻蚀掉的所述第二有机材料层的厚度介于30nm～50nm。

9.根据权利要求1所述的制备方法，其特征在于，采用原子沉积方式沉积所述硬掩膜薄层，所述硬掩膜薄层包括厚度介于2nm～8nm的氮化硅。

10.根据权利要求1-9中任一项所述的制备方法，其特征在于，所述第一方向和所述第二方向的夹角介于30～90°。

11.一种电容器阵列结构的制备方法，其特征在于，包括如下步骤：

在上述结构上形成权利要求1所述的图形化硬掩膜层，并基于图形化的所述硬掩膜层刻蚀所述阻挡层、第二支撑层、第二牺牲层、第一支撑层及第一牺牲层，以形成与所述窗口对应的电容孔，所述电容孔显露所述电容接触点。

12.根据权利要求11所述的制备方法，其特征在于，还包括以下步骤：

在所述电容孔的底部及侧壁上形成电容下电极；

去除所述第一、第二和第三牺牲层及阻挡层；

在所述电容介质层的表面形成上电极内衬层；

在所述上电极填孔体表面形成上电极覆盖层。

13.一种利用权利要求11或12所述的方法制备的电容器阵列结构，其特征在于，包括：

电容下电极，结合于所述电容接触点上；

上电极内衬层，覆盖形成于所述电容介质层的表面；

上电极覆盖层，覆盖形成于所述上电极填孔体的表面。